DE19915651A1 - Semiconductor component for semiconductor chip - Google Patents
Semiconductor component for semiconductor chipInfo
- Publication number
- DE19915651A1 DE19915651A1 DE1999115651 DE19915651A DE19915651A1 DE 19915651 A1 DE19915651 A1 DE 19915651A1 DE 1999115651 DE1999115651 DE 1999115651 DE 19915651 A DE19915651 A DE 19915651A DE 19915651 A1 DE19915651 A1 DE 19915651A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- semiconductor
- chip
- channels
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 8
- 239000008393 encapsulating agent Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005465 channeling Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000008199 coating composition Substances 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterchip, der auf einem Systemträger angeord net ist, wobei zumindest zwischen dem Halbleiterchip und dem Systemträger eine Umhüllungsmasse vorgesehen ist. Die Umhül lungsmasse kann dabei die gesamte Oberfläche des Halbleiter chips bedecken, die dem Systemträger zugewandt ist, sie kann jedoch auch nur einen Teilbereich dieser Oberfläche bedecken. Darüber hinaus kann die Umhüllungsmasse auch weitere Oberflä chen des Halbleiterchips bedecken.The present invention relates to a semiconductor component with a semiconductor chip, which is arranged on a leadframe is net, at least between the semiconductor chip and the System carrier a wrapping mass is provided. The envelope The entire surface of the semiconductor can be used for this purpose cover chips facing the leadframe, they can however, only cover a partial area of this surface. In addition, the encapsulant can also surface surfaces of the semiconductor chip.
Damit eine Umhüllung des Halbleiterchips auch zwischen dem Halbleiterchip und denn Systemträger gewährleistet werden kann, werden Distanzelemente zwischen dem Halbleiterchip und dem Systemträger vorgesehen, die den Halbleiterchip mit dem Systemträger verbinden und sicherstellen, daß der Halbleiter chip von dem Systemträger beabstandet angeordnet ist.So that a coating of the semiconductor chip between the Semiconductor chip and because system carriers are guaranteed can, distance elements between the semiconductor chip and the system carrier provided that the semiconductor chip with the Connect leadframe and make sure that the semiconductor chip is arranged spaced from the system carrier.
Der Umhüllungsprozeß besteht im allgemeinen aus einem Dispen siervorgang, bei dem die Umhüllungsmasse zwischen dem System träger und dem Halbleiterchip eingebracht wird. Die übrigen Oberflächen des Halbleiterchips können entweder frei bleiben oder ebenfalls von einer Umhüllungsmasse bedeckt werden. Ein großes Problem ist dabei, den Zwischenraum zwischen dem Halb leiterchip und dem Systemträger ohne Blasen oder sonstige Gaseinschlüsse mit der Umhüllungsmasse auszufüllen. Solche Blasen oder Gaseinschlüsse können sonst die Zuverlässigkeit des Bauelements erheblich beeinträchtigen. Diese Probleme treten insbesondere dann auf, wenn die Umhüllungsmasse ein schlechtes Füllverhalten bzw. eine relativ hohe Viskosität aufweist. Speziell können solche Einschlüsse und Blasen im Bereich der Mitte des Halbleiterbauelements zwischen dem Halbleiterchip und dem Systemträger auftreten. The wrapping process generally consists of dispensing process in which the encapsulation mass between the system carrier and the semiconductor chip is introduced. The remaining Surfaces of the semiconductor chip can either remain free or also be covered by a coating mass. On big problem is the space between the half conductor chip and the lead frame without bubbles or other Fill in gas inclusions with the encapsulation compound. Such Bubbles or gas pockets can otherwise increase reliability of the component significantly affect. These problems occur in particular when the encapsulation mass occurs poor filling behavior or a relatively high viscosity having. Such inclusions and bubbles in particular Area of the center of the semiconductor device between the Semiconductor chip and the leadframe occur.
Aus dem Stand der Technik ist es aus US 5,686,763 bekannt, einen Systemträger mit Gräben bereitzustellen, die in demje nigen Bereich des Systemträgers angeordnet sind, auf den spä ter der Halbleiterchip montiert werden soll. Diese Gräben er strecken sich dabei vom Rand des Halbleiterchips in Richtung zur Mitte des Halbleiterchips in seiner späteren montierten Position. Nachteilig an diesem Stand der Technik ist jedoch, daß eine spezielle Ausbildung des Systemträgers zur Gewähr leistung einer guten Umhüllung des Halbleiterchips vorgenom men werden muß, wobei außerdem Distanzelemente zusätzlich zu den Gräben vorgesehen werden müssen. Diese Distanzelemente unterliegen dann jedoch weitgehenden Einschränkungen in Bezug auf ihre Positionierung und Formgebung, da eine zu große Zahl von Distanzelementen oder eine ungünstige Formgebung und Positionierung die Eigenschaften der Gräben beeinträchtigen kann. Eine zu geringe Anzahl an Distanzelementen oder eine zu restriktive Ausbildung oder Positionierung führt jedoch zu einer ungenügenden Stabilität des Halbleiterbauelements. Eine Beeinträchtigung des Materialflusses der Umhüllungsmasse kann jedoch auch im letzteren Fall nicht gänzlich ausgeschlossen werden.It is known from the prior art from US 5,686,763, to provide a system carrier with trenches that are in the demje nige area of the system carrier are arranged on the late ter the semiconductor chip is to be mounted. These trenches stretch from the edge of the semiconductor chip in the direction to the center of the semiconductor chip in its later assembled Position. However, a disadvantage of this prior art is that that a special training of the system carrier to guarantee performance of a good wrapping of the semiconductor chip men must be, with spacers in addition to the trenches must be provided. These distance elements however, they are subject to extensive restrictions on their positioning and shape, because the number is too large of spacer elements or an unfavorable shape and Positioning affect the properties of the trenches can. Too few spacers or too many restrictive training or positioning leads to insufficient stability of the semiconductor component. A Impairment of the material flow of the coating mass can however, not entirely excluded in the latter case either become.
Aufgabe der vorliegenden Erfindung ist es daher, ein Halblei terbauelement mit Distanzelementen zwischen einem Halbleiter chip und einem Systemträger breitzustellen, das eine verbes serte Umhüllung des Halbleiterchips bei hoher Stabilität des Halbleiterbauelements erlaubt.The object of the present invention is therefore a half lead terbauelement with spacers between a semiconductor chip and a system carrier that a verbes Serte wrapping of the semiconductor chip with high stability of the Semiconductor device allowed.
Diese Aufgabe wird gelöst durch die Merkmale des vorliegenden
Anspruchs 1. Die Distanzelemente sind dabei so ausgebildet,
daß sie Kanäle zwischen dem Halbleiterchip und dem Systemträ
ger begrenzen, wobei die Kanäle zumindest von einem Rand des
Halbleiterchips aus zur Mitte des Halbleiterchips führen. So
mit erfüllen die Distanzelemente eine doppelte Funktion:
This object is achieved by the features of the present claim 1. The spacer elements are designed so that they limit channels between the semiconductor chip and the system carrier, the channels leading at least from one edge of the semiconductor chip to the center of the semiconductor chip. So the spacer elements fulfill a double function:
- - Eine Stabilisierung des Halbleiterbauelements sowie - A stabilization of the semiconductor device as well
- - eine Kanalisierung und Verbesserung des Materialflusses der Umhüllungsmasse in den Zwischenraum zwischen dem Halblei terchip und dem Systemträger.- Channeling and improving the material flow of the Wrapping mass in the space between the half lead terchip and the system carrier.
Es kann ausreichend sein, daß sich die Kanäle lediglich von einem Rand des Halbleiterchips aus zur Mitte hin erstrecken. Es kann aber auch vorgesehen sein, daß Kanäle sich von mehre ren oder auch von allen Rändern des Halbleiterchips aus zur Mitte des Halbleiterchips hin erstrecken.It may be sufficient that the channels are only from an edge of the semiconductor chip from the center. But it can also be provided that channels differ from one another Ren or from all edges of the semiconductor chip Extend center of the semiconductor chip.
Es kann beispielsweise vorgesehen sein, daß der Querschnitt der Kanäle vom Rand des Halbleiterchips aus zur Mitte des Halbleiterchips hin abnimmt. Dies bewirkt, daß die Strömungs geschwindigkeit mit zunehmender Entfernung vom Rand des Halb leiterchips zunimmt und damit der Strömung entgegenwirkende Effekte, wie beispielsweise das Abnehmen einer Kapillarwir kung oder Reibungsverluste, kompensieren kann, so daß der Strom der Umhüllungsmasse unter dem Halbleiterchip weitgehend konstant bleibt. Für den Fall, daß eine solche Konstanz des Materialstromes bereits von Anfang an gewährleistet ist, kann aber auch vorgesehen sein, daß der Querschnitt der Kanäle vom Rand des Halbleiterchips aus zur Mitte hin zunimmt oder auch konstant bleiben kann.It can be provided, for example, that the cross section the channels from the edge of the semiconductor chip to the center of the Semiconductor chips decreases. This causes the flow speed with increasing distance from the edge of the half conductor chips increases and thus counteracts the flow Effects such as removing a capillary kung or friction losses, can compensate so that the Current of the encapsulation mass under the semiconductor chip largely remains constant. In the event that such constancy of the Material flow is guaranteed from the start but also be provided that the cross section of the channels from Edge of the semiconductor chip increases from the center or also can remain constant.
Für alle der vorgenannten Ausbildungen der Kanäle kann idea lerweise vorgesehen sein, daß die Kanäle als Kapillaren aus gebildet sind. Somit ist der Materialstrom unter dem Halblei terchip durch die Kapillarwirkung der Kanäle begünstigt.Idea can be used for all of the aforementioned channel designs be provided that the channels as capillaries are formed. Thus the material flow is under the half lead terchip favored by the capillary action of the channels.
Die erfindungsgemäßen Distanzelemente weisen sich aufgrund ihrer langgestreckten Form durch eine hohe Stabilisierungs wirkung für das Halbleiterbauelement aus. Außerdem begünsti gen Sie die Verteilung der Umhüllungsmasse zwischen dem Halb leiterchip und dem Systemträger durch ihre kanalisierende Wirkung auf die Mitte des Halbleiterchips hin sowie ggf. durch eine zusätzliche Kapillarwirkung in den gebildeten Ka nälen.The spacer elements according to the invention are based on their elongated shape due to high stabilization effect for the semiconductor device. Favorable distribute the coating mass between the half conductor chip and the system carrier through their channeling Effect on the center of the semiconductor chip and possibly by an additional capillary action in the Ka neal.
Spezielle Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand der Fig. 1 bis 6 erläutert. Es zeigen:Special exemplary embodiments of the present invention are explained below with reference to FIGS. 1 to 6. Show it:
Fig. 1 Halbleiterbauelement mit Distanzelementen und Umhül lungsmasse zwischen einem Halbleiterchip und einem Systemträger. Fig. 1 semiconductor device with spacers and Umhül treatment mass between a semiconductor chip and a leadframe.
Fig. 2 Halbleiterbauelement nach Fig. 1 mit säulenförmigen Distanzelementen. Fig. 2 semiconductor device of FIG. 1 with columnar spacers.
Fig. 3 Halbleiterbauelement nach Fig. 1 mit Distanzelemen ten, die Kanäle begrenzen. Fig. 3 semiconductor device according to Fig. 1 th with distance elements that limit channels.
Fig. 4 Halbleiterbauelement nach Fig. 3 mit größeren Di stanzelementen und Kanälen. Fig. 4 semiconductor device of FIG. 3 with larger Di punching elements and channels.
Fig. 5 Draufsicht auf eine Anordnung von Distanzelementen, wobei der Durchmesser der Kanäle zur Mitte hin zu nimmt. Fig. 5 top view of an arrangement of spacer elements, the diameter of the channels increasing towards the center.
Fig. 6 Draufsicht auf eine Anordnung von Distanzelementen mit Kanälen mit gleichbleibendem Durchmesser. Fig. 6 plan view of an arrangement of spacer elements with channels of constant diameter.
Fig. 1 zeigt ein Halbleiterbauelement, bei dem ein Halblei terchip 1 auf einem Systemträger 2 angebracht ist, wobei zwi schen dem Halbleiterchip 1 und dem Systemträger 2 Distanzele mente 4 eingebracht sind, die gewährleisten, daß zur Umhül lung in den Zwischenraum zwischen dem Halbleiterchip 1 und dem Systemträger 2 eine Umhüllungsmasse 3 eingebracht werden kann. Fig. 1 shows a semiconductor device in which a semiconductor terchip 1 is attached to a leadframe 2 , wherein between the semiconductor chip 1 and the leadframe 2, distance elements 4 are introduced, which ensure that for wrapping in the space between the semiconductor chip 1st and an encapsulant 3 can be introduced into the system carrier 2 .
Wie Fig. 2 zeigt, können die Distanzelemente 4 säulenförmig ausgebildet sein. Die Distanzelemente 4 sind hierbei matrix förmig zwischen dem Halbleiterchip 1 und dem Systemträger 2 angeordnet. Die Distanzelemente bilden bei einer solchen An ordnung jedoch teilweise eine Barriere für die flüssig dis pensierte Umhüllungsmasse 3, welche zwischen den Distanzele menten 4 hindurch bis in den Bereich unter der Mitte des Halbleiterchips gelangen muß, um den Zwischenraum zwischen dem Halbleiterchip 1 und dem Systemträger 2 vollständig auszu füllen und, wie in Fig. 2 dargestellt, leitende Verbindungen zwischen dem Systemträger und dem Halbleiterchip umhüllen zu können. In Fig. 2 sind diese leitenden Verbindungen entlang einer Mittelachse des Halbleiterchips 1 ausgerichtet. Proble matisch ist dabei vor allem, daß die Umhüllungsmasse alle Flächen des auszufüllenden Bereiches benetzt, die in Fließ richtung liegen, d. h. es werden auch die Mantelflächen der säulenförmigen Distanzelemente benetzt. Dadurch wird der Strom der Umhüllungsmasse umgelenkt, wodurch Querströmungen entstehen. Diese führen zu Strömungsverlusten, die den Strom der Umhüllungsmasse abbremsen und verhindern können, daß die Umhüllungsmasse bis zur Mitte des Halbleiterchips gelangt. Blasen oder Gaseinschlüsse sind somit die Folge.As shown in FIG. 2, the spacer elements 4 can be column-shaped. The spacer elements 4 are arranged in matrix form between the semiconductor chip 1 and the system carrier 2 . With such an arrangement, however, the spacer elements partially form a barrier for the liquid dis pensated encapsulation mass 3 , which must pass between the spacer elements 4 through to the area below the center of the semiconductor chip in order to cover the gap between the semiconductor chip 1 and the system carrier 2 completely fill out and, as shown in Fig. 2, to be able to encase conductive connections between the system carrier and the semiconductor chip. In FIG. 2, these conductive connections are aligned along a central axis of the semiconductor chip 1. The main problem is that the encapsulant wets all surfaces of the area to be filled, which are in the direction of flow, ie the outer surfaces of the columnar spacers are also wetted. As a result, the flow of the encapsulation mass is deflected, which creates cross currents. These lead to flow losses which slow down the flow of the encapsulation compound and prevent the encapsulation compound from reaching the center of the semiconductor chip. Bubbles or gas inclusions are the result.
Fig. 3 zeigt ein erfindungsgemäß verbessertes Halbleiterbau element, wobei die Distanzelemente 4 so ausgebildet sind, daß sie Kanäle 5 begrenzen, die ausgehend von zwei Rändern des Halbleiterchips 1 zur Mitte des Halbleiterchips 1 hinführen. Es können dabei, wie in Fig. 3 dargestellt, Kanäle mit rela tiv geringem Durchmesser gebildet werden, so daß eine Kapil larwirkung in den Kanälen optimal ausgenutzt werden kann. Es kann jedoch auch vorgesehen werden, wie Fig. 4 zeigt, daß die Durchmesser der Kanäle wie auch die Größe der Distanzele mente 4 größer gewählt werden, wenn eine möglichst große Kapillarwirkung nicht unbedingt erforderlich ist. Bei den Ausführungsbeispielen der Fig. 3 und 4 nimmt der Durchmesser der Kanäle 5 zur Mitte des Halbleiterchips hin ab. Dadurch wird die Strömungsgeschwindigkeit des Materialflusses zur Mitte hin erhöht, was sich besonders günstig bei einer Umhüllungsmasse mit schlechtem Füllverhalten oder hoher Viskosität auszeichnet. Fig. 3 shows an improved semiconductor device according to the invention, wherein the spacer elements 4 are formed so that they limit channels 5 which lead from two edges of the semiconductor chip 1 to the center of the semiconductor chip 1 . It can, as shown in Fig. 3, channels are formed with rela tively small diameter, so that a capillary effect can be optimally used in the channels. However, it can also be provided, as shown in FIG. 4, that the diameter of the channels and the size of the distance elements 4 are chosen to be larger if the greatest possible capillary action is not absolutely necessary. In the embodiments of Figs. 3 and 4, the diameter of the semiconductor chip takes the channels 5 decreases towards the middle. This increases the flow speed of the material flow towards the center, which is particularly advantageous in the case of an encapsulant with poor filling behavior or high viscosity.
Werden jedoch Umhüllungsmassen verwendet, die ein besseres Füllverhalten aufweisen oder eine geringere Viskosität besit zen, so kann, wie in Fig. 5 dargestellt, auch vorgesehen sein, daß der Durchmesser der Kanäle 5 vom Rand des Halblei terchips 1 aus zur Mitte hin zunimmt oder, wie Fig. 6 zeigt, der Durchmesser der Kanäle konstant bleibt.However, if coating compositions are used which have a better filling behavior or have a lower viscosity, it can also be provided, as shown in FIG. 5, that the diameter of the channels 5 increases from the edge of the semiconductor chip 1 to the center or, as FIG. 6, the diameter of the channels remain constant.
Claims (5)
wobei zwischen dem Halbleiterchip (1) und Systemträger (2) Distanzelemente (4) vorgesehen sind, die derart ausgebildet sind, daß der Halbleiterchip (1) durch die Distanzelemente (4) mit dem Systemträger (2) verbunden und von dem Systemträ ger (2) beabstandet angeordnet ist,
dadurch gekennzeichnet,
daß die Distanzelemente (4) Kanäle (5) zwischen dem Halblei terchip (1) und dem Systemträger (2) begrenzen, die zumin dest von einem Rand des Halbleiterchips aus (1) zur Mitte des Halbleiterchips (1) führen.1. A semiconductor device, wherein and the system carrier is provided (2) a casing material (3) with a semiconductor chip (1), which is arranged on a carrier (2) at least between the semiconductor chip (1),
wherein spacer elements ( 4 ) are provided between the semiconductor chip ( 1 ) and system carrier ( 2 ), which are designed such that the semiconductor chip ( 1 ) is connected to the system carrier ( 2 ) by the spacer elements ( 4 ) and from the system carrier ( 2nd ) is arranged at a distance,
characterized by
that the spacer elements (4) channels (5) terchip between the semiconducting (1) and the system carrier (2) define, at least from one edge of the semiconductor chip of (1) to the center of the semiconductor chip (1) lead.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999115651 DE19915651A1 (en) | 1999-04-07 | 1999-04-07 | Semiconductor component for semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999115651 DE19915651A1 (en) | 1999-04-07 | 1999-04-07 | Semiconductor component for semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19915651A1 true DE19915651A1 (en) | 2000-07-06 |
Family
ID=7903763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1999115651 Withdrawn DE19915651A1 (en) | 1999-04-07 | 1999-04-07 | Semiconductor component for semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19915651A1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686763A (en) * | 1994-09-28 | 1997-11-11 | Nec Corporation | Device module comprising a substrate having grooves fixed to circuit chips with improved sealing characteristics |
-
1999
- 1999-04-07 DE DE1999115651 patent/DE19915651A1/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686763A (en) * | 1994-09-28 | 1997-11-11 | Nec Corporation | Device module comprising a substrate having grooves fixed to circuit chips with improved sealing characteristics |
Non-Patent Citations (5)
| Title |
|---|
| JP 1-251748 A in Patent Abstracts of Japan, E-868, January 8, 1990, Vol. 14/No. 2 * |
| JP 2-105449 A in Patent Abstracts of Japan, E-949, July 6, 1990, Vol. 14/No. 316 * |
| JP 2-144954 A in Patent Abstracts of Japan, E-968, August 23, 1990, Vol. 14/No. 391 * |
| JP 5-62878 A in Patent Abstracts of Japan, E-1397, Jg. 14, 1993, Vol. 17/No. 375 * |
| JP 6-268148 A in Patent Abstracts of Japan, E-1647, December 19, 1994, Vol. 18/No. 673 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19709295B4 (en) | Semiconductor package | |
| DE10231385B4 (en) | Semiconductor chip with bond pads and associated multi-chip package | |
| DE10257707B4 (en) | Method for producing a stacked chip package | |
| DE112005002899B4 (en) | Semiconductor device with a chip, which is arranged between a cup-shaped printed circuit board and a circuit board with mesas and valleys, and method for its preparation | |
| DE102005039165B4 (en) | Wire and strip bonded semiconductor power device and method of making the same | |
| DE3116406A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE4207198C2 (en) | Lead frame and its use in a semiconductor device | |
| DE19530264A1 (en) | Power semiconductor module | |
| DE29825062U1 (en) | Optoelectronic component | |
| DE3913221A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE19747105A1 (en) | Component with stacked semiconductor chips | |
| DE19954888C2 (en) | Packaging for a semiconductor chip | |
| DE10333841A1 (en) | Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same | |
| DE10122931A1 (en) | Semiconductor module | |
| DE102018206482B4 (en) | Semiconductor component with a composite clip made of composite material | |
| DE19735170A1 (en) | Chip module esp. for chip card with contacts with adjacent chips | |
| EP1122685A1 (en) | Chip card with predefined bending locations | |
| DE102014110655A1 (en) | Segmented bonding pads and methods of fabrication | |
| DE10251527B4 (en) | Method for producing a stack arrangement of a memory module | |
| DE10023823A1 (en) | Multi-chip housing device has carrier supporting stacked chip components with lowermost chip component having contact coupled to terminal surface of carrier | |
| DE2004776A1 (en) | Semiconductor component | |
| DE112020002845T5 (en) | SEMICONDUCTOR DEVICE | |
| DE10121896B4 (en) | Semiconductor device with ball grid array package | |
| DE19915651A1 (en) | Semiconductor component for semiconductor chip | |
| DE4130569A1 (en) | IC PACKING DEVICE |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |