DE19881806B4 - Blockable semiconductor device having insulator profile between anode and cathode metallizations - Google Patents
Blockable semiconductor device having insulator profile between anode and cathode metallizations Download PDFInfo
- Publication number
- DE19881806B4 DE19881806B4 DE19881806A DE19881806A DE19881806B4 DE 19881806 B4 DE19881806 B4 DE 19881806B4 DE 19881806 A DE19881806 A DE 19881806A DE 19881806 A DE19881806 A DE 19881806A DE 19881806 B4 DE19881806 B4 DE 19881806B4
- Authority
- DE
- Germany
- Prior art keywords
- metallization
- insulator
- region
- profile
- curvature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 128
- 238000001465 metallisation Methods 0.000 title claims abstract description 102
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000000903 blocking effect Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 14
- 102100022087 Granzyme M Human genes 0.000 claims description 9
- 101000900697 Homo sapiens Granzyme M Proteins 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 101100170933 Arabidopsis thaliana DMT1 gene Proteins 0.000 claims description 7
- 101100170942 Arabidopsis thaliana MET4 gene Proteins 0.000 claims description 7
- 101150014095 MET2 gene Proteins 0.000 claims description 7
- 101100261242 Mus musculus Trdmt1 gene Proteins 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 101150043924 metXA gene Proteins 0.000 claims description 7
- 238000004382 potting Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 6
- 238000012546 transfer Methods 0.000 description 4
- OMBVEVHRIQULKW-DNQXCXABSA-M (3r,5r)-7-[3-(4-fluorophenyl)-8-oxo-7-phenyl-1-propan-2-yl-5,6-dihydro-4h-pyrrolo[2,3-c]azepin-2-yl]-3,5-dihydroxyheptanoate Chemical compound O=C1C=2N(C(C)C)C(CC[C@@H](O)C[C@@H](O)CC([O-])=O)=C(C=3C=CC(F)=CC=3)C=2CCCN1C1=CC=CC=C1 OMBVEVHRIQULKW-DNQXCXABSA-M 0.000 description 3
- 229940126540 compound 41 Drugs 0.000 description 3
- HUWSZNZAROKDRZ-RRLWZMAJSA-N (3r,4r)-3-azaniumyl-5-[[(2s,3r)-1-[(2s)-2,3-dicarboxypyrrolidin-1-yl]-3-methyl-1-oxopentan-2-yl]amino]-5-oxo-4-sulfanylpentane-1-sulfonate Chemical compound OS(=O)(=O)CC[C@@H](N)[C@@H](S)C(=O)N[C@@H]([C@H](C)CC)C(=O)N1CCC(C(O)=O)[C@H]1C(O)=O HUWSZNZAROKDRZ-RRLWZMAJSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Abstract
Description
Bei Halbleiter-Bauelementen mit zumindest einem sperrenden pn-Übergang kommt dieser irgendwo zwischen den spannungsführenden Kontakten an die Oberfläche des Substrates, auf dem und in dem das Halbleiter-Bauelement realisiert ist. In diesen an die Oberfläche kommenden Bereichen führen hohe elektrische Feldstärken für den Fall, dass der pn-Übergang sperrend ist, also an der Kathode eine höhere Spannung als an der Anode anliegt oder ein steuerbares Halbleiterelement über seinen Gate-Anschluß noch nicht durchgesteuert ist, dazu, daß zwischen der Anode und der Kathode unerwünschte Leckströme fließen, die je nach Polungsrichtung der noch zu blockierenden oder zu sperrenden Spannung als positiver oder negativer Sperrstrom bezeichnet werden. Zur Reduktion desjenigen Anteils der Sperrströme, der veranlaßt ist durch hohe Feldstärken im Randbereich, werden im Stand der Technik Randabschlüsse eingesetzt, sogenannte "Junction Terminations", die beispielsweise als besonders geformte Feldplatten zu einem optimierten Verlauf von Äquipotentiallinien und demnach zu einem Vermeiden von hohen Feldstärken im Randbereich solcher Bauelemente führen, vgl. DE-A 195 35 322 (Siemens) in Spalte 3, Zeile 58 bis Spalte 4, Zeile 35 oder "Multistep Field Plates ..." aus IEEE Transactions on electron. devices, Vol. 39, No. 6, Juni 1992, Seiten 1514 ff, "The Contour of an Optimal Field Plate", IEEE Transactions on electron. devices, Vol. 35, No. 5, May 1988, Seiten 684 ff. und zuletzt "Theoretical Investigation of Planar Junction Termination", Solid-State Electronics, Vol. 39, No. 3, Seiten 323 bis 328, 1996. Die dort beschriebenen planaren Randabschlüsse werden hinsichtlich ihrer Geometrie optimiert, einmal als stufige Feldplatte und zum anderen als optimierte stetig gekrümmt verlaufende Feldplatte mit einer modifizierten Ellipsen-Geometrie. Bislang ist es im Stand der Technik aber nicht geglückt, die optimierte geometrische Struktur einer Feldplatte im Randbereich eines sperrfähigen Halbleiter-Bauelements, insbesondere eines mit hoher Spannung oberhalb von 500V beaufschlagbaren Bauelements, wirtschaftlich herstellen zu können.at Semiconductor devices with at least one blocking pn junction This comes somewhere between the live contacts to the surface of the Substrates on which and realized in the semiconductor device is. In these to the surface coming areas lead high electric field strengths for the Case, that the pn junction is blocking, so at the cathode, a higher voltage than at the anode is present or a controllable semiconductor element via its gate terminal not yet is controlled, to that between the anode and the cathode unwanted leakage currents flow, the depending on the polarity of the still to be blocked or blocked Voltage can be referred to as a positive or negative reverse current. To reduce that portion of the reverse currents, which is caused by high field strengths in the edge region, edge seals are used in the prior art, so-called "junction Terminations " For example, as a specially shaped field plates to an optimized Course of equipotential lines and thus to avoid high field strengths in the periphery of such Lead components, see. DE-A 195 35 322 (Siemens) in column 3, line 58 to column 4, line 35 or "Multistep Field Plates ... "out IEEE Transactions on electron. devices, Vol. 6, June 1992, Pages 1514 ff, "The Contour of an Optimal Field Plate ", IEEE Transactions on electron. Vol. 35, no. 5, May 1988, pages 684 et seq. And lastly "Theoretical Investigation of Planar Junction Termination ", Solid-State Electronics, Vol. 39, no. 3, pages 323 to 328, 1996. The planar edge statements described therein are with regard to their Geometry optimized, once as a step field plate and on the other as optimized continuously curved extending field plate with a modified ellipse geometry. So far it has not succeeded in the prior art, the optimized geometric structure of a field plate in the edge area a lockable Semiconductor device, in particular one with high voltage above 500V loadable device, produce economically to be able to.
Die Erfindung sieht ihre Aufgabe darin, die eingangs erwähnten, insbesondere hoch sperrenden oder sperrfähigen Bauelemente auf wirtschaftlicher Basis, also mit geringen Kosten, herzustellen und dennoch ihre maximale Sperrfähigkeit auszunutzen.The The invention sees its object in the above-mentioned, in particular high barrier or lockable Components on an economic basis, ie at low cost, and yet exploit their maximum blocking ability.
Die Aufgabe wird gelöst durch ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1 sowie durch ein Verfahren mit den Merkmalen des Anspruchs 12.The Task is solved by a semiconductor component having the features of claim 1 and by a method having the features of claim 12.
Mit der Erfindung wird das dann erreicht, wenn ein Randbereich der innen liegenden Anoden-Metallisierung ein Isolatorprofil aufweist, das eine flach beginnende und stetig nach außen und aufwärts stärker gekrümmt verlaufende Gestalt hat, welcher Bereich der "Krümmungsbereich" des Isolatorprofils ist, und einen daran direkt angrenzenden, praktisch eben verlaufenden "Sockelbereich", der gemeinsam mit dem Krümmungsbereich den Querschnitt des Isolatorprofils vorgibt.With of the invention is achieved when an edge region of the inside lying anode metallization has an insulator profile, the one flat starting and steadily outwardly and upwardly more curved Shape has which area the "curvature area" of the insulator profile is, and directly adjacent, practically flat "base area", which together with the curvature area specifies the cross section of the insulator profile.
Das Isolatorprofil ist so gestaltet, daß zwischen der gekrümmten, die Anode nach außen verlängernden inneren Metallisierung und der außen, neben dem Sockelbereich des Isolatorprofils liegenden äußeren Metallisierung, die meist die Kathode sein wird, Extremwerte eines im Betrieb entstehenden elektrischen Feldes vermieden werden können. Das Isolatorprofil ist hergestellt durch ein Verfahren, bei dem eine zunächst aufgetragene starke Isolatorschicht auf dem gesamten Substrat zusätzlich mit einer Resistschicht bedeckt wird, die strukturiert durch eine Maske beleuchtet wird, die sich im Grautonwert entsprechend dem gewünschten Krümmungsverlauf im Krümmungsbereich des jeweiligen Isolatorprofils verändert. Der Grautonwert in der Maske wird durch eine Belichtung in die Resistschicht übertragen, die danach, insbesondere durch Entwickeln, strukturiert werden kann, um dann mit einem Ätzverfahren, wie z.B. RIE (reaktives Ionenätzen) die Struktur der entwickelten Resistschicht in die starke Isolatorschicht zu übertragen, wobei es von Vorteil ist, wenn die Ätzrate der Isolatorschicht und die Ätzrate der verbliebenen Resistreste, die nach dem Entwickeln der belichteten Resistschicht verbleiben, in etwa gleich sind, um eine nicht formgerechte Übertragung des Resistprofils in den Isolator zu vermeiden.The Insulator profile is designed so that between the curved, the Anode to the outside lengthening inner metallization and the outside, next to the pedestal area the insulator profile lying outer metallization, which will usually be the cathode, extremes of a resulting in operation electric field can be avoided. The insulator profile is prepared by a method in which a first applied strong insulator layer on the entire substrate in addition with covered with a resist layer structured by a mask is illuminated in gray tone according to the desired Curvature in the curvature region changed the respective insulator profile. The gray tone in the Mask is transferred to the resist layer by exposure, which can then be structured, in particular by developing, then with an etching process, such as. RIE (reactive ion etching) to transfer the structure of the developed resist layer into the strong insulator layer it is advantageous if the etching rate of the insulator layer and the etching rate the remaining Resistreste after exposure of the exposed Resist layer remain, are about equal to a non-conforming transfer to avoid the resist profile in the insulator.
Die sich ergebenden Isolatorprofile können entweder als ein Wall um die Anode verlaufen oder es können mehrere nach außen gestaffelt verlaufende und in ihrer Krümmungsfläche unterschiedlich gestaltete Isolatorprofile vorgesehen sein. Werden mehrere gestaffelte Isolatorprofile vorgesehen (Anspruch 2, Anspruch 3), ist die Krümmung der Oberflächen der Krümmungsbereiche nicht gleich, sondern steigt mit jedem weiter außen liegenden Profil zunehmend an (Anspruch 3).The resulting insulator profiles can either be used as a wall run around the anode or it can several outwards staggered running and differently designed in their curvature surface Insulator profiles may be provided. Become several staggered insulator profiles provided (claim 2, claim 3), the curvature of the surfaces of the curved regions not the same, but increasing with each profile further out to (claim 3).
Auf die erwähnten jeweiligen gekrümmten Oberflächen werden Metallisierungen aufgebracht, die für das außen an der innen liegenden Anode direkt angrenzende Isolatorprofil leitend in die Anodenmetallisierung übergeht.On the mentioned respective curved surfaces Metallizations applied for the outside on the inside Anode directly adjacent insulator profile conductively passes into the anode metallization.
Die im Grautonwert codierte Strukturierung bei der Belichtung erfolgt so, daß ein gewünschtes Lichtintensitätsprofil im Halbtonverfahren, d.h. über ein Pixelraster, in der Maske codiert ist und sich die Pixelgrößen unterhalb der Auflösungsgrenze einer verkleinernden Projektionsbelichtung in einen nahezu kontinuierlich verlaufenden Belichtungsverlauf der Resistschicht übertragen, der es so erlaubt, stetige Oberflächen, die gekrümmt nach außen und oben verlaufen, zu erzeugen; die erfindungsgemäß ausgebildeten Isolatorprofile haben also zumindest eine stetige, kontinuierlich (ohne Stufen) über einen erheblichen Bereich verlaufende Oberfläche, die so gestaltet wird, wie es theoretische Berechnungen für einen optimierten Verlauf der Feldlinien bei Sperrspannungs-Beanspruchung oder Durchlaß-Blockierbeanspruchung günstig erscheinen lassen.The structured in the gray tone value structuring in the exposure is such that a desired light intensity profile in the halftone method, ie a pixel grid, is encoded in the mask and the pixel sizes below the resolution limit of a reducing projection exposure in a nearly continuous exposure course of the resist layer, which thus allows to produce continuous surfaces that are curved outwards and upwards; The inventively designed insulator profiles thus have at least one continuous, continuous (without steps) over a substantial area extending surface, which is designed as it can make theoretical calculations for an optimized course of the field lines at reverse voltage stress or transmission blocking stress seem favorable.
Mit der Erfindung kann die Dicke der Isolatorschicht über einen weiten Bereich bis hin zu 10 μm in vorgegebener Weise kontinuierlich in einem Prozeß gesteuert variiert werden; es ist nicht unbedingt erforderlich, der Oberflächen-Krümmung einen idealen Verlauf zu geben, wenn nur sichergestellt ist, daß die wesentlichen Feldstärkeerhöhungen vermieden werden können und die Sperrspannungs-Beanspruchung am Rande der Anode zur Kathode hin keine wesentlichen Extremwerte aufweist.With the invention, the thickness of the insulator layer over a wide range up to 10 μm controlled in a predetermined manner continuously in a process be varied; It is not absolutely necessary to have a surface curvature to give an ideal course, if only it is ensured that the essential Field strength increases avoided can be and the reverse voltage stress at the edge of the anode to the cathode has no significant extreme values.
Auch bei Halbleiterbauelementen mit Sperrspannungen oberhalb etwa 500 V kann bei minimalem Platzbedarf für den Randabschluß nahezu die theoretisch maximal mögliche Sperrspannung erreicht werden, also die "Sperrfähigkeit" des eingenommenen Platzes voll genutzt werden. Der minimale Platzbedarf ist bei den Bauelementen von Bedeutung, die zu mehreren aus einem Wafer hergestellt werden, und die möglichst hohe Ausnutzung der Sperrfähigkeit wird um so wichtiger, je höher die Sperrspannungen sind. Von besonders großer Bedeutung sind diese Aspekte für hochsperrende IGBTs.Also in semiconductor devices with reverse voltages above about 500 V can almost with minimal space requirements for the edge termination the theoretically maximum possible Blocking voltage can be achieved, so the "blocking ability" of the occupied space fully utilized become. The minimal space requirement is important for the components, which are made to several from a wafer, and as possible high utilization of the blocking capability becomes more important, the higher the blocking voltages are. Of particular importance are these aspects for high-barrier IGBTs.
Auch bei Schottky-Dioden, die nicht auf einem pn-Übergang beruhen, sondern die Sperrfähigkeit eines Metall-Halbleiter-Übergangs ausnutzen, können die erfindungsgemäß hergestellten Isolatorprofile vorteilhaft angewendet werden. Am Rand des Metall-Halbleiter-Übergangs würden die kleinen effektiven Krümmungsradien zu gewaltigen Feldüberhöhungen führen. Um diese zu vermeiden, werden nach dem Stand der Technik diffundierte Guardringe eingesetzt, die jedoch bei starker Durchlaßbelastung zu einer unerwünschten Injektion von Minoritäts-Ladungsträgern führen. Mittels der erfindungsgemäß hergestellten Isolatorprofile und Feldplatten tritt eine solche Injektion von Ladungsträgern nicht auf und der Diffusionsprozeß bei der Herstellung kann entfallen.Also in Schottky diodes, which are not based on a pn junction, but the blocking capability a metal-semiconductor junction exploit the inventively prepared Insulator profiles are advantageously applied. At the edge of the metal-semiconductor junction would the small effective radii of curvature lead to huge field increases. Around avoiding these are diffused according to the prior art Guard rings used, but the strong Durchlaßbelastung to an undesirable Injection of minority charge carriers lead. through the invention produced Insulator profiles and field plates occurs such an injection of carriers not on and the diffusion process in the manufacturing can omitted.
Ganz besonders vorteilhaft ist die Verwendung der Erfindung, die sich auf Maßnahmen an der Oberfläche der Halbleiter beschränkt, auch dann, wenn Leistungshalbleiter auf der Basis von Siliziumkarbid (SiC), als Beispiel für einen Halbleiter mit hohem Bandabstand, zu verbessern sind (Anspruch 12). Bei diesen muß eine äußerst geringe Diffusionskonstante für Dotierstoffe in Kauf genommen werden und deshalb sind Randbereiche durch Diffusion praktisch nicht herstellbar.All Particularly advantageous is the use of the invention, which is on action on the surface the semiconductor is limited, even if power semiconductors based on silicon carbide (SiC), as an example of a semiconductor with high band gap, are to improve (claim 12). These must be extremely low Diffusion constant for Dopants are accepted and therefore are edge areas practically impossible to produce by diffusion.
Das Bauelement hat mit den erfindungsgemäß hergestellten Isolatorprofilen solche, die am Übergang zur Anode nicht kontinuierlich oder stetig auslaufen, sondern mit einem kleinen Sprung in der Größenordnung von oberhalb 5 nm und unterhalb von 50 nm enden. Diese Stufe ist verglichen mit der Stärke der Metallisierung sehr gering und fällt praktisch nicht ins Gewicht, ergibt sich aber aus dem Herstellverfahren durch Grautonlithographie. So kann beispielsweise die Metallisierung etwa 1 μm stark sein, während der "Sprung" des Isolators am Ende des durch Grautonlithographie hergestellten Krümmungsbereichs des Isolators 20 nm beträgt.The Component has with the insulator profiles produced according to the invention those at the transition to the anode does not leak continuously or steadily, but with a small jump in the order of magnitude from above 5 nm and below 50 nm. This level is compared to the strength the metallization is very low and practically does not matter, but results from the manufacturing process by gray-scale lithography. For example, the metallization may be about 1 μm thick, while the "jump" of the insulator on End of the curved area produced by gray-tone lithography of the insulator is 20 nm.
Die Grautonlithographie arbeitet so, daß das Substrat mit einer Isolatorschicht bedeckt wird, die zunächst mit einer lichtempfindlichen Schicht bedeckt wird, welche so belichtet wird, daß der Krümmungsverlauf der Oberfläche des Isolatorprofils durch Grautonvariation, also durch eine Anpassung der Lichtintensitätsverteilung an die Form des Isolatorprofils, in die Photoresistschicht einbelichtet wird, welche danach durch Entwickeln strukturiert wird (Anspruch 11). Die so strukturierte Photoresistschicht besteht jetzt noch aus Resistresten, die auf der Isolatorschicht Blöcke bilden, die den Isolatorprofilen entsprechen. Durch eine Ätztechnik, beispielsweise einen Trockenätzprozeß, wird der noch oberhalb der Substratoberfläche befindliche Resistrest konform in die Isolatorschicht hereingeätzt, wobei die Isolatorschicht im wesentlichen flächig entfernt wird und dort stärker entfernt wird, wo die Resistreste nicht sind (Anspruch 6).The Gray toned lithography works so that the substrate with an insulator layer is covered, the first is covered with a photosensitive layer which thus exposed will that the curvature the surface of the insulator profile by gray tone variation, ie by an adaptation of the Light intensity distribution to the shape of the insulator profile, imprinted into the photoresist layer which is then structured by developing (claim 11). The structured photoresist layer still exists Resistreste, which form blocks on the insulator layer, the insulator profiles correspond. By an etching technique, For example, a dry etching process is the Resistrest still above the substrate surface In accordance with etched into the insulator layer, wherein the insulator layer essentially flat is removed and there stronger is removed, where the Resistreste are not (claim 6).
Die formgerechte Übertragung wird begünstigt, wenn die Ätzraten der Resistreste und der Isolatorschicht gleich sind; sind sie unterschiedlich, muß die Form des Resistrestes entsprechend angepaßt werden, was durch eine Anpassung der Intensitätsverteilung bei der Belichtung erfolgen kann.The appropriate transmission is favored, if the etching rates the resist and the insulator layer are the same; are they different, must the Form of Resistrestes be adjusted accordingly, which by an adaptation the intensity distribution can take place during the exposure.
Die Höhe des Isolatorprofils im Sockelbereich kann eher höher oder eher niedriger gewählt werden (Anspruch 4, Anspruch 5). Hat das Isolatorprofil im Sockelbereich eine Höhe von oberhalb etwa 5 μm, ist die Neigung am Ende des Krümmungsbereichs im Übergang zum Sockelbereich oberhalb von 10°. Der Krümmungsbereich endet hier steiler, als bei dem Isolatorprofil, das im Sockelbereich flach ist (Anspruch 5). Bei einem höheren Sockelbereich ist die normale Erstreckung des Sockelbereiches im wesentlichen das Zehnfache der Höhe des Sockelbereiches, vorzugsweise auch mehr.The Height of Isolator profile in the socket area can be chosen higher or lower (Claim 4, claim 5). Has the insulator profile in the base area a height from above about 5 μm, is the slope at the end of the curvature area in transition to the base area above 10 °. The curvature area ends here steeper than in the insulator profile in the base area is flat (claim 5). At a higher pedestal area is the normal one Extension of the base area substantially ten times the Height of Base area, preferably more.
Wird ein mit der Grauton-Lithographie einfacher zu erstellendes flacheres Sockelprofil gewählt (Anspruch 5), kann eine zusätzliche Abschirmelektrode, die auf dem Anodenpotential der inneren Metallisierung liegt, oberhalb des Randabschlusses ausgebildet werden. Die laterale Erstreckung des Sockelbereiches ist hier ein Vielfaches der Höhe des Sockelbereiches, insbesondere mehr als 50mal bis 200mal der Höhe des Sockelbereiches, der insbesondere eine Höhe von 2 μm besitzt. Zwischen dem Ende des Krümmungsbereiches und dem Beginn der aufwärts gerichteten Krümmung der zusätzlichen Abschirmelektrode (Haube) liegt ein in seiner Erstreckung im wesentlichen an den Krümmungsradius des gekrümmt verlaufenden lateral äußeren Endes der Haube angepaßter Zwischenbereich, in dem der Abstand zwischen der Haube, die hier im wesentlichen horizontal verläuft, und der Oberfläche des Sockelbereiches im wesentlichen gleichbleibend ist.Becomes a flatter one to create with gray tone lithography Base profile selected (claim 5), can be an additional Shielding electrode, which at the anode potential of the inner metallization is formed above the edge termination. The lateral Extension of the base area here is a multiple of the height of the base area, in particular more than 50 times to 200 times the height of the base area, the in particular a height of 2 μm has. Between the end of the curvature area and the beginning the upwards directed curvature the additional Shielding electrode (hood) is in its extension substantially to the radius of curvature of the bent extending laterally outer end of Hood adapted Intermediate area, in which the distance between the hood, the here is essentially horizontal, and the surface the pedestal region is substantially constant.
Der Krümmungsbereich der Haube ist bevorzugt ein Viertelkreis (Anspruch 7). Seine Krümmung kann deutlich stärker als diejenige der Oberfläche des Krümmungsbereiches innerhalb des Sockelbereiches des Isolatorprofils sein.Of the curvature region the hood is preferably a quarter circle (claim 7). His curvature can much stronger as that of the surface of the curvature area be within the base area of the insulator profile.
Der Bereich zwischen Anoden-Metallisierung und äußerer Kathoden-Metallisierung, also derjenige Bereich eines oder mehrerer gestaffelter Isolatorprofile, kann mit einer wallartig ausgebildeten Vergußmasse erhaben überzogen werden, um Überschläge zu vermeiden (Anspruch 9).Of the Area between anode metallization and outer cathode metallization, ie the area of one or more staggered insulator profiles, can be sublime raised with a wall-like potting compound to avoid rollovers (Claim 9).
Werden nach außen gestaffelt angeordnete Isolatorprofile vorgesehen (Anspruch 2, 3), kann unter jeder der gestaffelten Metallisierungen, die sich ausgehend vom äußeren Ende des Sockelbereiches des weiter innen liegenden Isolatorprofiles bis zum oberen Ende des Krümmungsbereiches des weiter außen liegenden Sockelprofiles erstrecken, mit einem streifenförmigen Ausgleichsbereich im Substrat versehen werden, der eindiffundiert ist und der bei anliegender Spannung das am entsprechenden Ort vorhandene Potential aus dem Substratbereich auf die jeweilige Metallisierung überträgt (Anspruch 10). Diese eindiffundierten streifenförmigen Zonen entsprechen in ihrer Dotierung im wesentlichen derjenigen Dotierung, die in einem p+-Gebiet unterhalb der Anoden-Metallisierung gewählt ist.Become outward staggered arranged insulator profiles provided (claim 2, 3), can be under any of the staggered metallizations that are going on from the outer end the base region of the insulator profile lying further inside to the upper end of the curvature area the farther out lying base profiles extend, with a strip-shaped compensation area be provided in the substrate, which is diffused and the adjacent Voltage the existing potential at the location from the Substrate area transmits to the respective metallization (claim 10). These diffused stripe-shaped zones correspond to their doping essentially that doping, which in one p + area below the anode metallization chosen is.
Bevorzugt ist die Eindringtiefe der diffundierten Zonen unterhalb der Metallisierung nur gering, bevorzugt unterhalb 10 μm, was technologisch keine Feldspitzen entstehen läßt. Die p+-Diffusionszonen übertragen ihr Potential auf die jeweilige nach außen und nach oben (vom Substrat weg) gekrümmt verlaufende Metallisierung.Preferably, the penetration depth of the diffused zones below the metallization is only small, preferably below 10 microns, which can technologically no field peaks arise. The p + diffusion zones transmit their potential to the respective outwardly and upwardly curved (away from the substrate) metallization.
Die laterale Erstreckung der metallischen Krümmungsbereiche sollte auf die Raumladungstiefe abgestimmt sein und dabei etwa zwei- bis dreimal der Raumladungstiefe entsprechen.The lateral extent of the metallic curvature areas should be on the Space charge depth be matched and about two to three times correspond to the space charge depth.
Die Erfindung(en) werden nachfolgend anhand mehrerer Ausführungsbeispiele erläutert und ergänzt.The Invention (s) will be described below with reference to several embodiments explained and added.
Das
sperrfähige
Halbleiterelement in der
Unterhalb
der Anode
In
Das
Isolatorprofil
In
Ausgehend
von der inneren Anode
Die
eindiffundierten Zonen
Der
Halbleiter gem.
Im
Betrieb bei Sperrspannung oder Blockierspannung befinden sich die
beschriebenen drei gestaffelten Metallisierungen von der Anode
Die
Herstellung der Geometrien der
In
Für die konforme
Abbildung ist es von Vorteil, die Ätzrate der Isolatorschicht
In
gleicher Weise erfolgt die Herstellung der Struktur von
Ausgangspunkt
in
Vor
Aufbringen der Isolatorschicht
Das
Verhältnis
der Neigungen am oberen Ende der jeweiligen Krümmungsbereiche der Resistreste
Zur
Verdeutlichung des oberen Endes des Krümmungsbereiches KB, also des Übergangsbereiches
zwischen Krümmungsbereich
und Sockelbereich, ist in
An
Ein
zweites Detail ist an der
Der
Isolator
Im
Beispiel der
Ein
sperrfähiges
Halbleiterbauelement ist ein IGBT, Thyristor, GTO oder Diode, insbes.
Schottkydiode. Im Randbereich einer Anoden-Metallisierung (
Ein
weitgehend stetiger, Extremwerte vermeidender Feldlinienverlauf
entsteht zwischen den beiden Metallisierungen (
Claims (14)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19881806A DE19881806B4 (en) | 1997-11-24 | 1998-11-23 | Blockable semiconductor device having insulator profile between anode and cathode metallizations |
DE19881806D DE19881806D2 (en) | 1997-11-24 | 1998-11-23 | Optimized edge termination of semiconductor components |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752020.0 | 1997-11-24 | ||
DE19752020 | 1997-11-24 | ||
DE19881806A DE19881806B4 (en) | 1997-11-24 | 1998-11-23 | Blockable semiconductor device having insulator profile between anode and cathode metallizations |
PCT/DE1998/003453 WO1999027582A2 (en) | 1997-11-24 | 1998-11-23 | Optimized border of semiconductor components |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19881806B4 true DE19881806B4 (en) | 2006-02-23 |
Family
ID=35722376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19881806A Expired - Fee Related DE19881806B4 (en) | 1997-11-24 | 1998-11-23 | Blockable semiconductor device having insulator profile between anode and cathode metallizations |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19881806B4 (en) |
-
1998
- 1998-11-23 DE DE19881806A patent/DE19881806B4/en not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
IEEE Trans. El. Dev. Vol. 35, N. 5, 1988, S. 684- 688 * |
Solid State Electronics Vol. 39, No. 3, 1996 S. 323-328 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009038731B4 (en) | Semiconductor component with charge carrier compensation structure and method for manufacturing a semiconductor component | |
DE60125784T2 (en) | TRACK MOSFET STRUCTURE WITH LOW GATE CHARGE | |
DE19913375B4 (en) | Method for producing a MOS transistor structure | |
DE102006047489B4 (en) | Semiconductor device | |
DE112011104322T5 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
DE102010036501A1 (en) | Semiconductor device with a potential-free semiconductor zone | |
DE102005004355B4 (en) | Semiconductor device and method for its production | |
DE112016003510T5 (en) | SEMICONDUCTOR PROTECTION AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
AT505176A2 (en) | Trench plate termination for power devices | |
DE19653615A1 (en) | Power semiconductor device fabricating method | |
EP1155458A1 (en) | Field effect transistor arrangement with a trench gate electrode and an additional highly doped layer in the body region | |
DE102012219644A1 (en) | Semiconductor device | |
DE112010005271T5 (en) | Semiconductor devices | |
DE102013217225A1 (en) | Semiconductor component with a passivation layer and method for its production | |
DE112011104631T5 (en) | Semiconductor device | |
DE102004057791B4 (en) | Trench transistor and method for its production | |
DE19908809B4 (en) | Method for producing a MOS transistor structure with adjustable threshold voltage | |
DE112010001315T5 (en) | LDMOS with self-aligned vertical LDD and back drain | |
DE112012001587T5 (en) | Semiconductor device and method for producing the same | |
DE102018126026A1 (en) | ACCUMULATION-IMPROVED BIPOLAR TRANSISTOR WITH ISOLATED GATE ELECTRODE (ACCUMULATION ENHANCED INSULATED GATE BIPOLAR TRANSISTOR, AEGT) AND METHOD OF USE THEREOF | |
DE112006001280B4 (en) | Semiconductor device and method for its production | |
DE1464395A1 (en) | Field effect transistor | |
EP1036418A2 (en) | Optimized border of semiconductor components | |
DE10203820B4 (en) | Semiconductor component and method for its production | |
DE69531127T2 (en) | Semiconductor device and method for its production |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |