DE19845073A1 - Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors - Google Patents

Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors

Info

Publication number
DE19845073A1
DE19845073A1 DE19845073A DE19845073A DE19845073A1 DE 19845073 A1 DE19845073 A1 DE 19845073A1 DE 19845073 A DE19845073 A DE 19845073A DE 19845073 A DE19845073 A DE 19845073A DE 19845073 A1 DE19845073 A1 DE 19845073A1
Authority
DE
Germany
Prior art keywords
evaluation
boxes
order
des
protection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19845073A
Other languages
English (en)
Other versions
DE19845073C2 (de
Inventor
Joachim Velten
Holger Sedlak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19845073A priority Critical patent/DE19845073C2/de
Publication of DE19845073A1 publication Critical patent/DE19845073A1/de
Application granted granted Critical
Publication of DE19845073C2 publication Critical patent/DE19845073C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors, wobei die Reihenfolge der Auswertung der S-Boxen in jeder DES-Runde zufallsabhängig verändert wird. Zusätzlich können einige oder alle S-Boxen doppelt ausgewertet werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Absiche­ rung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors.
Das DES-Verfahren (DES = Data Encryption Standard) wurde be­ reits in der Mitte der 70er Jahre entwickelt und ist heute weit verbreitet zur Absicherung von Daten, beispielsweise bei der elektronischen Überweisung von Geldbeträgen. Der DES- Standard ist als ANSI X3.92 standardisiert.
Das DES-Verfahren funktioniert folgendermaßen:
Die zu verschlüsselnden Daten werden in Blöcke von 64 Bit zerlegt. Jeder Block wird separat verschlüsselt, indem ein ebenfalls aus 64 Bit bestehender Schlüssel verwendet wird. Dazu wird der Block gemäß einer vorgegebenen Verfahrensweise permutiert, und dann in eine linke und eine rechte Hälfte ge­ teilt. Es erfolgen dann 16 Durchgänge einer identischen Ope­ ration (genannt Funktion F) in der die Daten mit dem Schlüs­ sel kombiniert werden. Nach der 16. Runde werden die Daten wieder zu einem einzelnen 64-Bit-Block zusammengesetzt und dann ein letztes Mal permutiert, wobei diese zweite Permuta­ tion die inverse Operation zu der ersten darstellt.
In den einzelnen Runden wird jedes 8. Bit des DES-Schlüssels ignoriert, so daß die verbleibenden 56 Bit zur Verschlüsse­ lung herangezogen werden. Dabei werden diese 56 Bit in jeder der 16 Runden abhängig von der Runde um ein oder zwei Bit nach links verschoben. Daraus werden dann jeweils 48 Bit für die Funktion F ausgewählt. Zuerst werden dann die rechten 32 Bit durch eine Expansionspermutation auf 48 Bit expandiert, sodann mit den 48 ausgewählten Bits des Schlüssels durch eine Ausschließlich-Oder-Operation (XOR) verknüpft. Diese 48 neuen Bit werden in 6-Bit-Gruppen zerlegt und durch 8 "Substitu­ tion-Boxes" oder S-Boxen geschickt, die aus den 6-Bit 4-Bit- Gruppen erzeugen. Der Abschluß der Funktion F ist die Permu­ tation der 32 so erhaltenen Bits. Der Ausgangswert der Funk­ tion F wird dann mit der linken Hälfte der 64 Bit durch eine weitere XOR-Operation verknüpft. Das Ergebnis dieser Operati­ on wird die neue rechte Hälfte und die alte rechte Hälfte wird die neue linke Hälfte.
Der Vorteil von DES liegt darin, daß die Entschlüsselung mit genau dem selben Verfahren erfolgen kann, und lediglich die 48-Bit-Schlüssel jeder Runde in umgekehrter Reihenfolge wie bei der Verschlüsselung verwendet werden müssen.
Zur Zeit seiner Entwicklung hielt man dieses Verschlüsse­ lungsverfahren für praktisch nicht zu knacken, da damals sol­ che Verschlüsselungsverfahren nur auf Großrechnern ablaufen konnten. Heutzutage stellt sich aber das Problem, daß auch intelligente Chipkarten, d. h. Chipkarten mit Prozessor, sol­ che Verschlüsselungsverfahren verwenden sollen. Bei einer Chipkarte besteht jedoch die Möglichkeit, jeweils den zeitli­ chen Verlauf der Stromaufnahme der Karte, der im wesentlichen der Stromaufnahme des auf der Karte montierten Prozessors entspricht, zu messen, während die Karte eine Verschlüsse­ lungsoperation durchführt.
Hierbei kann nun einfach die Stromaufnahme während des Arbei­ tens des Prozessors auf der Karte gemessen werden. Dies nennt sich "Simple Power Analysis (SPA)". Es ist jedoch relativ einfach, Chipkarten zu bauen, die gegen die Simple Power Ana­ lysis widerstandsfähig sind.
Es ist jedoch auch möglich, nicht einen Verschlüsselungsvor­ gang wie bei der SPA zu beobachten, sondern eine Serie von Verschlüsselungsvorgängen mit dem gleichen Schlüssel. Es las­ sen sich dann durch Überlagerung der einzelnen zeitlichen Ab­ läufe der Stromaufnahme und durch statistische Auswertung dieser Messungen, Rückschlüsse über den verwendeten Schlüssel ziehen.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Ermitt­ lung der Schlüssel auch bei Beobachtung der Stromaufnahme des Prozessors und auch unter Verwendung von "Differential Power Analysis" erheblich zu erschweren oder ganz zu verhindern.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Reihenfolge der Auswertung der S-Boxen verändert wird.
Besonders bevorzugt ist es dabei, die Reihenfolge der Auswer­ tung der S-Boxen in jeder DES-Runde zu verändern.
Dabei ist es besonders günstig, die Reihenfolge der Auswer­ tung der S-Boxen jeweils durch einen Zufallsgenerator zu steuern.
Eine weitere Absicherung gegen statistische Analysen kann da­ durch erfolgen, daß zusätzlich einige oder alle S-Boxen dop­ pelt ausgewertet werden, wobei auch hier die Reihenfolge der doppelten Auswertungen nochmals verändert werden kann.
Eine noch weiter gehende Entkopplung zwischen der Stromauf­ nahme des Prozessors und den verwendeten Schlüsseln kann da­ durch erzielt werden, daß zusätzlich noch zufällig verteilte Prozessorwartezyklen zwischen die einzelnen S-Box-Auswertun­ gen eingeschoben werden.
Im folgenden wird die Erfindung anhand eines Ausführungsbei­ spiels näher erläutert. Es zeigen:
Fig. 1 den Verlauf der Stromaufnahme bei einem Programmablauf gem. dem Stand der Technik; und
Fig. 2 den Verlauf der Stromaufnahme bei der erfindungsgemä­ ßen Lösung.
Die bekannten DES (Data Encryption Standard) Softwarereali­ sierungen auf Chipkarten (ICC) lassen sich mittels der "Dif­ ferential Power Analysis" (DPA) angreifen.
DPA nutzt jede Daten bzw. Adressabhängigkeit der ICC-Strom­ aufnahme aus. Bestimmte Operationen lassen sich in der ICC bzw. deren Microcode derart optimieren, daß keine Datenabhän­ gigkeit in der Stromaufnahme zu erkennen ist. Dies ist z. B. bei der Klasse der Bitbefehle gelungen, d. h. nach der Portie­ rung eines Standard DES-Programms auf eine derartige TCC ist nur noch ein DPA-Peak in den Stromprofilen nachweisbar. Die­ ser Peak wird von der S-Box Auswertung in der 15. Runde des DES-Algorithmus hervorgerufen (gleiches gilt jedoch auch für den Angriff auf die ersten DES Runden).
Hierbei wird aus jeweils 6 Bit der Expansionsabbildung E ein 4 Bit Ergebnis abgeleitet, welches nach entsprechender Wei­ terverarbeitung als Eingangsdatum für die letzte DES Runde dient.
Diese Auswertung wird üblicherweise mittels im ROM bzw. EEPROM abgelegten Tabellen durchgeführt. Die Erkennbarkeit im Stromprofil rührt daher, daß je nach dem, auf welches Tabel­ lenelement zugegriffen werden soll, entsprechende, stromin­ tensive Änderungen auf dem Adressbus der CPU vorgenommen wer­ den müssen. Derzeit sind gegen diesen Effekt keine einsetzba­ ren Hardwaremaßnahmen bekannt.
Die gute Erkennbarkeit dieses in Fig. 1 dargestellten DPA- Peaks rührt daher, daß die Auswertung der S-Boxen immer in dem selben zeitlichen Raster und der selben Reihenfolge vor­ genommen wird.
Zur Verschleierung dieses DPA-Peaks wird erfindungsgemäß das folgende Verfahren vorgeschlagen:
Die Reihenfolge der Auswertung der S-Boxen wird durch einen Zufallsgenerator gesteuert. Das heißt, die ursprüngliche Aus­ wertungsreihenfolge s1, s2, s3, s4, s5, s6, s7, s8 wird z. B. bei einer DES-Runde in die Folge s2, s3, s1, s6, s7, s5, s4, s8 umgesetzt. Bei der nächsten DES-Runde wird z. B. die Aus­ wertung in der Reihenfolge s1, s6, s4, s8, s2, s3, s7, s5 vorgenommen. Zusätzlich kann ggf. eine doppelte Auswertung von S-Boxen vorgenommen werden, z. B. also s1, s6, s4, s8, s2, s3, s7, s1, s4, s5. Hierdurch kann eine zusätzliche zeitliche Verjitterung der DES-Ausführung erreicht werden.
Da bei der DPA eine große Anzahl von Messungen benötigt wird, erhält man erfindungsgemäß das in Fig. 2 dargestellte Strom­ profil (wobei die Fläche unter den Peaks in beiden Fällen we­ gen der Statistik wohl gleich ist).
Durch diese Maßnahme wird ein großer Peak in mehrere kleine Peaks aufgeteilt. Hierdurch wird der Aufwand für den Angrei­ fer höher:
  • - mehr Messungen sind notwendig, um eine eindeutige Erkenn­ barkeit zu gewährleisten, wegen des nun schlechteren Si­ gnal/Rauschverhältnisses;
  • - durch das Einschalten des Random Wait State Generators wird der Aufwand für den Angreifer nochmals gesteigert.
Die Darstellung dieser kleinen Peaks in Fig. 2 ist nämlich nur möglich, wenn
  • - die erfindungsgemäß randomisierte S-Box Auswertung immer im selben Zeitraster vorgenommen wird und
  • - der Angreifer geeignete Verfahren hat, um die erste S-Box Auswertung als Startpunkt für seine Auswertung zu erkennen.
Diese Punkte lassen sich durch geeignete Software- und Hard­ waremaßnahmen weiter erschweren:
  • - zeitliche Verjitterung der DES-Ausführung
  • - Random Wait State Generator
  • - Current Scrambling Engine.

Claims (5)

1. Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors, dadurch gekennzeichnet, daß die Reihenfolge der Auswertung der S-Boxen verändert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Reihenfolge der Auswertung der S-Boxen in jeder DES-Runde verändert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Reihenfolge der Auswertung der S-Boxen jeweils durch ei­ nen Zufallsgenerator gesteuert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zusätzlich einige oder alle S-Boxen doppelt ausgewertet wer­ den, wobei auch hier die Reihenfolge der doppelten Auswertun­ gen nochmals verändert werden kann.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zusätzlich noch zufällig verteilte Prozessorwartezyklen (random wait states) zwischen die einzelnen S-Box- Auswertungen eingeschoben werden.
DE19845073A 1998-09-30 1998-09-30 Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors Expired - Fee Related DE19845073C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19845073A DE19845073C2 (de) 1998-09-30 1998-09-30 Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19845073A DE19845073C2 (de) 1998-09-30 1998-09-30 Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors

Publications (2)

Publication Number Publication Date
DE19845073A1 true DE19845073A1 (de) 2000-04-06
DE19845073C2 DE19845073C2 (de) 2001-08-30

Family

ID=7882951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19845073A Expired - Fee Related DE19845073C2 (de) 1998-09-30 1998-09-30 Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors

Country Status (1)

Country Link
DE (1) DE19845073C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2869174A1 (fr) * 2004-04-19 2005-10-21 Infineon Technologies Ag Procede et dispositif pour determiner un resultat
WO2006067665A1 (en) * 2004-12-20 2006-06-29 Philips Intellectual Property & Standards Gmbh Data processing device and method for operating such data processing device
US7254718B2 (en) * 2001-03-06 2007-08-07 Hitachi, Ltd. Tamper-resistant processing method
GB2447795B (en) * 2004-06-08 2009-03-18 Hrl Lab Llc Cryptographic architecture with instruction masking and other techniques for thwarting differential power analysis

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796837A (en) * 1995-12-26 1998-08-18 Electronics And Telecommunications Research Institute Apparatus and method for generating a secure substitution-box immune to cryptanalyses

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778074A (en) * 1995-06-29 1998-07-07 Teledyne Industries, Inc. Methods for generating variable S-boxes from arbitrary keys of arbitrary length including methods which allow rapid key changes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796837A (en) * 1995-12-26 1998-08-18 Electronics And Telecommunications Research Institute Apparatus and method for generating a secure substitution-box immune to cryptanalyses

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254718B2 (en) * 2001-03-06 2007-08-07 Hitachi, Ltd. Tamper-resistant processing method
FR2869174A1 (fr) * 2004-04-19 2005-10-21 Infineon Technologies Ag Procede et dispositif pour determiner un resultat
DE102004018874B4 (de) * 2004-04-19 2009-08-06 Infineon Technologies Ag Verfahren und Vorrichtung zum Bestimmen eines Ergebnisses
GB2447795B (en) * 2004-06-08 2009-03-18 Hrl Lab Llc Cryptographic architecture with instruction masking and other techniques for thwarting differential power analysis
US7949883B2 (en) 2004-06-08 2011-05-24 Hrl Laboratories, Llc Cryptographic CPU architecture with random instruction masking to thwart differential power analysis
US8065532B2 (en) 2004-06-08 2011-11-22 Hrl Laboratories, Llc Cryptographic architecture with random instruction masking to thwart differential power analysis
US8095993B2 (en) 2004-06-08 2012-01-10 Hrl Laboratories, Llc Cryptographic architecture with instruction masking and other techniques for thwarting differential power analysis
US8296577B2 (en) 2004-06-08 2012-10-23 Hrl Laboratories, Llc Cryptographic bus architecture for the prevention of differential power analysis
WO2006067665A1 (en) * 2004-12-20 2006-06-29 Philips Intellectual Property & Standards Gmbh Data processing device and method for operating such data processing device

Also Published As

Publication number Publication date
DE19845073C2 (de) 2001-08-30

Similar Documents

Publication Publication Date Title
DE102011088502B3 (de) Verfahren und Vorrichtung zur Absicherung von Blockchiffren gegen Template-Attacken
DE69936024T2 (de) Vorrichtung zur Verschlüsselung/Entschlüsselung
EP3218893B1 (de) Gehärtete white box implementierung
DE60217260T2 (de) Datenverarbeitungs- und Verschlüsselungseinheit
DE60223337T3 (de) Verfahren zur gesicherten verschlüsselung und baustein zur ausführung eines solchen verschlüsselungsverfahrens
DE60207818T2 (de) Gesichertes Verfahren zur kryptographischen Berechnung mit Geheimschlüssel und Bauteil, das ein solches Verfahren anwendet
DE19820422A1 (de) Verfahren zur Authentisierung einer Chipkarte innerhalb eines Nachrichtenübertragungs-Netzwerks
DE102005056814A1 (de) Kryptografiesystem und Datenverschlüsselungsverfahren
EP0012974B1 (de) Verfahren zur Chiffrierung von Datenblöcken einer vorgegebenen Länge
DE69932740T2 (de) Verfahren und vorrichtung zur kryptographischen datenverarbeitung
DE102008010789B4 (de) Verfahren zur zugriffs- und kommunikationsbezogenen Zufallsver- und Entschlüsselung von Daten
DE69729297T2 (de) Verschlüsselungsvorrichtung für binärkodierte nachrichten
DE102013205542A1 (de) Vorrichtung und Verfahren zur Verarbeitung von Daten
DE102004042826A1 (de) Verfahren und Vorrichtung zur Datenverschlüsselung
DE102014207296A1 (de) Vorrichtung und Verfahren zur Verarbeitung von Daten
DE69826778T2 (de) Vorrichtungen zum Verschlüsseln und Entschlüsseln einer Schlüsselwiedergewinnungsbedingung
DE19845073C2 (de) Verfahren zur Absicherung der DES-Verschlüsselung gegen Ausspähung der Schlüssel durch Analyse der Stromaufnahme des Prozessors
DE60022840T2 (de) Verfahren zum sichern einer oder mehrerer elektronischer baugruppen, unter zuhilfenahme eines privatschlüssel-krypto-algorithmus, sowie elektronische baugruppe
DE60022974T2 (de) Vorrichtung zur Ausführung eines Blockverschlüsselungsalgorithmus mit Wiederholungsrunden
DE60213327T2 (de) Auf einem Blockverschlüsselungsalgorithmus mit Rundenwiederholung basiertes Verfahren und Vorrichtung zur Ausführung des Verfahrens
EP3369205B1 (de) Alternative darstellung des krypto-algorithmus des
DE10352680A1 (de) Verschlüsselungsvorrichtung und Verschlüsselungsverfahren
DE60034944T2 (de) Gegenmassnahmeverfahren in einer geheimen und dynamischen Verschlüsselungsalgorithmus ausführenden elektronischen Schaltung
EP0173647B1 (de) Chiffrier/Dechiffrierverfahren
DE19921633A1 (de) Verfahren zur Implementierung kryptographischer Algorithmen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee