DE19818298C1 - Super low-ohmic vertical MOSFET - Google Patents
Super low-ohmic vertical MOSFETInfo
- Publication number
- DE19818298C1 DE19818298C1 DE19818298A DE19818298A DE19818298C1 DE 19818298 C1 DE19818298 C1 DE 19818298C1 DE 19818298 A DE19818298 A DE 19818298A DE 19818298 A DE19818298 A DE 19818298A DE 19818298 C1 DE19818298 C1 DE 19818298C1
- Authority
- DE
- Germany
- Prior art keywords
- zones
- columnar
- areas
- ion implantation
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000002800 charge carrier Substances 0.000 claims description 3
- 230000000306 recurrent effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- -1 boron ions Chemical class 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft einen superniederohmigen vertikalen MOSFET (SUNFET), bei dem Source und Gate auf einer Oberfläche eines Halbleiterkörpers und Drain auf der zur ei nen Oberfläche gegenüberliegenden Oberfläche des Halbleiter körpers vorgesehen sind und bei dem im Halbleiterkörper in einer Driftzone säulenartige, in der Richtung von der einen zur gegenüberliegenden Oberfläche verlaufende Zonen unter schiedlichen Leitungstyps vorgesehen sind. Ebenso bezieht sich die Erfindung auf ein Verfahren zum Herstellen eines solchen superniederohmigen vertikalen MOSFETs.The present invention relates to a super low impedance vertical MOSFET (SUNFET), with the source and gate in one Surface of a semiconductor body and drain on the egg NEN surface opposite surface of the semiconductor body are provided and in which in the semiconductor body a columnar drift zone, in the direction of one Zones below to the opposite surface different line types are provided. Likewise relates The invention relates to a method for producing a such super low impedance vertical MOSFETs.
Aus der DE 43 09 764 C2 ist ein Leistungs-MOSFET mit einem Halbleiterkörper mit einer Innenzone vom ersten Leitungstyp und vorgegebener Dotierungskonzentration, mit mindestens ei ner an die Innenzone und an eine erste Oberfläche des Halb leiterkörpers angrenzenden Basiszone vom zweiten Leitungstyp, in die jeweils mindestens eine Sourcezone eingebettet ist, und mit mindestens einer an eine der Oberflächen des Halblei terkörpers angrenzenden Drainzone bekannt. Dieser Leistungs- MOSFET hat in der Innenzone innerhalb der sich die Sperrspan nung aufspannenden Raumladungszone zusätzliche Zonen des zweiten Leitungstyps und mindestens eine zwischen diesen zu sätzlichen Zonen liegende, höhere als die Innenzone dotierte zusätzliche Zone vom ersten Leitungstyp. Die Dotierungshöhe der zusätzlichen Zone und die Abstände der zusätzlichen Zonen des zweiten Leitungstyps voneinander sind derart gewählt, daß ihre Ladungsträger bei angelegter Sperrspannung ausgeräumt sind. DE 43 09 764 C2 describes a power MOSFET with a Semiconductor body with an inner zone of the first conductivity type and predetermined doping concentration, with at least ei ner to the inner zone and to a first surface of the half base zone of the second conduction type, in which at least one source zone is embedded, and with at least one on one of the surfaces of the semi-lead the adjacent drainage zone. This performance MOSFET has in the inner zone within which the blocking chip additional space of the space charge zone second line type and at least one between them additional zones, higher than the inner zone additional zone of the first line type. The level of funding the additional zone and the distances of the additional zones of the second conduction type from one another are chosen such that cleared their load carriers when reverse voltage is applied are.
Weiterhin ist aus der US 5 216 275 ein Halbleiter-Leistungs bauelement bekannt, bei dem im Halbleiterkörper zwischen Source und Gate einerseits und Drain andererseits - ähnlich wie bei dem Leistungs-MOSFET der DE 43 09 764 C2 - säulenar tige Halbleiterbereiche abwechselnd unterschiedlichen Lei tungstyps vorgesehen sind, die dafür sorgen, daß das Halblei terbauelement, das an sich für hohe Sperrspannungen geeignet ist, im Durchlaßzustand einen niedrigen Bahnwiderstand hat.Furthermore, a semiconductor power is from US 5 216 275 Component known, in which between in the semiconductor body Source and gate on the one hand and drain on the other - similar as with the power MOSFET of DE 43 09 764 C2 - columnar current semiconductor areas alternately different Lei tion type are provided, which ensure that the semi-lead terbauelement, which is suitable for high blocking voltages has a low sheet resistance in the on state.
Ausgehend von dem genannten Stand der Technik ist es Aufgabe der vorliegenden Erfindung, einen vertikalen MOSFET zu schaf fen, der sich durch einen besonders niedrigen Einschaltwider stand auszeichnet und dabei einfach herstellbar ist außerdem soll ein Verfahren zum Herstellen eines solchen supernieder ohmigen vertikalen MOSFETs geschaffen werden.Based on the prior art mentioned, it is a task of the present invention to provide a vertical MOSFET fen, which is characterized by a particularly low switch-on resistance stands out and is also easy to manufacture is said to be a method of making such a super low ohmic vertical MOSFETs are created.
Diese Aufgabe wird bei einem superniederohmigen vertikalen MOSFET der eingangs genannten Art erfindungsgemäß dadurch ge löst, daß die Driftzone mehrere sich im wesentlichen senk recht zu den säulenartigen Zonen erstreckende Bereiche ab wechselnd entgegengesetzten Leitungstyps aufweist, die über die im gegenseitigen Abstand zueinander angeordneten säu lenartigen Zonen kontaktiert sind.This task is done with a super low impedance vertical MOSFET of the type mentioned ge according to the invention triggers that the drift zone substantially descends areas extending right to the columnar zones alternating opposite line type, which over the mutually spaced sow len-like zones are contacted.
Bei dem erfindungsgemäßen superniederohmigen vertikalen MOS- FET sind also im Unterschied zu obigem Stand der Technik die säulenartigen Zonen voneinander beabstandet angeordnet, und außerdem weist die Driftzone Bereiche abwechselnd entgegenge setzten Leitungstyps auf. Auf diese Weise wird der Bahnwider stand beispielsweise eines durch eine n-leitende säulenartige Zone fließenden Stromes erheblich reduziert, da dieser Strom sich auch ohne weiteres in die n-leitenden Bereiche ausbrei ten kann, sooft die entsprechende Zone einen solchen Bereich kreuzt. Gleiches gilt für die Stromführung in den säulenarti gen p-leitenden Bereichen. In the case of the super-low-resistance vertical MOS In contrast to the above prior art, FETs are columnar zones spaced from each other, and in addition, the drift zone alternately points areas set line type. In this way, the railroad is opposed For example, one stood by an n-type columnar Zone flowing current is significantly reduced because of this current spread easily into the n-type areas as often as the corresponding zone has such an area crosses. The same applies to the current flow in the column articles gen-conducting areas.
Ein Verfahren zum Herstellen des erfindungsgemäßen supernie derohmigen vertikalen MOSFETs zeichnet sich dadurch aus, daß nach epitaktischer Abscheidung einer Halbleiterschicht diese zunächst durch eine erste Ionenimplantation dotiert wird, und daß dann im Gebiet der gewünschten säulenartigen Zonen eine zweite Ionenimplantation mit einer im Vergleich zur ersten Ionenimplantation höheren Dosis entsprechend dem Leitungstyp der einzelnen Zonen vorgenommen wird, bevor die nächste epi taktische Abscheidung einer Schicht erfolgt. Auf diese Weise bilden die durch die zweite Ionenimplantation vorgenommenen Dotierungen nacheinander die säulenartigen Zonen, so daß die se praktisch zusammen mit den Halbleiterbereichen nach jeder Epitaxie weiter wachsen. Selbstverständlich sind dabei die zweiten Ionenimplantationen so vorzunehmen, daß beispielswei se p-leitende Gebiete einer höher gelegenen epitaktischen Schicht über p-leitenden Gebieten einer niedrigeren epitakti schen Schicht erzeugt werden.A method for producing the supernie according to the invention The ohmic vertical MOSFETs are characterized in that after epitaxial deposition of a semiconductor layer is first doped by a first ion implantation, and that then in the area of the desired columnar zones second ion implantation with one compared to the first Ionic implantation higher dose according to the conduction type of each zone before the next epi tactical deposition of a layer takes place. In this way form those made by the second ion implantation Doping successively the columnar zones, so that the practically together with the semiconductor areas after each Epitaxy continues to grow. Of course there are make second ion implantations so that, for example se p-type regions of a higher epitaxial Layer over p-type areas of a lower epitakti layer.
Die Flächendotierung in den säulenartigen Zonen und in den sich senkrecht zu diesen erstreckenden Bereichen sollte unter 1012 Ladungsträger cm-2 liegen, um zuverlässig einen Quer durchbruch zu vermeiden, bevor die säulenartigen Zonen und die Bereiche bei Anlegung einer Sperrspannung vollständig bzw. wenigstens nahezu von Ladungsträgern ausgeräumt sind.The area doping in the columnar zones and in the areas extending perpendicularly to these should be less than 10 12 charge carriers cm -2 in order to reliably avoid a transverse breakthrough before the columnar zones and the areas are completely or at least almost at the application of a reverse voltage Load carriers are cleared.
Es ist selbstverständlich auch möglich, gegebenenfalls mehre re säulenartige Zonen zu kombinieren, also beispielsweise säulenartige Zonen mit unterschiedlichen Querschnitten vorzu sehen, oder die Schichtdicken der Halbleiterbereiche verän dern. Mit anderen Worten, für die säulenartigen Zonen und die senkrecht zu diesen verlaufenden Bereiche abwechselnd unter schiedlichen Leitungstyps sind praktisch beliebige Geometrien möglich. It is of course also possible, if necessary, several re to combine columnar zones, for example columnar zones with different cross sections see, or change the layer thicknesses of the semiconductor regions other. In other words, for the columnar zones and the perpendicular to these areas alternately below Different cable types are practically any geometries possible.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:The invention will be described in more detail below with reference to the drawings explained. Show it:
Fig. 1 eine Schnittdarstellung mit dem prinzipiellen Aufbau eines SUNFETs und Fig. 1 is a sectional view with the basic structure of a SUNFET and
Fig. 2 eine Darstellung zur Erläuterung des erfin dungsgemäßen Verfahrens zur Herstellung des SUNFETs. Fig. 2 is an illustration for explaining the inventive method for manufacturing the SUNFET.
Fig. 1 zeigt ein n-leitendes Halbleitersubstrat 1 aus Silizi um, das mit einer Drainelektrode 2 aus beispielsweise Alumi nium kontaktiert ist, an der eine Spannung +U liegt. Auf dem Halbleitersubstrat 1 befinden sich Halbleiterschichten 3, 4 aus Silizium, die einen abwechselnd entgegengesetzten Lei tungstyp haben. Das heißt, die Halbleiterschichten 3 sind p- dotiert, während die Halbleiterschichten 4 n-dotiert sind. Diese Halbleiterschichten 3, 4 sind zur besseren Übersicht lichkeit nicht schraffiert dargestellt. Fig. 1 shows an n-type semiconductor substrate 1 made of silicon, which is contacted with a drain electrode 2 made of aluminum, for example, at which a voltage + U is present. On the semiconductor substrate 1 there are semiconductor layers 3 , 4 made of silicon, which have an alternating opposite line type. That is, the semiconductor layers 3 are p-doped, while the semiconductor layers 4 are n-doped. These semiconductor layers 3 , 4 are not shown hatched for clarity.
In der obersten Halbleiterschicht 3 sind Sourcezonen 8 einge bettet, die aus einem p-leitenden Gebiet 5 und einem n-lei tenden Gebiet 6 bestehen. Diese Sourcezonen 8 sind durch eine Metallisierung 7 kontaktiert, die durch eine Isolierschicht 9 aus beispielsweise Siliziumdioxid von Gateelektroden 10 aus dotiertem polykristallinem Silizium isoliert ist.In the uppermost semiconductor layer 3 , source zones 8 are embedded, which consist of a p-type region 5 and an n-type region 6 . These source zones 8 are contacted by a metallization 7 , which is insulated by an insulating layer 9 made of, for example, silicon dioxide from gate electrodes 10 made of doped polycrystalline silicon.
Zwischen den beiden Oberseiten der so gestalteten Struktur, also zwischen der Oberseite mit der Source-Metallisierung 7 und den Gateelektroden 10 einerseits und der Oberseite mit der Drainelektrode 2 andererseits erstrecken sich Zonen 11, 12 praktisch senkrecht zu der Ausdehnung der Bereiche 3, 4 durch diese hindurch. Dabei sind die Zonen 11 im wesentlichen unterhalb der Sourcezonen 8 vorgesehen, während die Zonen 12 im Gebiet zwischen den Zonen 11 liegen. Die Zonen 11, 12 sind alle im wesentlichen säulenförmig gestaltet, so daß sie die einzelnen Bereiche 3, 4 kontaktieren. Das heißt, die n-lei tenden Zonen 12 kontaktieren die n-leitenden Bereiche 4, wäh rend die p-leitenden Zonen 11 die p-leitenden Bereiche 3 kon taktieren. Insgesamt wird dadurch für einen niedrigen Ein schaltwiderstand gesorgt, da beispielsweise ein Strom In, der beim Einschalten von der Drainelektrode 2 aus zu fließen be ginnt, durch die Zonen 12 fließt und sich dabei seitlich in die Bereiche 4 ausdehnen kann, sooft die Zone 12 diese Berei che 4 kreuzt. Entsprechendes gilt auch für einen durch die Zonen 11 fließenden Strom Ip.Zones 11 , 12 extend practically perpendicular to the extent of the regions 3 , 4 between the two upper sides of the structure designed in this way, that is to say between the upper side with the source metallization 7 and the gate electrodes 10 on the one hand and the upper side with the drain electrode 2 on the other hand through it. The zones 11 are provided essentially below the source zones 8 , while the zones 12 lie in the area between the zones 11 . The zones 11 , 12 are all essentially columnar, so that they contact the individual areas 3 , 4 . That is, the n-type zones 12 contact the n-type regions 4 , while the p-type zones 11 contact the p-type regions 3 . Overall, this ensures a low on-resistance, since, for example, a current I n that begins to flow when the drain electrode 2 is switched on, flows through the zones 12 and can expand laterally into the regions 4 as often as the zone 12 this area crosses 4 . The same applies to a current I p flowing through the zones 11 .
Die Flächendotierung in den Bereichen 3, 4 bzw. in den Zonen 11, 12 sollte nicht 1012 Ladungsträger cm-3 überschreiten, um zuverlässig einen Querdurchbruch zu vermeiden, bevor diese einzelnen Bereiche 3, 4 bzw. Zonen 11, 12 vollständig oder wenigstens nahezu von Ladungsträgern ausgeräumt sind. Als Do tierstoff für die Bereiche 3 bzw. die Zonen 11 kann bei spielsweise Bor verwendet werden, während ein geeigneter Do tierstoff für die Bereiche 4 bzw. die Zonen 12 Phosphor ist.The surface doping in areas 3 , 4 or in zones 11 , 12 should not exceed 10 12 charge carriers cm -3 in order to reliably avoid a transverse breakthrough before these individual areas 3 , 4 or zones 11 , 12 completely or at least almost are cleared of load carriers. For example, boron can be used as the animal substance for the regions 3 or the zones 11 , while a suitable animal substance for the regions 4 or the zones 12 is phosphorus.
Fig. 2 veranschaulicht, wie die Struktur mit den Bereichen 3, 4 bzw. den Zonen 11, 12 des Ausführungsbeispiels von Fig. 1 auf einfache Weise hergestellt werden kann: FIG. 2 illustrates how the structure with the areas 3 , 4 or the zones 11 , 12 of the exemplary embodiment from FIG. 1 can be produced in a simple manner:
Auf das Halbleitersubstrat 1 aus Silizium wird zunächst eine erste epitaktische Schicht 13 aufgebracht, in deren Oberflä che 14 durch Ionenimplantation Borionen eingebracht werden. Durch eine zweite Ionenimplantation werden in einem Gebiet 15 ebenfalls durch Ionenimplantation beispielsweise Phosphor ionen mit einer Dosis eingebracht, die wesentlich höher ist als die Dosis der Bor-Ionenimplantation über der gesamten Oberfläche der epitaktischen Schicht 13. Anschließend wird eine weitere epitaktische Schicht 16 aufgebracht, in deren Oberfläche 17 wiederum durch Ionenimplantation zunächst Phos phorionen eingebracht werden. In einem Gebiet 18 werden Bor ionen mit wesentlich höherer Dosis als die Ionenimplantation in der Oberfläche 17 eingebracht.On the semiconductor substrate 1 made of silicon, a first epitaxial layer 13 is first applied, in the surface 14 of which boron ions are introduced by ion implantation. By means of a second ion implantation, phosphorus ions, for example, are introduced into a region 15 by ion implantation at a dose which is substantially higher than the dose of the boron ion implantation over the entire surface of the epitaxial layer 13 . A further epitaxial layer 16 is then applied, in the surface 17 of which phosphorus ions are introduced by ion implantation. In an area 18 , boron ions with a much higher dose than the ion implantation are introduced into the surface 17 .
Es schließen sich sodann weitere Epitaxien und Ionenimplanta tionen in der bisher erläuterten Weise an, so daß in Fig. 2 hierfür auch die gleichen Bezugszeichen verwendet sind.There then follow further epitaxies and ion implantations in the manner previously explained, so that the same reference numerals are used in FIG. 2 for this purpose.
Durch Ausdiffusion aus den Oberflächen-Implantationen von Bor bzw. Phosphor bilden sich so die Bereiche 3, 4, während die Ausdiffusion aus den Gebieten 15 die Zonen 12 und die Ausdif fusion aus den Gebieten 18 die Zonen 11 liefert.Areas 3 , 4 are formed by diffusion from the surface implantations of boron or phosphorus, while outdiffusion from areas 15 provides zones 12 and diffusion from areas 18 provides zones 11 .
Auf diese Weise kann mittels einzelner Epitaxien und Implan tationen ohne größeren zusätzlichen Aufwand die Struktur mit den Halbleiterbereichen 3, 4 und den Zonen 11, 12 vom jeweils entgegengesetzten Leitungstyp geschaffen werden.In this way, the structure with the semiconductor regions 3 , 4 and the zones 11 , 12 of the opposite type of conduction can be created by means of individual epitaxies and implantations without major additional effort.
Bei dem erfindungsgemäßen Verfahren wird also nach jeder Ab scheidung einer epitaktischen Schicht ganzflächig n-Dotier stoff oder p-Dotierstoff implantiert, um die Bereiche 3, 4 zu erzeugen, und außerdem wird p+-Dotierstoff bzw. n+-Dotier stoff maskiert implantiert, um daraus säulenartige Zonen 11, 12 zu bilden. In the method according to the invention, after each deposition of an epitaxial layer, n-dopant or p-dopant is implanted over the entire area in order to produce the regions 3 , 4 , and p + -dopant or n + -dopant is also implanted in a masked manner, to form columnar zones 11 , 12 therefrom.
11
Halbleitersubstrat
Semiconductor substrate
22nd
Drainelektrode
Drain electrode
33rd
p-dotierte Halbleiterschicht
p-doped semiconductor layer
44th
n-dotierte Halbleiterschicht
n-doped semiconductor layer
55
p-leitendes Gebiet
p-type area
66
n-leitendes Gebiet
n-type area
77
Metallisierung
Metallization
88th
Sourcezone
Source zone
99
Isolierschicht
Insulating layer
1010th
Gateelektrode
Gate electrode
1111
Zone
Zone
1212th
Zone
Zone
1313
epitaktische Schicht
epitaxial layer
1414
Oberfläche
surface
1515
Gebiet
Territory
1616
epitaktische Schicht
epitaxial layer
1717th
Oberfläche
surface
1818th
Gebiet
In Territory
I n
Strom
Ip electricity
I p
Strom
electricity
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19818298A DE19818298C1 (en) | 1998-04-23 | 1998-04-23 | Super low-ohmic vertical MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19818298A DE19818298C1 (en) | 1998-04-23 | 1998-04-23 | Super low-ohmic vertical MOSFET |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19818298C1 true DE19818298C1 (en) | 1999-06-24 |
Family
ID=7865646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19818298A Expired - Fee Related DE19818298C1 (en) | 1998-04-23 | 1998-04-23 | Super low-ohmic vertical MOSFET |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19818298C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069682A2 (en) * | 2000-03-15 | 2001-09-20 | Infineon Technologies Ag | Vertical high-voltage semiconductor component |
| CN110137245A (en) * | 2019-04-30 | 2019-08-16 | 上海功成半导体科技有限公司 | Super junction device structure and preparation method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4309764C2 (en) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Power MOSFET |
-
1998
- 1998-04-23 DE DE19818298A patent/DE19818298C1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4309764C2 (en) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Power MOSFET |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069682A2 (en) * | 2000-03-15 | 2001-09-20 | Infineon Technologies Ag | Vertical high-voltage semiconductor component |
| DE10012610A1 (en) * | 2000-03-15 | 2001-09-27 | Infineon Technologies Ag | Vertical high voltage semiconductor device |
| WO2001069682A3 (en) * | 2000-03-15 | 2002-08-08 | Infineon Technologies Ag | Vertical high-voltage semiconductor component |
| DE10012610C2 (en) * | 2000-03-15 | 2003-06-18 | Infineon Technologies Ag | Vertical high-voltage semiconductor component |
| US6765262B2 (en) | 2000-03-15 | 2004-07-20 | Infineon Technologies Ag | Vertical high-voltage semiconductor component |
| CN110137245A (en) * | 2019-04-30 | 2019-08-16 | 上海功成半导体科技有限公司 | Super junction device structure and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10303335B4 (en) | Semiconductor device | |
| DE19954351B4 (en) | Semiconductor device | |
| EP1051756B1 (en) | Mos field effect transistor with an auxiliary electrode | |
| DE102014112810B4 (en) | A super junction semiconductor device and method of making the same | |
| DE102008023349B4 (en) | Semiconductor device | |
| DE102006047489B9 (en) | Semiconductor device | |
| DE10052149A1 (en) | Semiconductor component, e.g. MOSFET comprises a layer of alternating conductivity consisting of vertically extending first zones of a first conductivity and vertically extending second zones of a second conductivity | |
| DE4110369C2 (en) | MOS semiconductor device | |
| WO2000014807A1 (en) | High-voltage semiconductor component | |
| DE19954352A1 (en) | Semiconductor component, e.g. MOSFET, IGBT or bipolar transistor or diode; has super zone junction (SJ) and drift layer as pn-parallel layer conductive at ON state and depleted at OFF state | |
| DE69629017T2 (en) | LATERAL THIN FILM SOI ARRANGEMENTS WITH A GRADED FIELD OXIDE AND LINEAR DOPING PROFILE | |
| DE60222094T2 (en) | SEMICONDUCTOR COMPONENTS AND ITS PERIPHERAL CONNECTION | |
| DE69937101T2 (en) | LATERAL THIN FILM SILICON ON INSULATOR (SOI) ARRANGEMENT WITH SEVERAL AREAS IN DRIFT FIELD | |
| DE10229146A1 (en) | Lateral superjunction semiconductor device | |
| DE19922187A1 (en) | Low ohmic VDMOS semiconductor element has a region of different conducting type than the base in the base of a trench | |
| DE19816448C1 (en) | Universal semiconductor wafer for high-voltage semiconductor components, their manufacturing process and their use | |
| EP1027735B1 (en) | Silicon carbide junction field effect transistor | |
| DE19923466B4 (en) | Junction-isolated lateral MOSFET for high / low-side switches | |
| DE10145045A1 (en) | Integrated circuit with a deep well area and associated method | |
| DE10100802C1 (en) | Semiconductor component with high avalanche strength and its manufacturing process | |
| DE102006002438A1 (en) | Semiconductor device and method for its production | |
| WO2000049662A1 (en) | Igbt with pn insulation | |
| DE19818298C1 (en) | Super low-ohmic vertical MOSFET | |
| DE19958234C2 (en) | Arrangement of an area for electrical isolation of first active cells from second active cells | |
| DE102007044209A1 (en) | Compensation element e.g. planar transistor, has compensation zones arranged in direction transverse to current flow direction offset to zones in adjacent section in current flow direction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |