DE19817760B4

DE19817760B4 - AT command receiving circuit

Info

Publication number: DE19817760B4
Application number: DE1998117760
Authority: DE
Inventors: Masayuki Hamamatsu Chiba
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1997-04-21
Filing date: 1998-04-21
Publication date: 2007-08-02
Anticipated expiration: 2018-04-22
Also published as: JPH10294772A; JP3329229B2; DE19817760A1

Abstract

AT-Befehlsempfangsschaltung, die aufweist:
eine asynchrone Empfangsvorrichtung (2), die Eingabedaten durch eine asynchrone Datenübertragungsmethode empfängt, welche einen AT-Befehl aufweisen, wobei dieser AT-Befehl eine Vielzahl von Zeichen hat, welches jedes ein Startbit hat;
eine Geschwindigkeitserkennungsvorrichtung (3), welche eine Empfangsgeschwindigkeit der Eingabedaten erkennt, basierend auf einer Zeitdauer eines Startbits eines ersten Zeichens der Eingabedaten;
eine Taktversorgungsvorrichtung (5), die einen Empfangstakt erzeugt, basierend auf der durch die Geschwindigkeitserkennungsvorrichtung erkannten Empfangsgeschwindigkeit und die den Empfangstakt der asynchronen Empfangsvorrichtung zuführt; und
eine Eingangssteuerungsvorrichtung (1), die einen Teil der Eingabedaten beginnend von einem Startbit eines zweiten Zeichens der Eingabedaten, das dem ersten Zeichen folgt, als Eingabedaten zur asynchronen Empfangsvorrichtung (2) wirksam macht, basierend auf der durch die Geschwindigkeitserkennungsvorrichtung erkannten Empfangsgeschwindigkeit und die diesen Teil der Eingabedaten der asynchronen Empfangsvorrichtung zuführt.AT command receiving circuit, comprising:
an asynchronous receiving device (2) receiving input data through an asynchronous data transmission method having an AT command, said AT command having a plurality of characters each having a start bit;
a speed detection device (3) which detects a reception speed of the input data based on a time duration of a start bit of a first character of the input data;
a clock supply device (5) that generates a reception clock based on the reception speed detected by the speed detection device and that supplies the reception clock to the asynchronous reception device; and
an input control device (1) that activates a part of the input data starting from a start bit of a second character of the input data following the first character as input data to the asynchronous receiving device (2) based on the reception speed detected by the speed detecting device and the part thereof feeds the input data to the asynchronous receiving device.

Description

Hintergrund der Erfindungbackground the invention

Gebiet der ErfindungField of the invention

Diese Erfindung bezieht sich auf eine AT-Befehlsempfangsschaltung, welche AT-Befehle empfängt, welche von Datenendgeräten oder Terminals an eine Datenübertragungs- oder Kommunikationssteuereinheit, wie ein Modem oder Signalumsetzer und ein Terminaladapter oder Endgeräteanpassung, über die asynchrone Datenübertragungsmethode oder den Asynchronbetrieb übertragen werden und im besonderen auf einen AT-Befehlsempfangsschaltung, welche die Empfangsgeschwindigkeit eines AT-Befehls ermittelt, basierend auf einem Startbit des AT-Befehls, um dadurch den Empfangsbetrieb für den AT-Befehl zu verrichten.These The invention relates to an AT command receiving circuit which Receives AT commands, which of data terminals or terminals to a data transmission or communication control unit, such as a modem or signal converter and a terminal adapter or terminal adapter over which asynchronous data transfer method or transmit the asynchronous operation and in particular to an AT command receiving circuit, which determines the reception speed of an AT command based on a start bit of the AT command, thereby the receiving operation for the AT command.

Stand der Technikwas standing of the technique

In einer Datenübertragungssteuereinheit, wie ein Modem oder ein Terminaladapter, wird, sobald ein AT-Befehl über die asynchrone Kommunikationsmethode von einer Datenendgeräteinheit, wie zum Beispiel einen Computer, empfangen wird, die Grenzen eines Zeichens des AT-Befehls ermittelt, indem ein Startbit dem Start des Zeichens und ein Stoppbit dem Ende desselben hinzugefügt wird. AT-Befehle werden gewöhnlich mit einem asynchronen Empfangs/Übertragungsschaltung, auch als UART bezeichnet (Universal Asynchronous Receiver/Transmitter) empfangen, welche in der Kommunikationssteuereinheit vorgesehen ist. Die Empfangsgeschwindigkeit eines AT-Befehls hängt im allgemeinen von der Übertragungsgeschwindigkeit der Datenendgeräteinheit ab und daher muß die Kommunikationssteuereinheit einen Geschwindigkeitseinstellprozeß durchführen, nachdem mit dem Empfang eines AT-Befehls durch den UART begonnen wurde. Der Geschwindigkeitseinstellprozeß wird mit einer CPU der Kommunikationssteureinheit durchgeführt, indem die Zeitdauer des Startbits ST, das den ersten Zeichen des AT-Befehls zugefügt ist, gemessen wird.In a data transfer control unit, such as A modem or a terminal adapter will, as soon as an AT command over the asynchronous communication method from a terminal unit, such as a computer, is receiving the limitations of one The AT command is determined by adding a start bit to the start of the character and a stop bit is added to the end of it. AT commands become ordinary with an asynchronous receive / transmit circuit, also called UART (Universal Asynchronous Receiver / Transmitter) received, which provided in the communication control unit is. The reception speed of an AT command generally depends from the transmission speed the terminal unit and therefore the must Communication Control Unit perform a speed setting process after started receiving an AT command from the UART. Of the Speed setting process is with a CPU of the communication unit performed by the duration of the start bit ST, which is the first character of the AT command added is, is measured.

In der herkömmlichen Kommunikationsteuereinheit wird, sobald Daten von einer externen Datenendgeräteinheit eingegeben werden, der Betrieb der CPU unterbrochen und die Übertragungsgeschwindigkeit der empfangenen Daten wird ermittelt, indem ein Aufruf eines I/O-Anschlusses der Datenübertragungssteuereinheit durch die CPU durchgeführt wird. Basierend auf der ermittelten Übertragungsgeschwindigkeit wird die Empfangsgeschwindigkeit des AT-Befehls durch den UART gesetzt und zugleich wird der UART durch die CPU aktiviert, um dadurch den AT-Befehl zu empfangen. Um die Grenzen eines Zeichens korrekt durch den UART zu erkennen, ist es nicht nur nötig, die Empfangsgeschwindigkeit des AT-Befehls korrekt zu setzen, sondern auch korrekt das Startbit des ersten Zeichens durch den UART zu erkennen. Der Grund hierfür ist, daß sobald ein Datenstück eines Bits, das nicht das Startbit ist, fälschlicherweise als Daten des Startbits erkannt werden, alle Datenstücke, die diesem Datenstück des anderen Bits folgen, als Daten von Zeichen erkannt werden, die nicht die entsprechenden richtigen Zeichen sind. Um eine solche fehlerhafte Erkennung zu vermeiden, muß, sobald die CPU die Empfangsgeschwindigkeit der Eingabedaten ermittelt, beruhend auf der Zeitdauer des Startbits des ersten Zeichens, die CPU die Einstellung der Empfangsgeschwindigkeit der Eingabedaten durch den UART prompt abschließen. Zu diesem Zweck ist ein Puffer in dem UART vorgesehen, um eine ausreichend lange Zeit für die Durchführung des Einstellprozesses vorzusehen.In the conventional one Communication control unit will, as soon as data from an external Data terminal unit the operation of the CPU is interrupted and the transmission speed The received data is determined by a call to an I / O port the data transfer control unit performed by the CPU becomes. Based on the determined transmission speed The receive rate of the AT command is set by the UART and at the same time the UART is activated by the CPU, thereby the AT command to receive. To correct the boundaries of a character To recognize the UART, it is not only necessary, the reception speed of the AT command correctly, but also correctly the start bit to recognize the first character by the UART. The reason for this is that as soon as a piece of data of a bit that is not the start bit, erroneously as the data of the Start bits are detected, all pieces of data that this piece of data of the other Bits follow as data is recognized by characters that are not corresponding correct characters are. To such a faulty To avoid detection, as soon as the CPU determines the reception speed of the input data, based on the duration of the start bit of the first character, the CPU the setting of the reception speed of the input data promptly complete through the UART. For this purpose, a buffer is provided in the UART to provide sufficient long time for the implementation to provide the setting process.

In den letzten Jahren jedoch hat sich die Übertragungsgeschwindigkeit der Terminals im allgemeinen stark erhöht und daher beansprucht die konventionelle Übertragungs geschwindigkeitseinstellmethode durch die CPU eine zu lange Prozeßzeit für diese angestiegene Übertragungsgeschwindigkeit. Zum Beispiel ist die Übertragungsgeschwindigkeit im allgemeinen von 9600 bps auf 230,4 kbps angestiegen. Um mit dieser angestiegenen Übertragungsgeschwindigkeit zurecht zu kommen, muß der Geschwindigkeitseinstellprozeß mit einer Geschwindigkeit durchgeführt werden, die 24-mal so hoch ist wie die konventionelle Geschwindigkeit. Daraus resultiert, daß der Geschwindigkeitseinstellprozeß nicht innerhalb einer Zeitdauer beendet werden kann, in der das Startbit des ersten Zeichens empfangen wird, und daher kann der UART die Grenzen des Zeichens falsch einschätzen, was in einer Deformation der reproduzierten Zeichen resultieren kann.In In recent years, however, the transmission speed has changed the terminals generally greatly increased and therefore claimed the conventional transmission speed adjustment method by the CPU too long a process time for this increased transmission speed. To the Example is the transmission speed generally increased from 9600 bps to 230.4 kbps. To deal with this increased transmission speed to get along, the must Speed setting process with a speed performed which is 24 times higher than the conventional speed. As a result, the Speed setting process not within a period of time in which the start bit of the first Character is received, and therefore the UART can limit the limits of Misjudge the character, which results in a deformation of the reproduced characters can.

US 5 072 407 A offenbart einen asynchronen Empfänger/Sender, eine Datenraten-Detektierschaltung (Mikroprozessor), einen Datenraten-Taktgenerator, und ein Gatter. Jedoch ist eine "Eingabesteuereinrichtung", wie sie in Anspruch 1 definiert ist, durch diese Druckschrift weder offenbart noch nahegelegt. US 5 072 407 A discloses an asynchronous receiver / transmitter, a data rate detection circuit (microprocessor), a data rate clock generator, and a gate. However, an "input control device" as defined in claim 1 is neither disclosed nor suggested by this reference.

US 5 222 081 A offenbart einen AT-Befehlsempfänger und lehrt, eine Datenkommunikationsrate schnell einzustellen durch Detektieren und Bestimmen des ersten Zeichens A oder a und des zweiten Zeichens T oder t. Jedoch lehrt diese Druckschrift lediglich, das erste Zeichen A oder a und das zweite Zeichen T oder t zu detektieren und zu bestimmen. Die Druckschrift umfasst keinen Hinweis auf das von der vorliegenden Erfindung zu lösende Problem, nämlich dass die Einstellung der Empfangsgeschwindigkeit der UART nicht innerhalb der Zeitperiode beendet werden kann, während der das Start-Bit des ersten Zeichens empfangen wird. US 5 222 081 A discloses an AT command receiver and teaches to quickly set a data communication rate by detecting and determining the first character A or a and the second character T or t. However, this document merely teaches to detect and determine the first character A or a and the second character T or t. The document does not indicate the problem to be solved by the present invention, namely that the setting of the reception speed of the UART can not be completed within the period of time during which the start bit of the first character is received.

Zusammenfassung der ErfindungSummary the invention

Es ist das Ziel der Erfindung, einen AT-Befehlsempfangsschaltung zu schaffen, welche in der Lage ist, immer genau AT-Befehle zu empfangen, unabhängig von der Empfangsgeschwindigkeit der eingegebenen AT-Befehlsdaten.It the object of the invention is to provide an AT command reception circuit which is able to always receive exactly AT commands, independently from the reception speed of the input AT command data.

Um vorgenanntes Ziel zu erreichen, wird entsprechend eines ersten Aspekts der Erfindung eine AT-Befehlsempfangsschaltung vorgesehen, welche eine asynchrone Empfangsvorrichtung aufweist, die Eingabedaten durch eine asynchrone Datenübertragungsmethode empfängt, welche einen AT-Befehl aufweisen, wobei der AT-Befehl eine Vielzahl von Zeichen hat, welches jedes ein Startbit hat. Ferner weist sie eine Geschwindigkeitserkennungs- oder Detektionsvorrichtung auf, welche die Empfangsgeschwindigkeit der Eingabedaten ermittelt, basierend auf einer Zeitdauer eines Startbits eines ersten Zeichens der Eingabedaten. Ferner weist sie eine Taktversorgungsvorrichtung auf, welche einen Empfangstakt erzeugt, basierend auf der Empfangsgeschwindigkeit, die mit der Geschwindigkeitserkennungsvorrichtung ermittelt wurde, wobei der Empfangstakt der asynchronen Empfangsvorrichtung zugeführt wird. Ferner weist sie eine Eingabesteuervorrichtung auf, die einen Teil der Eingabedaten, beginnend von einem Startbit eines zweiten Zeichens der Eingabedaten, welches den ersten Zeichen folgt, gültig oder wirksam macht als Eingabedaten für die asynchrone Empfangsvorrichtung, beruhend auf der durch die Geschwindigkeitserkennungsvorrichtung ermittelten Empfangsgeschwindigkeit, und die diesen Teil der Eingabedaten in die asynchrone Empfangsvorrichtung eingibt.Around To achieve the above object, according to a first aspect the invention provides an AT command receiving circuit, which a Asynchronous receiving device, the input data through an asynchronous data transfer method receives which have an AT command, the AT command having a plurality of characters each having a start bit. Furthermore, she points a speed detection or detection device, which determines the reception speed of the input data based on a period of a start bit of a first character of the input data. Furthermore, it has a clock supply device, which has a Receive clock generated based on the receive rate, which was determined with the speed-recognition device, wherein the receiving clock is supplied to the asynchronous receiving device. Furthermore, it has an input control device which is a part the input data, starting from a start bit of a second character the input data following the first character is valid or takes effect as input data for the asynchronous receiving device based on that detected by the speed detecting device Receiving speed, and this part of the input data in enters the asynchronous receiving device.

Entsprechend der vorliegenden Erfindung kann, trotzdem das erste Zeichen der Eingabedaten nicht in die asynchrone Empfangsvorrichtung eingegeben werden kann, der Teil der Eingabedaten beginnend von dem Startbit des zweiten Zeichens richtig in die asynchrone Empfangsvorrichtung eingegeben werden. Indem die Eingabe des ersten Zeichens an die asynchrone Empfangseinheit ausgelassen wird, kann die asynchrone Empfangseinheit den Teil der Eingabedaten beginnend vom zweiten Zeichen ohne eine Fehlinterpretation der Grenzen der Zeichen genau empfangen. Des weiteren kann ein Zeitintervall vom Zeitpunkt, an dem das Startbit des ersten Zeichens empfangen wird, zum Zeitpunkt, an dem das Startbit des zweiten Zeichens empfangen wird, für die Durchführung eines Einstellprozesses der Empfangsgeschwindigkeit der Eingabedaten usw. verwendet werden, um genügend Zeit für die Durchführung des Einstellprozesses vorzusehen usw. Demgemäß können AT-Befehle, die von einem Terminal zugeführt werden, genau empfangen werden.Corresponding The present invention may, nevertheless, the first character of the Input data is not input to the asynchronous receiving device can be the part of the input data starting from the start bit of the second character properly into the asynchronous receiving device be entered. By entering the first character to the Asynchronous receive unit is omitted, the asynchronous Receiving unit the part of the input data starting from the second Characters without a misinterpretation of the boundaries of the characters exactly receive. Furthermore, a time interval from the time at the start bit of the first character is received at the time where the start bit of the second character is received, for performing a Setting process of reception speed of input data, etc. be used enough time for the implementation of the setting process, etc. Accordingly, AT commands issued by a terminal supplied will be received exactly.

Bevorzugterweise umfaßt der AT-Befehlsempfangsschaltung des weiteren eine Erste-Zeichen-Empfangsvorrichtung, welche getrennt von der asynchronen Empfangsvorrichtung vorgesehen ist, um das erste Zeichen der Eingabedaten zu empfangen.preferably, comprises the AT command receiving circuit further comprises a first character receiving device, which is provided separately from the asynchronous receiving device is to receive the first character of the input data.

Die Erste-Zeichen-Empfangsvorrichtung erkennt nur, ob das erste Zeichen ein "A" oder "a" ist und kann daher leicht durch ein einfaches Schieberegister oder einen Vergleichsschaltkreis gebildet werden. Demgemäß können Nachteile eliminiert werden, die auf einer Fehlinterpretation des ersten Zeichens beruhen, wie eine inkorrekt ermittelte Empfangsgeschwindigkeit und eine ungenaue Paritätsinformation.The First-character receiving device only recognizes if the first character An "A" or "a" is and therefore can easily be replaced by a simple shift register or a comparison circuit formed become. Accordingly, disadvantages can be eliminated based on a misinterpretation of the first character, such as an incorrectly determined reception speed and an inaccurate one Parity information.

Des weiteren gibt die Geschwindigkeitdetektionsvorrichtung ein Erkennungs- oder Detektionssignal, welches bezeichnend für die ermittelte Empfangsgeschwindigkeit der Eingabedaten ist, zusammen mit der ermittelten Empfangsgeschwindigkeit aus, wobei die Eingabesteuervorrichtung einen zweiten Teil der Eingabedaten für einen Zeitintervall maskiert, während dem das erste Zeichen empfangen wird, was durch eine Eingabezeitsteuerung oder -taktung des von der Geschwindigkeitserkennungsvorrichtung ausgegebenen Erkennungssignals und dem Empfangstakt bestimmt wird, der von der Taktversorgungsvorrichtung zugeführt wird, und wobei der maskierte zweite Teil der Eingabedaten der asynchronen Empfangsvorrichtung zugeführt wird.Of Furthermore, the speed detection device gives a recognition or detection signal indicative of the detected reception speed of the input data, together with the detected reception speed, wherein the input control device includes a second part of the input data for one Time interval masked while the first character is received, which is by an input timing control or -taktung of the speed detection device output detection signal and the receive clock is determined which is supplied from the clock supply device, and wherein the masked second part of the input data of the asynchronous receiving device supplied becomes.

Vorteilhafterweise erzeugt die Taktversorgungsvorrichtung einen Empfangstakt mit einer Frequenz, die der ermittelten Empfangsgeschwindigkeit nach der Bestimmung der Empfangsgeschwindigkeit der Eingabedaten, wie sie mit der Geschwindigkeitserkennungsvorrichtung ermittelt wurde, entspricht.advantageously, The clock supply device generates a receive clock with a clock Frequency, the determined reception speed after the determination the reception speed of the input data, as with the speed detection device was determined corresponds.

Alternativ dazu beginnt die Geschwindigkeitserkennungsvorrichtung in Abhängigkeit vom Startbit des ersten Zeichens zu zählen, um einen Zählwert auszugeben, während die Tatkversorgungsvorrichtung Takte erzeugt, wobei fortwährend die Frequenz der Takte erhöht wird, entsprechend dem Zählwert der Geschwindigkeitserkennungsvorrichtung. Die Taktversorgungsvorrichtung erzeugt dadurch einen Emp fangstakt mit einer Frequenz, die der ermittelten Empfangsgeschwindigkeit nach Abschluß der Erkennung der Empfangsgeschwindigkeit der Eingabedaten durch die Geschwindigkeitserkennungsvorrichtung entspricht. Entsprechend der vorliegenden Ausführung kann die Empfangsgeschwindigkeit ohne die Verwendung von Software eingestellt werden. Des weiteren kann, da der Maskierungsblock 1 in der Vorstufe zum UART 2 vorgesehen ist, der UART 2 in einen Zustand versetzt werden, so daß Daten zu jeder Zeit empfangen werden können. Daraus folgt, daß AT-Befehle mit hohen Geschwindigkeiten empfangen werden können.Alternatively, the speed detection device starts to count in response to the start bit of the first character to output a count while the power supply device is generating clocks, and the frequency of the clocks is continuously increased in accordance with the count of the speed detection device. The clock supply device thereby generates a reception clock at a frequency corresponding to the detected reception speed upon completion of detection of the reception speed of the input data by the speed detection device. According to the present embodiment, the reception speed can be adjusted without the use of software. Furthermore, since the masking block 1 in the preliminary stage to the UART 2 is provided, the UART 2 be put in a state so that data can be received at any time. It follows that AT commands with high Ge speeds can be received.

Entsprechend der Erfindung kann der Einstellprozeß der Empfangsgeschwindigkeit ohne die Verwendung von Software durchgeführt werden. Daraus folgt, daß AT-Befehle mit hohen Geschwindigkeiten empfangen werden können.Corresponding The invention can provide the setting process of the reception speed without the use of software. It follows that AT commands can be received at high speeds.

Des weiteren funktioniert die asynchrone Empfangsvorrichtung, die in der AT-Befehlsempfangsschaltung entsprechend der vorliegenden Erfindung verwendet wird, in identischer Weise zu der herkömmlichen asynchronen Empfangsvorrichtung, mit der Ausnahme, daß sie nicht das erste Zeichen empfängt. Daraus folgt, daß die asynchrone Empfangsvorrichtung ausgeführt werden kann, indem nur einfache Hardware der konventionellen Vorrichtung zugefügt wird, was den Vorteil hat, daß die konventionelle asynchrone Empfangsvorrichtung direkt verwendbar ist als asynchrone Empfangsvorrichtung in der vorliegenden Erfindung.Of Further, the asynchronous receiving device operating in the AT command receiving circuit according to the present invention is used, identical to the conventional asynchronous receiving device, with the exception that they does not receive the first character. It follows that the Asynchronous receiving device can be executed by only simple Hardware is added to the conventional device, which has the advantage that the Conventional asynchronous receiving device directly usable is as an asynchronous receiving device in the present invention.

Entsprechend eines zweiten Aspekts der Erfindung wird ein AT-Befehlempfangsverfahren vorgeschlagen, welches folgende Schritte aufweist:
einen asynchronen Empfangsschritt des Empfangs von Eingabedaten, welche einen AT-Befehl durch eine asynchrone Datenübertragungsmethode aufweisen, wobei der AT-Befehl ei ne Vielzahl von Zeichen hat, welches jedes ein Startbit hat;
einen Geschwindigkeitserkennungsschritt der Ermittlung einer Empfangsgeschwindigkeit der Eingabedaten basierend auf der Zeitdauer eines Startbits eines ersten Zeichens der Eingabedaten und der Ausgabe der ermittelten Geschwindigkeit und eines Erkennungssignals bezeichnend für die Empfangsgeschwindigkeit der Eingabedaten, welche ermittelt wurde;
einen Taktversorgungsschritt der Erzeugung eines Empfangstakts, basierend auf der durch den Geschwindigkeitserkennungschritt ermittelten Empfangsgeschwindigkeit und des Zuführens des Empfangstakts an den asynchronen Empfangsschritt; und
einen Eingabesteuerungsschritt der Erzeugung eines Teils der Eingabedaten beginnend von einem Startbit eines zweiten Zeichens der Eingabedaten, das dem ersten Zeichen folgt, zur Verwertung als Eingabedaten für den asynchronen Empfangsschritt, basierend auf der ermittelten Empfangsgeschwindigkeit und dem Erkennungssignalausgangs vom Geschwindigkeitserkennungsschritt und der Eingabe dieses Teils der Eingabedaten in den asynchronen Empfangsschritt.According to a second aspect of the invention, there is provided an AT command receiving method comprising the steps of:
an asynchronous receiving step of receiving input data having an AT command by an asynchronous data transmission method, the AT command having a plurality of characters each having a start bit;
a speed detecting step of detecting a reception speed of the input data based on the duration of a start bit of a first character of the input data and the output of the detected speed and a detection signal indicative of the reception speed of the input data which has been detected;
a clock supplying step of generating a receiving clock based on the receiving speed detected by the speed detecting step and supplying the receiving clock to the asynchronous receiving step; and
an input control step of generating a part of the input data starting from a start bit of a second character of the input data following the first character for use as input data for the asynchronous reception step based on the detected reception speed and the detection signal output from the speed detection step and inputting that part of the input data in the asynchronous receive step.

Die Erfindung sowie weitere Vorteile und Einzelheiten derselben werden nachfolgend anhand von Zeichnungen im einzelnen erläutert.The Invention as well as other advantages and details thereof explained in detail below with reference to drawings.

Kurze Beschreibung der ZeichnungenShort description the drawings

1 ist ein Blockdiagramm, welches die Schaltkreisanordnung einer AT-Befehlsempfangsschaltung entsprechend einer Ausführung der Erfindung zeigt; und 1 Fig. 10 is a block diagram showing the circuit arrangement of an AT command receiving circuit according to an embodiment of the invention; and

2A bis 2F bilden zusammen ein Ablaufdiagramm, welches nützlich zur Erklärung des Betriebs der AT-Befehlsempfangsschaltung ist, wobei: 2A to 2F together form a flowchart useful for explaining the operation of the AT command receiving circuit, wherein:

2A Änderungen in den Eingabedaten zeigt; 2A Changes in the input data shows;

2B eine Änderung in einem Erkennungssignal zeigt, welches durch einen Geschwindigkeitserkennungsblock 3, in 1 gezeigt, erzeugt wird; 2 B shows a change in a detection signal, which is detected by a speed detection block 3 , in 1 shown is generated;

2C eine Änderung in einem Datenempfangsgeschwindigkeitssignal zeigt, welches durch den Geschwindigkeitserkennungsblock ermittelt wird; 2C shows a change in a data reception speed signal detected by the speed detection block;

2D einen Empfangstakt zeigt; 2D shows a reception clock;

2E eine Änderung in einem Maskierungssignal zeigt, welches durch einen Maskierungsblock, der in 1 gezeigt ist, erzeugt wird; und 2E shows a change in a masking signal which is represented by a masking block, which in 1 shown is generated; and

2F Änderungen in einem Signaleingang zu einem UART, wie er in 1 aufgezeigt ist, zeigt. 2F Changes in a signal input to a UART, as shown in 1 is shown, shows.

Detaillierte Beschreibungdetailed description

Die Erfindung wird nun im folgenden im Detail bezugnehmend auf die Zeichnungen, welche eine Ausführung derselben zeigen, beschrieben.The The invention will now be described in more detail below with reference to the drawings, in which which one execution show the same.

Zunächst auf 1 bezugnehmend, ist dort eine Anordnung einer Schaltung einer AT-Befehlsempfangsschaltung entsprechend einer Ausführung der Erfindung dargestellt. Die AT-Befehlsempfangsschaltung wird als Teil einer Datenübertragungssteuereinheit angewandt, wie zum Beispiel ein Modem und ein Terminaladapter, welche zwischen einem Terminal oder einer Datenendgeräteeinheit und einer Datenübertragungsleitung eingebracht ist.First up 1 Referring to Fig. 12, there is shown an arrangement of a circuit of an AT command receiving circuit according to an embodiment of the invention. The AT command receiving circuit is applied as part of a data transfer control unit, such as a modem and a terminal adapter, which is inserted between a terminal or a terminal unit and a data transfer line.

Eingabedaten (AT-Befehlsdaten), welche von dem Terminal zur Datenübertragungssteuereinheit geführt werden, werden in einen Maskierungsblock 1 als Eingabesteuermittel eingegeben. Die Eingabedaten werden ebenfalls einem Geschwindigkeitserkennungsblock 3 und einem Erste-Zeichen-Empfangsblock 4 zugeführt. Der Geschwindigkeitserkennungsblock 3 ermittelt eine Empfangsgeschwindigkeit der Eingabedaten, basierend auf der Zeitdauer eines Startbits des ersten Zeichens der Eingabedaten und er gibt ein Geschwindigkeitssignal bezeichnend für die ermittelte Geschwindigkeit und ein Erkennungssignal bezeichnend für die Tatsache, daß die Geschwindigkeitserkennung gemacht wurde, aus. Das Geschwindigkeitssignal wird dem Taktversorgungsblock 5 zugeführt, welcher wiederum einen Empfangstakt basierend auf dem Geschwindigkeitssignal erzeugt. Der Maskierungsblock 1 maskiert die Eingabedaten für ein Zeitintervall, über das das erste Zeichen empfangen wird, was über die Eingabezeitsteuerung des Erkennungssignals, welches vom Geschwindigkeitserkennungsblock 3 zugeführt wird, und den Empfangstakt, welcher vom Taktversorgungsblock 5 zugeführt wird, betimmt wird. Der Maskierungsblock 1 führt die Eingabedaten mit dem ersten Zeichen entsprechend maskiert einer universalen asynchronen Empfangs/Übermittlungsschaltung (des weiteren als der "UART" bezeichnet) 2 zu. Der Erste-Zeichen-Empfangsblock 4 empfängt das erste Zeichen entsprechend dem Empfangstakt, der vom Taktversorgungsblock 5 zugeführt wird. Das erste Zeichen, das vom Erste-Zeichen-Empfangsblock 4 empfangen wurde, und ein zweites Zeichen und nachfolgende, welche von den UART 2 ausgegeben werden, werden einer CPU, nicht gezeigt, usw. als Unterbrechungs- oder Interruptinformation zugeführt.Input data (AT command data) supplied from the terminal to the data transfer control unit becomes a masking block 1 entered as input control means. The input data also becomes a speed detection block 3 and a first character receive block 4 fed. The speed detection block 3 determines a reception speed of the input data based on the time duration of a start bit of the first character Input data and outputs a speed signal indicative of the detected speed and a detection signal indicative of the fact that the speed detection has been made. The speed signal becomes the clock supply block 5 supplied, which in turn generates a receive clock based on the speed signal. The masking block 1 masks the input data for a time interval over which the first character is received, which is via the input timing of the detection signal provided by the speed detection block 3 is supplied, and the receiving clock, which from the clock supply block 5 is fed, is being considered. The masking block 1 performs the input data with the first character appropriately masked a universal asynchronous receive / transmit circuit (further referred to as the "UART") 2 to. The first character receive block 4 receives the first character according to the receive clock coming from the clock supply block 5 is supplied. The first character of the first character receive block 4 was received, and a second character and subsequent, which of the UART 2 are outputted to a CPU, not shown, etc. as interrupt or interrupt information.

2A bis 2F bilden zusammen ein Ablaufdiagramm, welches nützlich für die Erklärung des Betriebs der AT-Befehlsempfangsschaltung, wie sie zuvor konstruiert wurde, ist. 2A to 2F Together they form a flow chart useful for explaining the operation of the AT command receiving circuit as previously constructed.

Im dargestellten Beispiel haben die Eingabedaten einen ersten AT-Befehl mit einem ersten Zeichen "A" (41h) oder "a" (61h) und ein zweites Zeichen "T" (54h) oder "t" (74h). Sobald der Geschwindigkeitserkennungsblock 3 einen Abfall des Startbits ST, das dem ersten Zeichen "A" oder "a" zugefügt wurde, erkennt, veranlaßt der Block 3 einen Zähler, mit dem er versehen ist, zum Beginn des Zählens.In the example shown, the input data has a first AT command with a first character "A" (41h) or "a" (61h) and a second character "T" (54h) or "t" (74h). Once the speed detection block 3 detects a drop of the start bit ST added to the first character "A" or "a" causes the block 3 a counter with which it is provided, at the beginning of counting.

Nachdem ein Anstieg des Startbits erkannt wird, wird der Zähler zum Anhalten des Zählens veranlaßt und der Block 3 wandelt das Erkennungssignal in einen Hochpegelzustand, um anzuzeigen, daß die Empfangsgeschwindigkeit der Eingabedaten ermittelt wurde. Das Erkennungssignal wird auf dem Hochpegel gehalten, bis der Empfang des AT-Befehls vervollständigt ist. Der Zählwert des Zählers entspricht der ermittelten Empfangsgeschwindigkeit.After an increase of the start bit is detected, the counter is caused to stop counting and the block 3 converts the detection signal to a high level state to indicate that the reception speed of the input data has been detected. The detection signal is kept high until receipt of the AT command is completed. The counter value of the counter corresponds to the determined reception speed.

Der Tatkversorgungsblock 5 erzeugt Takte mit einer Frequenz, die der ermittelten Geschwindigkeit entsprechen, wie durch das Geschwindigkeitssignal nach der Bestimmung der Empfangsgeschwindigkeit der Eingabedaten durch den Geschwindigkeitserkennungsblock 3 angezeigt wird. Alternativ kann der Taktversorgungsblock 5 Takte erzeugen, deren Frequenz fortwährend erhöht wird, entsprechend dem Zählwert des Zählers, wie er in dem Geschwindigkeitserkennungsblock 3 gespeichert ist, so daß nahezu sofort nach dem Beenden der Erkennung der Empfangsgeschwindigkeit der Block 5 einen Empfangstakt mit einer Frequenz erzeugt, die der ermittelten Geschwindigkeit entspricht, die durch das Geschwindigkeitssignal angezeigt wird. Der Empfangstakt hat eine Bitrate beispielsweise 16 bis 32-mal so hoch wie die der Eingabedaten, so daß bestimmt jedes Bit der Eingabedaten erkannt wird. Der vom Taktversorgungsblock 5 erzeugte Empfangstakt wird dem Maskierungsblock 1, dem UART 2 und dem Ersten-Zeichen-Empfangsblock 4 zugeführt.The Tatkversorgungsblock 5 generates clocks having a frequency corresponding to the detected speed, as by the speed signal after determining the reception speed of the input data by the speed detection block 3 is shown. Alternatively, the clock supply block 5 Clocks whose frequency is continuously increased, according to the count of the counter, as in the speed detection block 3 is stored so that almost immediately after the completion of detection of the reception speed of the block 5 generates a reception clock at a frequency corresponding to the detected speed indicated by the speed signal. The receive clock has a bit rate, for example, 16 to 32 times as high as that of the input data, so that every bit of the input data is determined to be detected. The from the clock supply block 5 generated receive clock is the masking block 1 , the UART 2 and the first character receive block 4 fed.

Der Erste-Zeichen-Empfangsblock 4 ist mit einem Schieberegister versehen und speichert das erste Zeichen der Eingabedaten in dem Schieberegister. Spezieller, basierend auf dem Empfangstakt, dessen Frequenz nahezu bestimmt ist nach der Vollendung des Empfangs des Startbits, speichert der Block 4 Datenstücke von einem Bit neben dem Startbit bis zum Stoppbit des ersten Zeichens der Eingabedaten in dem Schieberegister. Dann bestimmt der Block 4, ob oder ob nicht die Datenstücke, die im Schieberegister gespeichert sind, das Zeichen "A" oder "a" bilden, indem er einen Vergleichsschaltkreis oder ähnliches verwendet. Sobald die Datenstücke nicht das Zeichen "A" oder "a" bilden, ist es wahrscheinlich, daß die eigentlich ermittelte Geschwindigkeit fehlerhaft ist und es wird ein Fehlerzeichen als Ergebniszeichen an den Terminal übertragen.The first character receive block 4 is provided with a shift register and stores the first character of the input data in the shift register. More specifically, based on the reception clock whose frequency is almost determined after the completion of receiving the start bit, the block stores 4 Data pieces from one bit next to the start bit to the stop bit of the first character of the input data in the shift register. Then the block determines 4 Whether or not the pieces of data stored in the shift register form the character "A" or "a" by using a comparison circuit or the like. As soon as the data pieces do not form the character "A" or "a", it is probable that the actually determined speed is erroneous and an error character is transmitted as a result character to the terminal.

Andererseits zählt der Maskierungsblock 1 die Empfangtakte nach der Eingabe des Erkennungssignals vom Geschwindigkeitserkennungsblock 3 und erzeugt ein Maskierungssignal, welches auf einen Hochpegelzustand gehalten wird, bis das Stoppbit des Zeichens "A" oder "a" erkannt wurde und welches nach dem Abfall des Startbits des folgenden Zeichens "T" auf einen Tiefpegelzustand fällt. Dies bewirkt, daß nur Eingabedaten vom Startbit des zweiten Zeichens "T" oder "t" und folgende dem UART 2 zugeführt werden. Damit wird verhindert, daß begonnen wird, Datenstücke dem UART 2 von einem Zwischenteil des ersten Zeichens an einzugegeben, und womit eine fehlerhafte Erkennung des ersten Zeichens verhindert wird.On the other hand, the masking block counts 1 the reception clock after input of the detection signal from the speed detection block 3 and generates a masking signal which is held high until the stop bit of the character "A" or "a" is detected and which falls to a low state after the fall of the start bit of the following character "T". This causes only input data from the start bit of the second character "T" or "t" and following the UART 2 be supplied. This prevents data from being started from the UART 2 from an intermediate part of the first character to enter, and thus an erroneous recognition of the first character is prevented.

Entsprechend der vorliegenden Ausführung kann die Empfangsgeschwindigkeit ohne die Verwendung von Software gesetzt werden. Des weiteren kann, da der Maskierungsblock 1 in der Vorstufe zum UART 2 vorgesehen ist, der UART 2 in einem Zustand gesetzt werden, so daß Daten jeder Zeit empfangen werden können. Daraus folgt, daß AT-Befehle mit hohen Geschwindigkeiten empfangen werden können.According to the present embodiment, the reception speed can be set without the use of software. Furthermore, since the masking block 1 in the preliminary stage to the UART 2 is provided, the UART 2 be set in a state so that data can be received at any time. It follows that AT commands can be received at high speeds.

Eine AT-Befehlsempfangsschaltung hat eine asynchrone Empfangsvorrichtung, die Eingabedaten beruhend auf einer asynchronen Datenübertragungsmethode empfängt, welche einen AT-Befehl aufweisen, welcher eine Vielzahl von Zeichen hat. Eine Geschwindigkeitserkennungsvorrichtung ermittelt die Empfangsgeschwindigkeit der Eingabedaten, ba sierend auf einer Zeitdauer eines Startbits eines ersten Zeichens der Eingabedaten. Eine Taktversorgungsvorrichtung erzeugt einen Empfangstakt, basierend auf der ermittelten Empfangsgeschwindigkeit und führt den Empfangstakt einer asynchronen Empfangvorrichtung zu. Eine Eingabesteuerungsvorrichtung weist einen Teil der Eingabedaten beginnend von einem Startbit eines zweiten Zeichens der Eingabedaten folgend dem ersten Zeichen der asynchronen Empfangsvorrichtung als Eingabedaten zu, basierend auf der Empfangsgeschwindigkeit, die durch die Geschwindigkeitserkennungsvorrichtung ermittelt wurde und gibt diesen Teil der Eingabedaten der asynchronen Empfangsvorrichtung ein.An AT command receive circuit has an asynchronous receive device that receives input data based on an asynchronous data transfer receiving method having an AT command having a plurality of characters. A speed detection device determines the reception speed of the input data based on a period of a start bit of a first character of the input data. A clock supply device generates a receive clock based on the detected receive speed and supplies the receive clock to an asynchronous receive device. An input control device allocates a part of the input data starting from a start bit of a second character of the input data following the first character of the asynchronous reception device as input data based on the reception speed determined by the speed detection device and inputs that part of the input data of the asynchronous reception device.

Claims

AT command receiving circuit, comprising: an asynchronous receiving device ( 2 ) receiving input data through an asynchronous data transmission method having an AT command, said AT command having a plurality of characters each having a start bit; a speed detection device ( 3 ) which detects a reception speed of the input data based on a period of a start bit of a first character of the input data; a clock supply device ( 5 ) which generates a reception clock based on the reception speed detected by the speed detection apparatus and which supplies the reception clock to the asynchronous reception apparatus; and an input control device ( 1 ), which input part of the input data starting from a start bit of a second character of the input data following the first character, as input data to the asynchronous receiving device ( 2 ), based on the reception speed detected by the speed detection device, and which supplies that part of the input data to the asynchronous reception device.

AT command receiving circuit according to claim 1, characterized by a first character receiving device ( 4 ) separated from the asynchronous receiving device ( 2 ) and receives the first character of the input data.

AT command receiving circuit according to one of claims 1 or 2, characterized in that the speed detecting device outputs a detection signal indicative that the receiving speed of the input signal has been detected, together with the detected receiving speed, the input control device ( 1 ) masking a second portion of the input data for a time interval during which the first character is received, determined by an input timing of the detection signal output from the velocity detection device and the reception clock supplied from the clock supply device, and wherein the masked one second part of the input data of the asynchronous receiving device ( 2 ) is supplied.

AT command receiving circuit according to one of claims 1 to 3, characterized in that the clock supply device ( 5 ) generates a reception clock at a frequency similar to that received by the speed detection device ( 3 ) detected reception speed after the determination of the reception speed of the input data.

AT command receiving circuit according to one of claims 1 to 4, characterized in that the speed detection device ( 3 ) begins to count in response to the start bit of the first character and generates a count, and that the clock supply device ( 5 ) Generates clocks, wherein the frequency of the clocks is progressively increased according to the count value from the speed detection device ( 3 ), and the clock supply device ( 5 ) generates a reception clock at a frequency similar to that received by the speed detection device ( 3 ) detected reception speed after the determination of the reception speed of the input data.

An AT command receiving method characterized by comprising the steps of: an asynchronous receiving step of receiving input data by an asynchronous data transmission method having an AT command, the AT command having a plurality of characters each having a start bit; a speed detection step of detecting a reception speed of the input data based on a time duration of a start bit of a first character of the input data, and outputting the detected speed and a detection signal indicating that the reception speed of the input data has been recognized; a clock supplying step of generating a receiving clock based on the receiving speed detected during the speed detecting step and supplying the receiving clock to an asynchronous receiving step; and an input control step that activates a part of the input data starting from a start bit of a second character of the input data following the first character as input data in the asynchronous receiving step, and the detected reception speed and the detection signal which is output after the speed detection step and which supplies this part of the input data to the asynchronous reception step.