DE19755009C1 - LED structure is produced with reduced dislocation density and lattice stress - Google Patents

LED structure is produced with reduced dislocation density and lattice stress

Info

Publication number
DE19755009C1
DE19755009C1 DE1997155009 DE19755009A DE19755009C1 DE 19755009 C1 DE19755009 C1 DE 19755009C1 DE 1997155009 DE1997155009 DE 1997155009 DE 19755009 A DE19755009 A DE 19755009A DE 19755009 C1 DE19755009 C1 DE 19755009C1
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
semiconductor
lattice
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997155009
Other languages
German (de)
Inventor
Christian Geng
Helmut Renz
Jochen Gerner
Juergen Off
Ferdinand Scholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Semiconductor GmbH
Original Assignee
Vishay Semiconductor GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay Semiconductor GmbH filed Critical Vishay Semiconductor GmbH
Priority to DE1997155009 priority Critical patent/DE19755009C1/en
Application granted granted Critical
Publication of DE19755009C1 publication Critical patent/DE19755009C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Abstract

An LED structure is produced on lattice-matched AlGaInP layers (3-5) on a GaAs substrate (1) by low temperature MOVPE and then high temperature crystallization of a polycrystalline nucleation layer (6), followed by MOVPE of a window layer (7). The LED structure is produced on lattice-matched AlGaInP layers (3-5) on a GaAs substrate (1) by: (a) MOVPE of a thin polycrystalline semiconductor layer (6) of composition AlxGa1-xP on the uppermost AlGaInP layer (5); (b) high temperature recrystallization of the thin polycrystalline semiconductor layer (6); and (c) MOVPE of a semiconductor layer (7) of composition AlyGa1-yP on the crystalline semiconductor layer (6).

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranord­ nung für Leuchtdioden nach dem Oberbegriff des Patentanspruchs 1, wie es aus der US 5,631,475 bekannt ist.The invention relates to a method for producing a semiconductor arrangement voltage for light emitting diodes according to the preamble of claim 1 as it is known from US 5,631,475.

Halbleiteranordnungen für Leuchtdioden (LEDs), die Halbleiterschichten mit hohem Aluminiumgehalt aufweisen, benötigen eine auf der äußersten Halbleiterschicht der Halbleiteranordnung unmittelbar unterhalb des Vor­ derseitenkontakts aufgebrachte transparente Halbleiterschicht mit großer Schichtdicke, die als "Fensterschicht" eine größeren Bandlücke als die Ener­ gie der emittierten Strahlung aufweist. Diese transparente Halbleiterschicht (Fensterschicht) dient zur Auskopplung der emittierten Strahlung, zur late­ ralen Verteilung des elektrischen Stroms in den Halbleiterschichten (hier­ durch kann der Strom unter dem Vorderseitenkontakt hervorgeführt wer­ den) und zur Passivierung (insbesondere zum Schutz der aluminiumhaltigen Halbleiterschichten gegen Korrosion).Semiconductor arrangements for light emitting diodes (LEDs), the semiconductor layers with have high aluminum content, need one on the outermost Semiconductor layer of the semiconductor arrangement immediately below the front on the side contact applied transparent semiconductor layer with large Layer thickness, which as a "window layer" a larger band gap than the Ener has the emitted radiation. This transparent semiconductor layer (Window layer) serves to decouple the emitted radiation, for late ral distribution of the electrical current in the semiconductor layers (here through the current can be brought out under the front contact den) and for passivation (especially to protect the aluminum-containing Semiconductor layers against corrosion).

Beispielsweise wird bei Halbleiteranordnungen für rot-grüne LEDs mit auf einem GaAs-Substrat aufgebrachten quartenären Halbleiterschichten aus Al­ GaInP (durch Wahl der Komposition der AlGaInP-Halbleiterschichten kann ei­ nerseits eine Gitteranpassung an die Gitterkonstante des GaAs-Substrats er­ folgen und andererseits der Wellenlängenbereich der emittierten Strahlung variiert werden) üblicherweise eine transparente Halbleiterschicht (Fenster­ schicht) aus GaP aufgebracht, da dieser Verbindungshalbleiter im Wellenlän­ genbereich der emittierten Strahlung (in diesem Spektralbereich) transpa­ rent ist und eine gute elektrische Leitfähigkeit besitzt; aus der Literatur­ stelle "Appl. Phys. Lett.", 61 (1992), 1045-1047, ist das Aufbringen einer derar­ tigen Fensterschicht aus GaP auf gitterangepaßte Halbleiterschichten aus AlGaInP bekannt.For example, in semiconductor arrangements for red-green LEDs Quaternary semiconductor layers made of Al applied to a GaAs substrate GaInP (by choosing the composition of the AlGaInP semiconductor layers, ei on the other hand, a lattice match to the lattice constant of the GaAs substrate follow and on the other hand the wavelength range of the emitted radiation are usually varied) a transparent semiconductor layer (window layer) made of GaP because this compound semiconductor is in the wavelength gene range of the emitted radiation (in this spectral range) transpa is rent and has good electrical conductivity; from the literature "Appl. Phys. Lett.", 61 (1992), 1045-1047, the application is one of them window layer made of GaP onto lattice-matched semiconductor layers AlGaInP known.

Probleme beim Aufwachsen einer transparenten Halbleiterschicht (Fenster­ schicht) aus GaP auf eine gitterangepaßte Halbleiterschicht aus AlGaInP ent­ stehen jedoch aufgrund der unterschiedlichen Gitterkonstanten dieser Ver­ bindungshalbleiter (Gitterkonstante von GaP ca. 0.545 nm, Gitterkonstante von AlGaInP ca. 0.565 nm): infolge dieser Gitterfehlanpassung bilden sich Versetzungen im Kristallgitter, die sowohl direkt beim Wachstum der trans­ parenten Halbleiterschicht (Fensterschicht) als auch - bedingt durch die un­ terschiedlichen thermischen Ausdehnungskoeffizienten dieser Verbin­ dungshalbleiter - beim anschließenden Abkühlvorgang zu Verspannungen im Kristallgitter führen; daneben können die Versetzungen die Diffusion von Dotierstoffen hin zur für die Emission der Strahlung verantwortlichen aktiven Halbleiterschicht begünstigen und hierdurch eine Degradation der LED verursachen.Problems growing a transparent semiconductor layer (window layer) made of GaP onto a lattice-matched semiconductor layer made of AlGaInP  are due to the different lattice constants of this Ver bond semiconductor (lattice constant of GaP approx. 0.545 nm, lattice constant of AlGaInP approx. 0.565 nm): as a result of this lattice mismatch Dislocations in the crystal lattice, both directly during the growth of the trans Parent semiconductor layer (window layer) as well - due to the un different coefficients of thermal expansion of this connection semiconductor - in the subsequent cooling process to tension lead in the crystal lattice; besides, the dislocations can diffuse from dopants to those responsible for the emission of radiation favor active semiconductor layer and thereby a degradation of LED cause.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen ei­ ner Halbleiteranordnung für Leuchtdioden gemäß dem Oberbegriff des Pa­ tentanspruchs 1 anzugeben, mit dem eine gitterfehlangepaßte transparen­ te Halbleiterschicht (Fensterschicht) auf eine an ein GaAs-Substrat gitteran­ gepaßte Halbleiterschicht aus AlGaInP verspannungs- und versetzungsarm mit hoher Qualität aufgebracht werden kann.The invention has for its object a method for producing egg ner semiconductor device for light emitting diodes according to the preamble of Pa claim 1 with which a lattice mismatched transparen te semiconductor layer (window layer) onto a GaAs substrate matched semiconductor layer made of AlGaInP with low stress and dislocation can be applied with high quality.

Diese Aufgabe wird gemäß der Erfindung durch die Merkmale im Kennzei­ chen des Patentanspruchs 1 gelöst.This object is achieved according to the invention by the features in the indicator Chen of claim 1 solved.

Vorteilhafte Weiterbildungen des Verfahrens sind Bestandteil der weiteren Patentansprüche.Advantageous further developments of the method are part of the further Claims.

Beim Verfahren zum Herstellen einer Halbleiteranordnung für Leuchtdioden wird nach dem Abscheiden von gitterangepaßten Halbleiterschichten aus AlGaInP auf ein GaAs-Substrat nacheinander in aufeinanderfolgenden Pro­ zeßschritten
In the method for producing a semiconductor arrangement for light-emitting diodes, after the deposition of lattice-matched semiconductor layers made of AlGaInP onto a GaAs substrate, successive process steps are carried out

  • - auf die dem GaAs-Substrat gegenüberliegende oberste Halbleiterschicht aus AlGaInP eine als "Nukleationsschicht" dienende dünne polykristalline Halbleiterschicht mit der Komposition AlxGa1-xP bei einer ersten, niedrigen Prozeßtemperatur (Wachstumstemperatur) sukzessiv in Monolagen abge­ schieden,a thin polycrystalline semiconductor layer with the composition Al x Ga 1-x P serving as a "nucleation layer" and successively deposited in monolayers at the first, low process temperature (growth temperature) onto the uppermost semiconductor layer made of AlGaInP opposite the GaAs substrate,
  • - in einem Ausheilschritt die dünne polykristalline Halbleiterschicht bei ei­ ner zweiten, hohen Prozeßtemperatur (in Analogie zu einem Temperpro­ zeß) auskristallisiert, d. h. die zunächst polykristalline Halbleiterschicht kri­ stallisiert bei der zweiten, hohen Prozeßtemperatur (beim Tempern) in der bereits festen Phase aus; vorzugsweise wird diese Kristallisierung (der Ausheilschritt) unter Stabilisierung mit PH3 durchgeführt, um eine ggf. auftretende Zersetzung der phosphorhaltigen Halbleiterschichten der Halbleiteranordnung zu vermeiden. Da die Versetzungen im Kristallgitter sich durch den Ausheilschritt (durch das Tempern) gegenseitig auslöschen anstatt weiter zu wachsen, bedingt dies eine Reduzierung der Versetzun­ gen und demzufolge auch einen Abbau der Verspannungen,- In a curing step, the thin polycrystalline semiconductor layer crystallizes at a second, high process temperature (in analogy to a tempering process), ie the initially polycrystalline semiconductor layer crystallizes at the second, high process temperature (during tempering) in the already solid phase; This crystallization (the annealing step) is preferably carried out with stabilization with PH 3 in order to avoid any decomposition of the phosphorus-containing semiconductor layers of the semiconductor arrangement. Since the dislocations in the crystal lattice cancel each other out through the annealing step (by tempering) instead of growing further, this leads to a reduction in the dislocations and consequently a reduction in the tensions,
  • - auf die kristalline Halbleiterschicht der Komposition AxGa1-xP eine als Fen­ sterschicht dienende gitterfehlangepaßte transparente Halbleiterschicht mit der Komposition AlyGa1-yP bis zur gewünschten Schichtdicke aufge­ bracht.- On the crystalline semiconductor layer of the composition A x Ga 1-x P serving as a window layer lattice mismatched transparent semiconductor layer with the composition Al y Ga 1-y P brought up to the desired layer thickness.

Die Komposition AlxGa1-xP der polykristallinen Halbleiterschicht (Nukleations­ schicht) kann durch Variation des Parameters x in einem weiten Bereich ge­ ändert werden, wobei der Bereich von x = 0 bis x = 1 gewählt werden kann; vorteilhafterweise wird jedoch ein bestimmter Aluminiumanteil in der Nukleationsschicht vorgegeben (x ≠ 0), bspw. x = 0.1, d. h. ein Aluminiumanteil von 10%: Beim Vorhandensein von Aluminium in der polykristallinen Halb­ leiterschicht (Nukleationsschicht) wird nämlich die Bekeimung der Oberflä­ che der obersten gitterangepaßten Halbleiterschicht aus AlGaInP verbessert, da Aluminiumatome eine geringere Oberflächenbeweglichkeit (Diffusions­ konstante) als Galliumatome haben und somit ein besseres Anwachsen auf die oberste gitterangepaßte Halbleiterschicht aus AlGaInP bzw. eine bessere Bedeckung dieser obersten gitterangepaßten Halbleiterschicht möglich ist. Die Schichtdicke der polykristallinen Halbleiterschicht (Nukleationsschicht), d. h. die Anzahl der abzuscheidenden Monolagen, richtet sich nach der Zeit­ dauer des Abscheidevorgangs und beträgt bspw. bis zu 50 nm.The composition Al x Ga 1-x P of the polycrystalline semiconductor layer (nucleation layer) can be changed in a wide range by varying the parameter x, the range being selectable from x = 0 to x = 1; Advantageously, however, a certain proportion of aluminum is specified in the nucleation layer (x ≠ 0), for example x = 0.1, ie an aluminum proportion of 10%: in the presence of aluminum in the polycrystalline semiconductor layer (nucleation layer), the germination of the surface is the top surface lattice-matched semiconductor layer made of AlGaInP improved, since aluminum atoms have a lower surface mobility (diffusion constant) than gallium atoms and thus a better growth on the top lattice-matched semiconductor layer made of AlGaInP or better coverage of this top lattice-matched semiconductor layer is possible. The layer thickness of the polycrystalline semiconductor layer (nucleation layer), ie the number of monolayers to be deposited, depends on the duration of the deposition process and is, for example, up to 50 nm.

Der Temperaturbereich für die erste, niedrige Prozeßtemperatur zum Auf­ bringen der polykristallinen Halbleiterschicht (Nukleationsschicht) wird vor­ zugsweise im Bereich von 350°C bis 500°C gewählt. Der Temperaturbereich für die zweite, hohe Prozeßtemperatur zum Auskristallisieren der polykri­ stallinen Halbleiterschicht (Nukleationsschicht) wird vorzugsweise im Bereich von 850°C bis 900°C gewählt. The temperature range for the first, low process temperature to open bring the polycrystalline semiconductor layer (nucleation layer) before preferably chosen in the range from 350 ° C to 500 ° C. The temperature range for the second, high process temperature to crystallize the polycri stallinen semiconductor layer (nucleation layer) is preferably in the area selected from 850 ° C to 900 ° C.  

Die Komposition AlyGa1-yP der transparenten gitterfehlangepaßten Halblei­ terschicht (Fensterschicht) kann durch Variation des Parameters y in einem weiten Bereich geändert werden, wobei der Bereich von y = 0 bis y = 1 gewählt werden kann. Die Komposition der gitterfehlangepaßten Halblei­ terschicht (Fensterschicht) kann unabhängig von der Komposition der poly­ kristallinen Halbleiterschicht (Nukleationsschicht) vorgegeben werden (d. h. die Parameter x und y können unabhängig voneinander gewählt werden); vorzugsweise wird jedoch in der polykristallinen Halbleiterschicht (Nukleati­ onsschicht) ein höherer Aluminiumanteil, als in der gitterfehlangepaßten Halbleiterschicht (Fensterschicht) gewählt, d. h. der Aluminiumanteil in der gitterfehlangepaßten Halbleiterschicht (Fensterschicht) wird gegenüber dem Aluminiumanteil in der polykristallinen Halbleiterschicht (Nukleations­ schicht) reduziert (y < x). Der Temperaturbereich beim Abscheiden der git­ terfehlangepaßten Halbleiterschicht (Fensterschicht) wird beispielsweise im Bereich von 780°C bis 800°C gewählt.The composition Al y Ga 1-y P of the transparent lattice-mismatched semiconductor layer (window layer) can be changed within a wide range by varying the parameter y, the range from y = 0 to y = 1 being selectable. The composition of the lattice mismatched semiconductor layer (window layer) can be specified independently of the composition of the polycrystalline semiconductor layer (nucleation layer) (ie the parameters x and y can be selected independently of one another); however, a higher aluminum content is preferably selected in the polycrystalline semiconductor layer (nucleation layer) than in the lattice mismatched semiconductor layer (window layer), ie the aluminum content in the lattice mismatched semiconductor layer (window layer) is reduced compared to the aluminum content in the polycrystalline semiconductor layer (nucleation layer) (y <x). The temperature range during the deposition of the lattice mismatched semiconductor layer (window layer) is selected, for example, in the range from 780 ° C. to 800 ° C.

Das Wachstum der Halbleiterschichten der Halbleiteranordnung auf dem GaAs-Substrat, insbesondere der Halbleiterschichten aus AlGaInP, der poly­ kristallinen Halbleiterschicht (Nukleationsschicht) aus AlxGa1-xP und der git­ terfehlangepaßten Halbleiterschicht (Fensterschicht) aus AlyGa1-yP, wird vor­ zugsweise mittels metallorganischer Gasphasenepitaxie (MOVPE) in einem MOVPE-Reaktor durchgeführt. Durch die katalytische Zerlegung der Substan­ zen bei der ersten, niedrigen Prozeßtemperatur entsteht das gewünschte Schichtenwachstum der polykristallinen Halbleiterschicht (Nukleations­ schicht) in Monolagen (bspw. 60 Monolagen mit einer Dicke von 20 nm bis 30 nm), die beim Erhöhen der Temperatur (d. h. bei der zweiten Prozeßtempe­ ratur) auskristallisieren.The growth of the semiconductor layers of the semiconductor arrangement on the GaAs substrate, in particular the semiconductor layers made of AlGaInP, the polycrystalline semiconductor layer (nucleation layer) made of Al x Ga 1-x P and the lattice mismatched semiconductor layer (window layer) made of Al y Ga 1-y P, is preferably carried out in an MOVPE reactor using organometallic gas phase epitaxy (MOVPE). The catalytic decomposition of the substances at the first, low process temperature results in the desired layer growth of the polycrystalline semiconductor layer (nucleation layer) in monolayers (for example 60 monolayers with a thickness of 20 nm to 30 nm) which, when the temperature is increased (ie at the second process temperature) crystallize.

Beim erfindungsgemäßen Verfahren kann vorteilhafterweise
In the method according to the invention can advantageously

  • - aufgrund der signifikanten Reduzierung der Versetzungen und des Ab­ baus der Verspannungen im Kristallgitter eine gute räumliche Verteilung und eine hohe Intensität (Ausbeute) der emittierten Strahlung der LED er­ reicht werden,- due to the significant reduction in transfers and Ab a good spatial distribution due to the tension in the crystal lattice and a high intensity (yield) of the emitted radiation from the LED be enough
  • - aufgrund der Verringerung der Versetzungsdichte eine starke Reduzie­ rung von Degradationseffekten und hierdurch bedingt eine hohe Le­ bensdauer der LED erreicht werden.- a strong reduction due to the reduction in dislocation density Degradation effects and thus a high Le LED lifetime can be reached.

Das Verfahren wird im folgenden anhand eines Ausführungsbeispiels im Zu­ sammenhang mit der Zeichnung beschrieben.The method is described in the following using an exemplary embodiment described in connection with the drawing.

Hierbei zeigt die Fig. 1 den schematischen Aufbau der Halbleiteranord­ nung für eine Leuchtdiode (LED) mit deren Halbleiterschichten und die Fig. 2 ein zeitliches Temperaturprofil für die verschiedenen Prozeßschritte bei der Herstellung der Halbleiteranordnung.Here, Fig. 1 shows the schematic structure of Halbleiteranord voltage for a light emitting diode (LED) with the semiconductor layers, and Fig. 2 a temporal temperature profile for the various process steps in the manufacture of the semiconductor device.

In der Fig. 1 ist der vertikale Aufbau der Halbleiteranordnung (die Leucht­ diodenstruktur) schematisch dargestellt. Die Halbleiterschichten 2, 3, 4, 5, 6 und 7 der Leuchtdiodenstruktur werden mittels metallorganischer Gaspha­ senepitaxie (MOVPE "MetalOrganic Vapor Phase Epitaxy") in einem Epitaxie­ reaktor (MOVPE-Reaktor) auf ein N-dotiertes GaAs-Substrat 1 abgeschieden:
In Fig. 1 the vertical structure of the semiconductor arrangement (the light emitting diode structure) is shown schematically. The semiconductor layers 2 , 3 , 4 , 5 , 6 and 7 of the light-emitting diode structure are deposited on an N-doped GaAs substrate 1 by means of metal organic gas phase epitaxy (MOVPE "MetalOrganic Vapor Phase Epitaxy") in an epitaxial reactor (MOVPE reactor):

  • - Das GaAs-Substrat 1 als Grundkörper für das sukzessive Abscheiden der Halbleiterschichten 2, 3, 4, 5, 6 und 7 der Leuchtdiodenstruktur besitzt bspw. eine Dotierungskonzentration von n ≈ 1018 cm-3 und eine Schichtdic­ ke von (zunächst) 450 µm; die Schichtdicke des GaAs-Substrats 1 wird nach der Herstellung der Leuchtdiodenstruktur durch mechanisches Dünnen (Läppen) auf bspw. 200 µm reduziert.- The GaAs substrate 1 as the base body for the successive deposition of the semiconductor layers 2 , 3 , 4 , 5 , 6 and 7 of the light-emitting diode structure has, for example, a doping concentration of n ≈ 10 18 cm -3 and a layer thickness of (initially) 450 µm ; the layer thickness of the GaAs substrate 1 is reduced to, for example, 200 μm by mechanical thinning (lapping) after the production of the light-emitting diode structure.
  • - Direkt auf dem GaAs-Substrat 1 ist als erste Halbleiterschicht der Leucht­ diodenstruktur eine Bragg-Reflektorschicht 2 mit N-Dotierung angeord­ net, die als frequenzselektiver Spiegel zur Reflexion der in Richtung GaAs- Substrat 1 (und dort absorbierten) emittierten Strahlung dient. Die Bragg- Reflektorschicht 2 ist aus mehreren AlaGa1-aAs-Schichten mit alternieren­ der Komposition zusammengesetzt, wobei die AlaGa1-aAs-Schichten jeweils als λ/4-Schichten gewählt werden, d. h. die Schichtdicken der AlaGa1-aAs- Schichten werden von der Wellenlänge λ der emittierten Strahlung (und vom jeweiligen Brechungsindex) festgelegt. Bspw. besitzt die Bragg- Reflektorschicht 2 eine Dotierungskonzentration von n ≈ 1018 cm-3 und ei­ ne Schichtdicke von ca. 900 nm; bspw. ist eine Schichtenfolge aus 10 Dop­ pelschichten mit je zwei Einzelschichten der alternierenden Komposition AlAs und Al0,5Ga0,5As vorgesehen, die in Abhängigkeit der Wellenlänge λ der emittierten Strahlung als λ/4-Schichten (Einzelschichten) bzw. als λ/2- Schichten (Doppelschichten) gewählt werden: bei einer Wellenlänge λ der emittierten Strahlung von bspw. 550 nm beträgt die Schichtdicke einer AlAs-Schicht ca. 47 nm, die Schichtdicke einer Al0.5Ga0.5As-Schicht ca. 41 nm, die Schichtdicke der Doppelschicht ca. 88 nm und die gesamte Schichtdicke der Bragg-Reflektorschicht 2 ca. 880 nm, bei einer Wellen­ länge λ der emittierten Strahlung von bspw. 630 nm beträgt die Schicht­ dicke einer AlAs-Schicht ca. 51 nm, die Schichtdicke einer Al0.5Ga0.5As- Schicht ca. 45 nm, die Schichtdicke der Doppelschicht ca. 96 nm und die gesamte Schichtdicke der Bragg-Reflektorschicht 2 ca. 960 nm.- Directly on the GaAs substrate 1 , a Bragg reflector layer 2 with N-doping is arranged as the first semiconductor layer of the light-emitting diode structure, which serves as a frequency-selective mirror for reflecting the radiation emitted in the direction of GaAs substrate 1 (and absorbed there). The Bragg reflector layer 2 is composed of several Al a Ga 1-a As layers with alternating composition, the Al a Ga 1-a As layers each being chosen as λ / 4 layers, ie the layer thicknesses of the Al a Ga 1-a As layers are determined by the wavelength λ of the emitted radiation (and by the respective refractive index). E.g. the Bragg reflector layer 2 has a doping concentration of n ≈ 10 18 cm -3 and a layer thickness of approx. 900 nm; For example, a layer sequence of 10 double layers each with two individual layers of the alternating composition AlAs and Al 0.5 Ga 0.5 As is provided, which as a λ / 4 layers (individual layers) or as a function of the wavelength λ of the emitted radiation λ / 2 layers (double layers) can be selected: at a wavelength λ of the emitted radiation of 550 nm, for example, the layer thickness of an AlAs layer is approximately 47 nm, the layer thickness of an Al 0.5 Ga 0.5 As layer is approximately 41 nm, the layer thickness of the double layer is approximately 88 nm and the total layer thickness of the Bragg reflector layer 2 is approximately 880 nm, at a wavelength λ of the emitted radiation of 630 nm, for example, the layer thickness of an AlAs layer is approximately 51 nm, the layer thickness an Al 0.5 Ga 0.5 As layer approx. 45 nm, the layer thickness of the double layer approx. 96 nm and the total layer thickness of the Bragg reflector layer 2 approx. 960 nm.
  • - Auf der Bragg-Reflektorschicht 2 ist die untere Mantelschicht 3 ("cladding- Schicht") angeordnet, die als Ladungsträgerbarriere zur aktiven Schicht 4 hin dient, d. h. zur Vermeidung des Abflusses von Ladungsträgern aus der aktiven Schicht 4 - bspw. bei einer LED mit negativem Substrat 1 zur Ver­ meidung des Abflusses der positiven Ladungsträger "Löcher" aus der akti­ ven Schicht 4. Die untere Mantelschicht 3 besteht aus N-dotiertem git­ terangepaßtem Halbleitermaterial der Komposition (AlbGa1-b)InP; die Komposition der unteren Mantelschicht 3 wird durch Vorgabe von b so gewählt (bspw. b = 0.5 bis 1), daß die Energielücke der unteren Mantel­ schicht 3 höher als die der aktiven Halbleiterschicht 4 ist und somit die gewünschte Barriere für die Ladungsträger erreicht wird. Bspw. besitzt die N-dotierte untere Mantelschicht 3 eine Dotierungskonzentration von n ≈ 5 . 1017 cm-3 und eine Schichtdicke im Bereich von 500 bis 1000 nm, wobei bspw. eine Komposition AlInP (b = 1) oder (Al0.66Ga0.34)InP (b = 0.66) gewählt wird.- On the Bragg reflector layer 2 , the lower cladding layer 3 ("cladding layer") is arranged, which serves as a charge carrier barrier to the active layer 4 , ie to avoid the outflow of charge carriers from the active layer 4 - for example with an LED negative substrate 1 to avoid the outflow of the positive charge carriers "holes" from the active layer 4th The lower cladding layer 3 consists of N-doped lattice-matched semiconductor material of the composition (Al b Ga 1-b ) InP; the composition of the lower cladding layer 3 is chosen by specifying b (for example b = 0.5 to 1) so that the energy gap of the lower cladding layer 3 is higher than that of the active semiconductor layer 4 and thus the desired barrier for the charge carriers is achieved. E.g. the N-doped lower cladding layer 3 has a doping concentration of n ≈ 5. 10 17 cm -3 and a layer thickness in the range from 500 to 1000 nm, for example a composition AlInP (b = 1) or (Al 0.66 Ga 0.34 ) InP (b = 0.66) is selected.
  • - Auf der unteren Mantelschicht 3 ist die undotierte aktive Halbleiter­ schicht 4 angeordnet, die zur Emission der Strahlung dient; die aktive Halbleiterschicht 4 kann aus einer einzelnen Schicht der Komposition (AlcGa1-c)InP oder aus mehreren Quantenfilmen mit Barrieren bestehen. Bspw. besitzt die aktive Halbleiterschicht 4 eine Schichtdicke von 600 nm; durch Wahl der Komposition der aktiven Halbleiterschicht 4 kann der Wellenlängenbereich der emittierten Strahlung bspw. von 550 nm bis 650 nm variiert werden, wobei bspw. für die Emission von Strahlung der Wel­ lenlänge λ = 590 nm eine Komposition (Al0.27Ga0.73)InP (c = 0.27) gewählt wird.- On the lower cladding layer 3 , the undoped active semiconductor layer 4 is arranged, which serves to emit the radiation; the active semiconductor layer 4 can consist of a single layer of the composition (Al c Ga 1-c ) InP or of several quantum films with barriers. E.g. the active semiconductor layer 4 has a layer thickness of 600 nm; By choosing the composition of the active semiconductor layer 4 , the wavelength range of the emitted radiation can be varied, for example, from 550 nm to 650 nm, with a composition (Al 0.27 Ga 0.73 ) InP (For example, for the emission of radiation of the wavelength λ = 590 nm. c = 0.27) is selected.
  • - Auf der aktiven Halbleiterschicht 4 ist die obere Mantelschicht 5 ("clad­ ding-Schicht") angeordnet, die wie die untere Mantelschicht 3 als La­ dungsträgerbarriere zur aktiven Schicht 4 hin dient, d. h. zur Vermeidung des Abflusses von Ladungsträgern aus der aktiven Schicht 4 - bspw. bei ei­ ner LED mit negativem Substrat 1 zur Vermeidung des Abflusses der ne­ gativen Ladungsträger "Elektronen" aus der aktiven Schicht 4. Die obere Mantelschicht 5 besteht aus P-dotiertem gitterangepaßtem Halbleiterma­ terial der Komposition (AldGa1-d)InP; die Komposition der oberen Mantel­ schicht 5 wird durch Vorgabe von d so gewählt (bspw. d = 0.5 bis 1), daß die Energielücke der oberen Mantelschicht 5 höher als die der aktiven Halbleiterschicht 4 ist und somit die gewünschte Barriere für die La­ dungsträger erreicht wird. Bspw. besitzt die P-dotierte obere Mantel­ schicht 5 eine Dotierungskonzentration von p ≈ 7 . 1017 cm-3 und eine Schichtdicke im Bereich von 500 bis 1000 nm, wobei bspw. eine Kompositi­ on AlInP (d = 1) oder (Al0.66Ga0.34)InP (d = 0.66) gewählt wird.- on the active semiconductor layer 4, the upper cladding layer 5 ( "clad ding-layer") disposed, like the lower cladding layer 3 as La makers barrier to the active layer 4 toward used, ie to avoid the outflow of charge carriers from the active layer 4 - For example, in the case of an LED with a negative substrate 1 to avoid the outflow of the negative charge carriers “electrons” from the active layer 4 . The upper cladding layer 5 consists of P-doped lattice-matched semiconductor material of the composition (Al d Ga 1-d ) InP; the composition of the upper cladding layer 5 is chosen by specifying d (for example d = 0.5 to 1) so that the energy gap of the upper cladding layer 5 is higher than that of the active semiconductor layer 4 and thus the desired barrier for the Laungungsträger is reached . E.g. the P-doped upper cladding layer 5 has a doping concentration of p ≈ 7. 10 17 cm -3 and a layer thickness in the range from 500 to 1000 nm, wherein, for example, a composition of AlInP (d = 1) or (Al 0.66 Ga 0.34 ) InP (d = 0.66) is selected.
  • - Auf der oberen Mantelschicht 5 wird eine als Nukleationsschicht dienen­ de dünne Halbleiterschicht 6 aus P-dotiertem (AlxGa1-x)P polykristallin ab­ geschieden, bspw. werden 60 Monolagen mit einer gesamten Schichtdicke von 20 nm bis 30 nm abgeschieden. Die Komposition dieser Halbleiter­ schicht 6 wird so gewählt, daß ein signifikanter Aluminiumanteil in der Halbleiterschicht 6 vorhanden ist (x ≠ 0), so daß die für das weitere Schichtenwachstum erforderliche Bekeimung der Oberfläche der oberen Mantelschicht 5 verbessert wird; bspw. wird für die Halbleiterschicht 6 die Komposition (Al0.1Ga0.9P)P (X = 0.1) vorgegeben, d. h. die Halbleiterschicht 6 enthält einen Aluminiumanteil von 10%.- A thin semiconductor layer 6 made of P-doped (Al x Ga 1-x ) P is used as a nucleation layer on the upper cladding layer 5 , for example 60 monolayers are deposited with a total layer thickness of 20 nm to 30 nm. The composition of this semiconductor layer 6 is chosen so that a significant proportion of aluminum is present in the semiconductor layer 6 (x ≠ 0), so that the further layers required for the growth of seeding the surface of the upper cladding layer 5 is improved; eg. the composition of (Al 0.1 Ga 0.9 P) P (X = 0.1) is set for the semiconductor layer 6, that is, the semiconductor layer 6 comprises an aluminum content of 10%.
  • - Nach der Kristallisierung der Halbleiterschicht 6 wird auf diese Halbleiter­ schicht 6 die als Fensterschicht dienende gitterfehlerangepaßte Halbleiter­ schicht 7 mit der Komposition (AlyGa1-y)P abgeschieden; bspw. beträgt die Dotierungskonzentration der Halbleiterschicht 7 p ≈ 3.1018 cm-3, die Schichtdicke der Halbleiterschicht 7 liegt im Bereich von 5 bis 12 µm (bspw. bei 10 µm). Die Komposition der Halbleiterschicht 7 wird bspw. zu Al0.01Ga0.99As (y = 0.01) gewählt, d. h. die Halbleiterschicht 7 enthält einen Aluminiumanteil von 1%.- After the crystallization of the semiconductor layer 6 is in this semiconductor layer 6 serving as a window layer lattice defects matched semiconductor layer 7 having the composition (Al y Ga 1-y) P deposited; For example, the doping concentration of the semiconductor layer 7 is p ≈ 3.10 18 cm -3 , the layer thickness of the semiconductor layer 7 is in the range from 5 to 12 μm (for example 10 μm). The composition of the semiconductor layer 7 is, for example, selected to 00:01 Al Ga 0.99 As (y = 0.01), that is, the semiconductor layer 7 has an aluminum content of 1%.
  • - Nach dem Abscheiden der Halbleiterschichten 2 bis 7 der Halblei­ teranordnung (der Leuchtdiodenstruktur) wird auf das GaAs-Substrat 1 der Rückseitenkontakt 9 ganzflächig und auf die Halbleiterschicht 7 (Fen­ sterschicht) der Vorderseitenkontakt 8 strukturiert aufgebracht, bspw. mit­ tels Aufdampfen und Einlegieren. Der Rückseitenkontakt 9 besteht bspw. aus einer AuGe-Verbindung, der Vorderseitenkontakt 8 bspw. aus einer AuZn-Verbindung; hierdurch werden ohmsche Kontakte auf der jeweili­ gen Halbleiterschicht gebildet, d. h. der Rückseitenkontakt 9 bildet mit dem als N-Dotierstoff wirkenden Ge auf dem N-dotierten GaAs-Substrat 1 einen ohmschen Kontakt und der Vorderseitenkontakt 8 bildet mit dem als P-Dotierstoff wirkenden Zn auf der P-dotierten Halbleiterschicht 7 (Fensterschicht) einen ohmschen Kontakt.- After the deposition of the semiconductor layers 2 to 7 of the semiconductor arrangement (the light-emitting diode structure), the back surface contact 9 is applied over the entire surface of the GaAs substrate 1 and the front surface contact 8 is applied in a structured manner to the semiconductor layer 7 (window layer), for example by means of vapor deposition and alloying. The rear side contact 9 consists for example of an AuGe connection, the front side contact 8 for example of an AuZn connection; as a result, ohmic contacts are formed on the respective semiconductor layer, ie the rear contact 9 forms an ohmic contact with the Ge acting as an N dopant on the N-doped GaAs substrate 1 and the front contact 8 forms with the Zn acting as a P dopant the P-doped semiconductor layer 7 (window layer) has an ohmic contact.

Gemäß dem in der Fig. 2 dargestellten zeitlichen Verlauf der Reaktortem­ peratur des MOVPE-Reaktors wird folgendes zeitliches Temperaturprofil für die verschiedenen Prozeßschritte bei der Herstellung der Halbleiteranord­ nung (dem Abscheiden der Halbleiterschichten 2 bis 7 der Leuchtdioden­ struktur) vorgegeben:
According to the time profile of the reactor temperature of the MOVPE reactor shown in FIG. 2, the following time temperature profile for the various process steps in the manufacture of the semiconductor arrangement (the deposition of the semiconductor layers 2 to 7 of the light-emitting diode structure) is specified:

  • - die Halbleiterschichten 2, 3, 4 und 5 der Leuchtdiodenstruktur werden im MOVPE-Reaktor auf das N-dotierte GaAs-Substrat 1 bei einer Abscheide­ temperatur T0 von bspw. 720°C bis 750°C im Zeitintervall Δt0 sukzessive ab­ geschieden; bei einer gesamten Schichtdicke der Halbleiterschichten 2, 3, 4 und 5 von bspw. 3 µm und einer Wachstumsrate im MOVPE-Reaktor von bspw. 3 µm/h beträgt das Zeitintervall Δt0 (die Epitaxiedauer) bspw. 60 Minu­ ten.- The semiconductor layers 2 , 3 , 4 and 5 of the light emitting diode structure are successively deposited in the MOVPE reactor onto the N-doped GaAs substrate 1 at a deposition temperature T0 of, for example, 720 ° C. to 750 ° C. in the time interval Δt 0 ; With a total layer thickness of the semiconductor layers 2 , 3 , 4 and 5 of, for example, 3 μm and a growth rate in the MOVPE reactor of, for example, 3 μm / h, the time interval Δt 0 (the epitaxial duration) is, for example, 60 minutes.
  • - Nach dem Abscheiden der Halbleiterschichten 2, 3, 4 und 5 der Leucht­ diodenstruktur wird die Reaktortemperatur des MOVPE-Reaktors auf die erste Prozeßtemperatur T1 im Bereich von 350°C bis 550°C abgesenkt, bspw. auf 400°C; nach Erreichen der ersten Prozeßtemperatur T1 wird im Zeitintervall Δt1 (Zeitintervall Δt1 bspw. 1 Minute) die P-dotierte polykristal­ line Halbleiterschicht 6 (Nukleationsschicht) aus AlxGa1-xP mit einer Schichtdicke von bis zu 50 nm (bspw. von 30 nm) abgeschieden.- After the deposition of the semiconductor layers 2 , 3 , 4 and 5 of the light emitting diode structure, the reactor temperature of the MOVPE reactor is lowered to the first process temperature T1 in the range from 350 ° C to 550 ° C, for example to 400 ° C; after reaching the first process temperature T1 1 (time interval At 1 eg. 1 minute) in the time interval At the P-doped polykristal line semiconductor layer 6 (nucleation) of Al x Ga 1-x P with a layer thickness of up to 50 nm (eg. of 30 nm).
  • - Anschließend wird die Reaktortemperatur des MOVPE-Reaktors auf die zweite Prozeßtemperatur T2 im Bereich von 850°C bis 900°C erhöht, bspw. auf 850°C; bei dem bei der zweiten Prozeßtemperatur T2 stattfindenden Ausheilschritt (Temperprozeß) im Zeitintervall Δt2 (Zeitintervall Δt2 bspw. 5 Minuten) können sich die Atome der polykristallinen Halbleiterschicht 6 durch Rekristallisation derart umordnen (Wachstum aus der festen Pha­ se), daß die infolge der Gitterfehlanpassung der Halbleiterschicht 6 be­ züglich der oberen gitterangepaßten Mantelschicht 5 entstehenden Ver­ spannungen abgebaut werden.- Then the reactor temperature of the MOVPE reactor is increased to the second process temperature T2 in the range from 850 ° C to 900 ° C, for example to 850 ° C; in the annealing step (annealing process) taking place at the second process temperature T2 in the time interval Δt 2 (time interval Δt 2, for example, 5 minutes), the atoms of the polycrystalline semiconductor layer 6 can be rearranged by recrystallization (growth from the solid phase) such that the result of the Lattice mismatch of the semiconductor layer 6 be with respect to the upper lattice-matched cladding layer 5 resulting stresses are reduced.
  • - Für das endgültige Wachstum der Halbleiterschicht 7 aus P-dotiertem (AlyGa1-y)P im Zeitintervall Δt3 wird die Reaktortemperatur des MOVPE- Reaktors auf die dritte Prozeßtemperatur T3 im Bereich von 780°C bis 800°C abgesenkt, bspw. auf 780°C. Bei einer Schichtdicke der Halbleiter­ schicht 7 von bspw. 10 µm und einer Wachstumsrate im MOVPE-Reaktor von bsp. 6 µm/h beträgt das Zeitintervall Δt3 (die Epitaxiedauer) bspw. 100 Minu­ ten.- For the final growth of the semiconductor layer 7 made of P-doped (Al y Ga 1-y ) P in the time interval Δt 3 , the reactor temperature of the MOVPE reactor is reduced to the third process temperature T3 in the range from 780 ° C. to 800 ° C., for example to 780 ° C. With a layer thickness of the semiconductor layer 7 of, for example, 10 μm and a growth rate in the MOVPE reactor of, for example. 6 µm / h is the time interval Δt 3 (the epitaxial duration), for example 100 minutes.

Claims (5)

1. Verfahren zum Herstellen einer Halbleiteranordnung für Leuchtdioden, bei dem auf einem GaAs-Substrat (1) mehrere an das GaAs-Substrat (1) gitterangepaßte Halbleiterschichten (3, 4, 5) aus AlGaInP sukzessiv abge­ schieden werden, und bei dem anschließend auf den gitterangepaßten Halbleiterschichten (3, 4, 5) zwei weitere Halbleiterschichten mittels me­ tallorganischer Gasphasenepitaxie abgeschieden werden, dadurch gekennzeichnet, daß nacheinander
  • 1. bei einer ersten, niedrigen Prozeßtemperatur (T1) auf die dem GaAs- Substrat (1) gegenüberliegende oberste gitterangepaßte Halbleiter­ schicht (5) aus AlGaInP eine dünne polykristalline Halbleiterschicht (6) der Komposition AlxGa1-xP abgeschieden wird,
  • 2. bei einer zweiten, hohen Prozeßtemperatur (T2) die dünne polykristalline Halbleiterschicht (6) auskristallisiert wird,
  • 3. und auf die kristalline Halbleiterschicht (6) bei einer dritten Prozeßtem­ peratur (T3) eine Halbleiterschicht (7) der Komposition AlyGa1-yP abge­ schieden wird.
1. A method for producing a semiconductor arrangement for light-emitting diodes, in which on a GaAs substrate ( 1 ) a plurality of semiconductor layers ( 3 , 4 , 5 ) made of AlGaInP which are lattice-matched to the GaAs substrate ( 1 ) are successively deposited, and in which subsequently the lattice-matched semiconductor layers ( 3 , 4 , 5 ) two further semiconductor layers are deposited by means of metal-organic gas phase epitaxy, characterized in that one after the other
  • 1. a thin, polycrystalline semiconductor layer ( 6 ) of the composition Al x Ga 1-x P is deposited at a first, low process temperature (T1) onto the uppermost lattice-matched semiconductor layer ( 5 ) made of AlGaInP opposite the GaAs substrate ( 1 ),
  • 2. the thin polycrystalline semiconductor layer ( 6 ) is crystallized out at a second, high process temperature (T2),
  • 3. and on the crystalline semiconductor layer ( 6 ) at a third process temperature (T3) a semiconductor layer ( 7 ) of the composition Al y Ga 1-y P is separated.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Pro­ zeßtemperatur (T1) im Bereich von 350°C bis 500°C gewählt wird.2. The method according to claim 1, characterized in that the first pro temperature (T1) in the range from 350 ° C to 500 ° C is selected. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Prozeßtemperatur (T2) im Bereich von 850°C bis 900°C gewählt wird.3. The method according to claim 1 or 2, characterized in that the second process temperature (T2) selected in the range from 850 ° C to 900 ° C becomes. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß x größer als y gewählt wird. 4. The method according to any one of claims 1 to 3, characterized in that x is chosen larger than y.   5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Kristallisierung der polykristallinen Halbleiterschicht (6) unter Stabilisierung mit PH3 vorgenommen wird.5. The method according to any one of claims 1 to 4, characterized in that the crystallization of the polycrystalline semiconductor layer ( 6 ) is carried out with stabilization with PH 3 .
DE1997155009 1997-12-11 1997-12-11 LED structure is produced with reduced dislocation density and lattice stress Expired - Fee Related DE19755009C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997155009 DE19755009C1 (en) 1997-12-11 1997-12-11 LED structure is produced with reduced dislocation density and lattice stress

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997155009 DE19755009C1 (en) 1997-12-11 1997-12-11 LED structure is produced with reduced dislocation density and lattice stress

Publications (1)

Publication Number Publication Date
DE19755009C1 true DE19755009C1 (en) 1999-08-19

Family

ID=7851523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997155009 Expired - Fee Related DE19755009C1 (en) 1997-12-11 1997-12-11 LED structure is produced with reduced dislocation density and lattice stress

Country Status (1)

Country Link
DE (1) DE19755009C1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794211B2 (en) * 1998-12-02 2004-09-21 Samsung Electro-Mechanics Co., Ltd. Light emitting diode and method of fabricating thereof
US6936858B1 (en) 1998-08-21 2005-08-30 Sharp Kabushiki Kaisha Semiconductor light-emitting diode
EP1593162A1 (en) * 2003-02-10 2005-11-09 Showa Denko K.K. Semiconductor device, production method thereof and light-emitting device
WO2012069262A1 (en) * 2010-11-26 2012-05-31 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and such a semiconductor chip

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631475A (en) * 1994-07-08 1997-05-20 Mitsubishi Cable Industries, Ltd. Semiconductor light emitting element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631475A (en) * 1994-07-08 1997-05-20 Mitsubishi Cable Industries, Ltd. Semiconductor light emitting element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Appl.Phys.Lett." 61 (1992) 1045-47 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936858B1 (en) 1998-08-21 2005-08-30 Sharp Kabushiki Kaisha Semiconductor light-emitting diode
US6984850B2 (en) 1998-08-21 2006-01-10 Sharp Kabushiki Kaisha Semiconductor light-emitting diode
DE19939471B4 (en) * 1998-08-21 2008-03-20 Sharp K.K. Semiconductor LED with current diffusion layer
US6794211B2 (en) * 1998-12-02 2004-09-21 Samsung Electro-Mechanics Co., Ltd. Light emitting diode and method of fabricating thereof
EP1593162A1 (en) * 2003-02-10 2005-11-09 Showa Denko K.K. Semiconductor device, production method thereof and light-emitting device
EP1593162A4 (en) * 2003-02-10 2009-01-28 Showa Denko Kk Semiconductor device, production method thereof and light-emitting device
WO2012069262A1 (en) * 2010-11-26 2012-05-31 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and such a semiconductor chip
CN103222072A (en) * 2010-11-26 2013-07-24 奥斯兰姆奥普托半导体有限责任公司 Method for producing an optoelectronic semiconductor chip, and such a semiconductor chip
US9093604B2 (en) 2010-11-26 2015-07-28 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor chip, and such a semiconductor chip
CN103222072B (en) * 2010-11-26 2016-06-08 奥斯兰姆奥普托半导体有限责任公司 For manufacturing method and the semiconductor chip of opto-electronic semiconductor chip

Similar Documents

Publication Publication Date Title
DE69227170T3 (en) Process for the production of P-type compound semiconductors
DE69533276T2 (en) Semiconductor light-emitting devices
DE69636088T2 (en) A nitride compound semiconductor device
DE69533511T2 (en) LIGHT-EMITTING SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD
DE10213358B4 (en) III-nitride light-emitting device and process for its manufacture
DE19734034C2 (en) Epitaxial wafer for light emitting device, method of forming the wafer and light emitting device using the wafer
DE60130461T2 (en) SEMICONDUCTOR DEVICE FROM A GROUP III NITRIDE COMPOUND
DE19680872B4 (en) Method for producing a light-emitting element
DE112005000296B4 (en) Gallium nitride compound semiconductor multilayer structure, lamp with it and manufacturing method for it
DE69936564T2 (en) A growth method for a III-V nitride compound semiconductor and a semiconductor device manufacturing method
DE112005002133T5 (en) Layer stack structure with N-type Group III nitride semiconductors
DE102017108949B4 (en) Semiconductor chip
DE112009001297T5 (en) ALXGA (1-X) AS substrate, infrared LED epitaxial wafer, infrared LED, process for making an ALXGA (1-X) AS substrate, method of making an epitaxial wafer for an infrared LED, and method of making an infrared LED
DE19830838A1 (en) Semiconductor light emitting diode chip
DE60220803T2 (en) Semiconductor structure for infrared and manufacturing process
DE112009001014T5 (en) AlxGa (1-x) As substrate, epitaxial wafer for infrared LEDs, infrared LED, process for making an AlxGa (1-x) AS substrate, process for producing an epitaxial wafer for infrared LEDs, and process for producing infrared LEDs
DE19615179A1 (en) Minority carrier semiconductor devices with improved stability
WO2018192972A1 (en) Semiconductor laser diode and method for producing a semiconductor laser diode
WO2013045190A1 (en) Method for producing an opto-electronic semiconductor chip and corresponding opto-electronic semiconductor chip
DE19755009C1 (en) LED structure is produced with reduced dislocation density and lattice stress
DE19523181A1 (en) Controlling selected carbon@ doping concn.
DE69838841T2 (en) II-VI SEMICONDUCTOR DEVICE WITH BETE BUFFER LAYER
DE102004014940A1 (en) Semiconductor device, method of growing a nitride semiconductor and method of manufacturing a semiconductor device
DE10134181B4 (en) Process for producing a p-type nitride semiconductor
DE112014002691T5 (en) Excitation region comprising nanodots (also referred to as &#34;quantum dots&#34;) in a matrix crystal grown on Si substrate and made of AlyInxGa1-y-xN crystal (y ≧ 0, x&gt; 0) with zincblende structure (also called &#34;cubic&#34;). and light-emitting device (LED and LD) obtained by using the same

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8320 Willingness to grant licenses declared (paragraph 23)
8339 Ceased/non-payment of the annual fee