DE19748006A1 - Method for the redundant transmission of ATM cells - Google Patents

Method for the redundant transmission of ATM cells

Info

Publication number
DE19748006A1
DE19748006A1 DE19748006A DE19748006A DE19748006A1 DE 19748006 A1 DE19748006 A1 DE 19748006A1 DE 19748006 A DE19748006 A DE 19748006A DE 19748006 A DE19748006 A DE 19748006A DE 19748006 A1 DE19748006 A1 DE 19748006A1
Authority
DE
Germany
Prior art keywords
atm cells
redundantly
atm
queues
status table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19748006A
Other languages
German (de)
Inventor
Stefan Dipl Ing Schroeder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19748006A priority Critical patent/DE19748006A1/en
Priority to CA002308509A priority patent/CA2308509A1/en
Priority to EP98956806A priority patent/EP1027790A1/en
Priority to PCT/DE1998/002913 priority patent/WO1999023792A1/en
Publication of DE19748006A1 publication Critical patent/DE19748006A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/153—ATM switching fabrics having parallel switch planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3027—Output queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/50—Overload detection or protection within a single switching element
    • H04L49/505—Corrective measures

Abstract

According to known methods, ATM cells are transmitted separately via connection elements arranged redundantly within switching systems. This presents a risk of unchecked ATM cell loss at the output end in the event of an overload or a fault. According to the inventive method, two redundantly arranged transmission devices are synchronised. This synchronisation process takes place by means of a common status table which is provided for the two devices, showing the current level of fullness of the cell queues.

Description

Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff von Patentanspruch 1.The invention relates to a method according to the preamble of claim 1.

Die Übertragung von einer Mehrzahl von ATM Verbindungen zuge­ hörigen ATM-Zellen wird gegebenenfalls über gleiche Verbin­ dungsabschnitte gesteuert. Dabei werden ATM-Zellen von Real- Time Verbindungen von denjenigen unterschieden, die Non-Real- Time Verbindungen angehören, wobei erstere im Sinne einer Priorisierung bevorzugt zu übertragen sind.The transmission of a plurality of ATM connections the associated ATM cells may have the same connection controlled sections. Here, ATM cells are real Time connections distinguished from those who are non-real Time connections belong, whereby the former in the sense of a Prioritization should be given priority.

Zur Behandlung von ATM-Zellen, die Non-Real-Time Verbindungen angehören, werden statistische Multiplexeinrichtungen (Sta­ tistical Multiplexing Units (SMU)) verwendet. Gemäß einer zeitgemäßen Realisierung dieser statistischen Multiplexein­ richtungen werden die ATM-Zellen aller Verbindungen in großen Pufferspeichern zwischengespeichert. Für jede virtuelle Non- Real-Time Verbindung steht hier ein logisch separierter Spei­ cher zur Verfügung.For the treatment of ATM cells, the non-real-time connections statistical multiplex facilities (Sta tistical multiplexing units (SMU)) are used. According to one contemporary implementation of this statistical multiplex the ATM cells of all connections will be large in directions Buffer memory cached. For every virtual non- Real-time connection is a logically separated memory available.

Die ATM-Zellen durchlaufen diese Einrichtungen und werden nach einem vorgegebenen Rechenschema auf die nachfolgend ge­ schalteten Verbindungsabschnitte geleitet. Der Inhalt dieser Speicher, die als logische Warteschlangen ausgebildet sind, wird durch sogenannte Scheduler Block Einrichtungen ge­ steuert, das heißt diese Einrichtungen bestimmen den Zeit­ punkt und die Frequenz (die Häufigkeit) mit der die ATM-Zelle einer bestimmten Verbindung auszulesen ist. Aus Redundanz­ gründen sind die statistische Multiplexeinrichtungen gedop­ pelt ausgebildet, so daß sich eine jede statistische Multi­ plexeinrichtung in einer Koppelfeldhälfte und die verblei­ bende in der anderen Koppelfeldhälfte befindet. Die Scheduler Block Einrichtungen eines jeden Paares von Multiplexeinrich­ tungen sind wie auch das Koppelfeld selbst nicht miteinander synchronisiert.The ATM cells pass through these facilities and will according to a predetermined calculation scheme on the following ge switched connection sections passed. The content of this Memories that are designed as logical queues, is ge by so-called scheduler block facilities controls, that means these facilities determine the time point and the frequency (frequency) with which the ATM cell a specific connection can be read out. For redundancy statistical multiplexing devices are doped pelt trained so that each statistical multi plexing device in a switching matrix half and the lead bende in the other half of the switching matrix. The scheduler  Block facilities of each pair of multiplexers like the switching matrix itself are not connected with each other synchronized.

Dies bedeutet, wie Fig. 1 detaillierter entnehmbar ist, daß die in einer eingangsseitig angeordneten Schnittstellenein­ richtung I-LIC ankommenden ATM-Zellenströme in zwei jeweils voneinander unabhängige, gleichartig ausgebildete ATM-Zellen­ ströme aufgespalten werden. Beide ATM-Zellenströme werden dann über jeweils getrennte, redundant ausgebildete Verbin­ dungs/-Übertragungsabschnitte den nachfolgenden Verbindungs­ abschnitten zugeführt. Die getrennt übertragenen ATM-Zellen werden dann wieder zusammengeführt,wobei ein Algorithmus RPCE entscheidet, welche der über die verschiedenen Verbindungs­ abschnitte übertragenen ATM-Zellen entgegengenommen und dem nachfolgenden Verbindungsabschnitt zugeführt werden. Der Al­ gorithmus RPCE gelangt in ausgangsseitig angeordneten Schnitt­ stelleneinrichtungen E-LIC zum Ablauf.This means, as can be seen in FIG. 1 in more detail, that the ATM cell streams arriving in an input-side device I-LIC are split into two mutually independent, identically designed ATM cell streams. Both ATM cell streams are then fed to the subsequent connection sections via separate, redundantly designed connection / transmission sections. The separately transmitted ATM cells are then merged again, an algorithm RPCE deciding which of the ATM cells transmitted over the different connection sections are received and fed to the subsequent connection section. The RPCE algorithm is executed in the E-LIC interface devices on the output side.

Beim Zusammenführen zweier ATM-Zellenströme durch den Algo­ rithmus RPCE besteht jedoch das Problem, daß durch die nicht vorhandene Synchronität der Schedular Block Einrichtungen es zu Überlastsituationen kommen kann, in denen ATM-Zellen will­ kürlich verloren gehen. Dies sollte jedoch unter allen Um­ ständen vermieden werden.When merging two ATM cell streams through the Algo rithmus RPCE there is, however, the problem that the existing synchronicity of the schedular block facilities it overload situations can arise in which ATM cells want get lost. However, this should be under all order be avoided.

Der Erfindung liegt die Aufgabe zugrunde, einen Weg aufzuzei­ gen, wie ATM-Zellen für Non-Real-Time-Verbindungen in ATM-Ver­ mittlungssystemen in effizienter Weise redundant gesteuert werden können.The invention has for its object to provide a way gene, such as ATM cells for non-real-time connections in ATM Ver averaging systems controlled redundantly in an efficient manner can be.

Vorteilhaft an der Erfindung ist insbesondere das Vorsehen einer für redundant angeordnete statistischen Multiplexein­ richtungen gemeinsamen Statustabelle. Beide Multiplexeinrich­ tungen greifen auf die hier gespeicherten Informationen zu. In der Statustabelle sind Informationen bezüglich des Füll­ grades der Warteschlangen der beiden redundant angeordneten statistischen Multiplexeinrichtungen abgelegt. Damit ist der Vorteil verbunden, daß die beiden statistischen Multiplexein­ richtungen auf Burst-Ebene synchronisiert sind.The provision of the invention is particularly advantageous one for redundant statistical multiplexing directions common status table. Both multiplexers services access the information stored here. In the status table there is information regarding the fill degree of the queues of the two redundantly arranged  statistical multiplex devices filed. So that's the Advantage connected that the two statistical multiplexes directions are synchronized at the burst level.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unter­ ansprüchen angegeben.Advantageous developments of the invention are in the sub claims specified.

Die Erfindung wird im folgenden anhand eines Ausführungsbei­ spiels näher erläutert.The invention is illustrated below with the aid of an embodiment explained in more detail.

Es zeigen:Show it:

Fig. 1 redundant ausgebildete Verbindungsabschnitte 0, 1 innerhalb eines Vermittlungssystems Fig. 1 redundant connection sections 0, 1 within a switching system

Fig. 2 redundant angeordnete Scheduler Block Einrichtungen SB0, SB1, auf denen das erfindungsgemäße Verfahren zum Ablauf gelangt. Fig. 2 redundant arranged Scheduler block means SB0, SB1 on which the inventive method passes to drain.

In Fig. 1 ist eine Vorrichtung aufgezeigt, auf der das erfin­ dungsgemäße Verfahren zum Ablauf gelangt. Demgemäß werden Ver­ bindungsabschnitte über eingangsseitig angeordnete Schnitt­ stelleneinrichtungen I-LIC an das Vermittlungssystem herange­ führt. Über diese Verbindungsabschnitte werden eine Mehrzahl von ATM-Zellenströmen geführt, die unterschiedlichen Verbin­ dungen zugehörig sind. Die ankommenden ATM-Zellen werden aus Redundanzgründen in der in Frage kommenden eingangsseitigen Schnittstelleneinrichtung I-LIC dupliziert.In Fig. 1, a device is shown on which the inventive method comes to an end. Accordingly, connecting sections are brought up to the switching system via interface devices I-LIC arranged on the input side. A plurality of ATM cell streams, which belong to different connections, are routed via these connection sections. The incoming ATM cells are duplicated in the input interface device I-LIC in question for redundancy reasons.

Die derart entstandenen identischen ATM-Zellen bzw. ATM-Zel­ lenströme werden dann über getrennt angeordnete Verbindungs­ abschnitte geleitet und am Ausgang des Vermittlungssystems in ausgangsseitig angeordneten Schnittstelleneinrichtungen E-LIC wieder zusammengeführt. Hier ist dann zu entscheiden, welche der beiden identischen ATM-Zellen über den nachfolgenden Verbindungsabschnitt geleitet werden soll. Diese Aufgabe wird von einem Algorithmus PRCE übernommen.The resulting identical ATM cells or ATM cell Oil flows are then via separately arranged connections sections directed and at the exit of the switching system in E-LIC interface devices arranged on the output side merged again. Then you have to decide which one of the two identical ATM cells over the following  Connection section should be directed. This task will taken from a PRCE algorithm.

Als Verbindungsabschnitte sind gemäß Fig. 1 die Verbindungs­ abschnitte 0, 1 aufgezeigt. Weiterhin sind in die Verbindungs­ abschnitte eine Mehrzahl von Einrichtungen eingefügt. Im Fall des Übertragungsabschnittes 0 sind dies eine (hier nicht näh­ er spezifizierte) Multiplexeinrichtung AMX0 sowie eine Multi­ plexeinrichtung I-SMU0. Bei letzerer handelt es sich um die bereits angesprochene statistische Multiplexeinrichtung, die eingangs des Vermittlungssystems angeordnet ist. Im weiteren ist ein Koppelfeld SN0 angeordnet, über das die ATM-Zellen durchgeschaltet werden sowie weitere Multiplexeinrichtungen AMX0 und E-SMU0. Bei letzterer handelt es sich ebenfalls um eine statistische Multiplexeinrichtung, die ausgangsseitig des Vermittlungssystems angeordnet ist. In gleicher Weise ist der Übertragungsabschnitt 1 ausgebildet.As the connecting portions 1, the compound are shown in FIG. Portions 0, 1 demonstrated. Furthermore, a plurality of devices are inserted into the connecting sections. In the case of transmission section 0, these are a multiplexing device AMX0 (not specified here) and a multiplexing device I-SMU0. The latter is the statistical multiplexing device already mentioned, which is arranged at the entrance to the switching system. Furthermore, a switching network SN0 is arranged, through which the ATM cells are switched through, as well as further multiplexing devices AMX0 and E-SMU0. The latter is also a statistical multiplexing device which is arranged on the output side of the switching system. The transmission section 1 is designed in the same way.

In Fig. 2 sind die Scheduler Block Einrichtungen SB0, SB1 auf­ gezeigt, die innerhalb der statistischen Multiplexeinrichtun­ gen I-SMU0, I-SMU1; E-SMU0, E-SMU1 angeordnet sind. Innerhalb der Scheduler Block Einrichtungen SB0, SB1 werden zum Spei­ chern der ATM-Zellen logische Warteschlangen geführt, in denen die ATM-Zellen zwischengespeichert werden. Nach einem vorgegebenen, in der in Frage kommenden Scheduler Block Einrichtung ablaufenden Rechenschema (Algorithmus) werden die ATM-Zellen den Wartschlangen entnommen und weitergeleitet. Als Algorithmus sei hier der Weighted Fair Queueing Algo­ rithmus verwendet, der ATM-Zellenströmen verbindungsindivi­ duell Gewichtungsfaktoren zuweist, womit dann beim Auslesen und Weiterleiten der einzelnen ATM-Zellen die verfügbare Übertragungsrate proportional aufgeteilt wird.In Fig. 2, the scheduler block devices SB0, SB1 are shown in the statistical multiplex devices I-SMU0, I-SMU1; E-SMU0, E-SMU1 are arranged. Within the scheduler block devices SB0, SB1, logical queues are stored for storing the ATM cells, in which the ATM cells are temporarily stored. The ATM cells are removed from the queues and forwarded in accordance with a predetermined calculation scheme (algorithm) which runs in the scheduler block device in question. The algorithm used here is the weighted fair queuing algorithm, which assigns weighting factors to connection cell ATM streams individually, so that the available transmission rate is divided proportionally when reading out and forwarding the individual ATM cells.

Erfindungsgemäß wird nun vorgeschlagen, die Scheduler Block Einrichtung SB eines redundant angeordneten Paares von Multiplexeinrichtungen SMU miteinander zu synchronisieren. Dies sind die in Fig. 2 aufgezeigten Scheduler Block Einrich­ tungen SB0, SB1 der statistischen Multiplexeinrichtungen E-SMU0, E-SMU1. Die Synchronisierung soll dabei nicht auf Zell­ ebene sondern auf Burstebene durchgeführt werden. Dabei ist unter einem Burst eine Mehrzahl von ATM-Zellen zu verstehen. Das Ende eines Bursts ist bei Verwendung von AAC Type 5 durch eine Markierung im Zellenkopf (Header) gekennzeichnet. Eine solche Synchronität bewirkt zwar nicht, daß exakt die gleichen ATM-Zellen zu gleichen Zeiten übertragen werden, stellt aber sicher, daß die mittlere Bedienfrequenz und damit die mittlere Übertragungsrate für eine bestimmte Verbindung in beiden statistischen Multiplexeinrichtungen E-SMU0, E-SMU1 die gleiche ist.According to the invention, it is now proposed to synchronize the scheduler block device SB of a redundantly arranged pair of multiplex devices SMU with one another. These are the scheduler block devices SB0, SB1 of the statistical multiplex devices E-SMU0, E-SMU1 shown in FIG. 2. The synchronization should not be carried out at the cell level but at the burst level. A burst is understood to mean a plurality of ATM cells. When using AAC Type 5, the end of a burst is identified by a marking in the cell header. Such synchronicity does not mean that exactly the same ATM cells are transmitted at the same times, but it ensures that the average service frequency and thus the average transmission rate for a certain connection in both statistical multiplexing devices E-SMU0, E-SMU1 are the same is.

Zur Herstellung der Synchronität wird eine gemeinsame Status­ tabelle T vorgesehen, in der verbindungsspezifisch eingetra­ gen wird, ob eine weitere ATM-Zelle in der Warteschlange ge­ speichert ist oder nicht. Die Statustabelle T kann dabei an beliebiger Stelle im Vermittlungssystem angeordnet sein. Vor­ zugsweise soll sie in einer der beiden statistischen Multi­ plexeinrichtungen E-SMU0, E-SMU1 angeordnet sein. Sie wird von den beiden statistischen Multiplexeinrichtungen E-SMU0, E-SMU1 bedient und gelesen. In der Statustabelle T wird der Füllzustand der Warteschlangen der beiden Scheduler Block Einrichtungen SB0, SB1 binär abgelegt. In diesen beiden Ein­ richtungen gelangt jeweils auch das angesprochene Weighted Fair Queueing Verfahren zum Ablauf. Beide Verfahren laufen separat ab und stehen miteinander nicht in Verbindung. Da es sich somit um einen quasi plesiochronen Ablauf handelt, wird durch dieses Verfahren in der Regel in der Partnereinrichtung eine andere Warteschlange bedient.A common status is used to establish synchronicity Table T provided, in the connection-specific entry whether another ATM cell is in the queue saves or not. The status table T can be placed anywhere in the switching system. Before preferably it should be in one of the two statistical multi plex devices E-SMU0, E-SMU1 can be arranged. she will of the two statistical multiplex devices E-SMU0, E-SMU1 operated and read. In the status table T the Filling status of the queues of the two scheduler blocks Devices SB0, SB1 are stored in binary form. In these two one The mentioned Weighted also goes in directions Fair queuing procedure for the process. Both procedures are ongoing separately and are not connected to each other. Because it it is a quasi plesiochronous process through this procedure usually in the partner institution served another queue.

Gemäß vorliegendem Ausführungsbeispiel wird nun davon ausge­ gangen, daß in der Scheduler Block Einrichtung SB0 die in den Warteschlangen gespeicherten ATM-Zellen nach Maßgabe des Weighted Fair Queing Verfahrens ausgelesen werden. Wird die letzte ATM-Zelle in einer Warteschlange ausgelesen, wird in der Statustabelle T vermerkt, daß die betreffende Warte­ schlange damit leer ist. Zeitgleich hierzu wird in der Sta­ tustabelle T geprüft, ob die redundante Warteschlange der Partnereinrichtung, in diesem Fall also der Scheduler Block Einrichtung SB1 mit ATM-Zellen gefüllt ist. Ist dies nicht der Fall, kommt der Weighted Fair Queing Algorithmus unver­ ändert weiter zum Ablauf, d. h. diese Warteschlange wird so­ lange nicht mehr bedient, bis eine neu ankommende ATM-Zelle diese wieder gefüllt hat.According to the present exemplary embodiment, this is now assumed were that in the scheduler block device SB0 the in the Queues stored ATM cells according to the Weighted fair queing procedures can be read out. Will the last ATM cell in a queue is read in the status table T notes that the relevant control room  queue with it empty. At the same time, the Sta T table T checked whether the redundant queue of the Partner institution, in this case the scheduler block Device SB1 is filled with ATM cells. Is not this If so, the Weighted Fair Queing algorithm is unsuccessful changes further to the process, d. H. this queue will be like this long no longer served until a newly arriving ATM cell filled it again.

Werden hier aber ATM-Zellen aufgefunden, ist dies ein Hinweis darauf, daß die beiden Warteschlangen ungleich mit ATM-Zellen gefüllt sind. In diesem Fall wird diese Warteschlange im nächsten Zyklus gemäß dem Weighted Fair Queing Verfahren nicht übersprungen - wie es beim alleinigen Ablauf dieses Verfahrens der Fall wäre - sondern erneut ausgelesen. Da die Warteschlange leer ist wird eine Leerzelle gesendet. Nur wenn beide Warteschlangen leer sind, wird die vorhandene Übertra­ gungskapazität durch das WFQ-Verfahren anderen Verbindungen zugeteilt.However, if ATM cells are found here, this is an indication insisted that the two queues differ from ATM cells are filled. In this case, this queue is in the next cycle according to the weighted fair queing procedure not skipped - as is the case with this alone Procedure would be the case - but read again. Since the Queue is empty, an empty cell is sent. Only if If both queues are empty, the existing transfer is capacity through the WFQ process other compounds allocated.

Damit sind die beiden Scheduler Block Einrichtung SB0, SB1 bzw. die jeweils zugeordneten statistischen Multiplexein­ richtungen auf Burst-Ebene synchronisiert.The two scheduler block devices are thus SB0, SB1 or the assigned statistical multiplex directions synchronized at burst level.

Als mögliche Variante kann auch erst das Vorhandensein von mindestens n Zellen (n < 1) das Re-scheduling in der Partner SMU und damit einen sich ändernden Eintrag in der Status­ tabelle anstoßen.As a possible variant, the presence of at least n cells (n <1) re-scheduling in the partner SMU and thus a changing entry in the status toast table.

Dieser Lösungsansatz erlaubt auch für den Congestion-Fall die nichtsynchronisierte Leerung von Verbindungswarteschlangen. Selbst wenn ganz unterschiedliche Verbindungen verworfen wer­ den, kann es nicht zu Überlast im RPCE kommen, da ja die durch das Weighted Fair Queing Verfahren frei werdende Über­ tragungskapazität nicht sofort von den anderen Verbindungen benutzt werden kann. Es können somit alle bestehenden SMU- Mechanismen beibehalten werden. Nur der Schaltungsblock des Re-Scheduling muß modifiziert werden. Auch ist es vollkommen ausreichend, dieses Verfahren auf die ausgangsseitig ange­ ordneten statistischen Multiplexeinrichtungen zu beschränken.This approach also allows for congestion Unsynchronized emptying of connection queues. Even if completely different connections are rejected that, there can be no overload in the RPCE, since yes through the Weighted Fair Queing procedure carrying capacity not immediately from the other connections can be used. All existing SMU Mechanisms are maintained. Only the circuit block of the  Re-scheduling must be modified. It is also perfect sufficient, this procedure on the output side to limit ordered statistical multiplexers.

Claims (6)

1. Verfahren zur redundanten Übertragung von ATM-Zellen, mit innerhalb von Vermittlungssystemen redundant angeordneten Verbindungsabschnitten (0, 1), die in ersten und zweiten Schnittstelleneinrichtungen (I-LIC, E-LIC) zusammengeführt werden, und in die jeweils eine Mehrzahl von Übertragungsein­ richtungen (SN0, SN1, E-SMU0, E-SMU1; SB0, SB1) eingefügt sind, und über die ATM-Zellen ausgehend von der ersten Schnittstelleneinrichtung (I-LIC) redundant übertragen wer­ den, wobei die ATM-Zellen in Warteschlangen zweier, redundant angeordneter Übertragungseinrichtungen (SB0, SB1) zwischen­ gespeichert und nach einem festgelegten Rechenschema geleert werden, dadurch gekennzeichnet, daß wenigstens eine Statustabelle (ST) vorgesehen ist, die Informationen bezüglich des Füllgrades der Warteschlangen der beiden redundant angeordneten Übertragungseinrichtungen (SB0, SB1) aufweist.1. Method for the redundant transmission of ATM cells, with connection sections (0, 1) arranged redundantly within switching systems, which are brought together in first and second interface devices (I-LIC, E-LIC), and in each of which a plurality of transmissions directions (SN0, SN1, E-SMU0, E-SMU1; SB0, SB1) are inserted, and are transmitted redundantly via the ATM cells, starting from the first interface device (I-LIC), the ATM cells being in queues of two , redundantly arranged transmission devices (SB0, SB1) are temporarily stored and emptied according to a defined calculation scheme, characterized in that at least one status table (ST) is provided which contains information regarding the filling level of the queues of the two redundantly arranged transmission devices (SB0, SB1) . 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das festgelegte Rechenschema das Weighted Fair Queuing Verfahren ist.2. The method according to claim 1, characterized, that the defined calculation scheme is weighted fair queuing Procedure is. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die in der Statustabelle (T) gespeicherten Informationen in binärer Form abgelegt sind.3. The method according to claim 1 or 2, characterized, that the information stored in the status table (T) are stored in binary form. 4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Statustabelle (T) in den ausgangsseitigen Übertragungs­ einrichtungen angeordnet wird. 4. The method according to claim 1 to 3, characterized, that the status table (T) in the output transmission facilities is arranged.   5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß beim Auslesen der letzten in einer Warteschlange gespei­ cherten ATM-Zelle ein Eintrag in der Statustabelle vorgenom­ men und überprüft wird, ob in der redundant angeordneten War­ teschlange noch ATM-Zellen vorhanden sind.5. The method according to any one of the preceding claims, characterized, that saved in a queue when reading the last one saved ATM cell made an entry in the status table and it is checked whether in the redundantly arranged war queue of ATM cells are still available. 6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß im Falle, daß in einer der Warteschlangen ATM-Zellen gespeichert sind, während in der redundant angeordneten Warteschlange keine vorhanden sind, Leezellen gesendet wer­ den.6. The method according to any one of the preceding claims, characterized, that in the event that in one of the queues ATM cells are stored while arranged in the redundant No queue exists, Lee cells are sent to anyone the.
DE19748006A 1997-10-30 1997-10-30 Method for the redundant transmission of ATM cells Withdrawn DE19748006A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19748006A DE19748006A1 (en) 1997-10-30 1997-10-30 Method for the redundant transmission of ATM cells
CA002308509A CA2308509A1 (en) 1997-10-30 1998-09-30 Method for redundantly transmitting atm cells
EP98956806A EP1027790A1 (en) 1997-10-30 1998-09-30 Method for redundantly transmitting atm cells
PCT/DE1998/002913 WO1999023792A1 (en) 1997-10-30 1998-09-30 Method for redundantly transmitting atm cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19748006A DE19748006A1 (en) 1997-10-30 1997-10-30 Method for the redundant transmission of ATM cells

Publications (1)

Publication Number Publication Date
DE19748006A1 true DE19748006A1 (en) 1999-05-06

Family

ID=7847142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19748006A Withdrawn DE19748006A1 (en) 1997-10-30 1997-10-30 Method for the redundant transmission of ATM cells

Country Status (4)

Country Link
EP (1) EP1027790A1 (en)
CA (1) CA2308509A1 (en)
DE (1) DE19748006A1 (en)
WO (1) WO1999023792A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526105A2 (en) * 1991-08-02 1993-02-03 AT&T Corp. Duplicated-memory synchronization arrangement
EP0613272A2 (en) * 1992-12-28 1994-08-31 AT&T Corp. Resynchronization of asynchronous transfer mode (ATM) switch fabric

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548985A1 (en) * 1995-12-28 1997-07-03 Siemens Ag Method for prioritizing cell streams in systems that transmit information according to an asynchronous transfer mode (ATM)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0526105A2 (en) * 1991-08-02 1993-02-03 AT&T Corp. Duplicated-memory synchronization arrangement
EP0613272A2 (en) * 1992-12-28 1994-08-31 AT&T Corp. Resynchronization of asynchronous transfer mode (ATM) switch fabric

Also Published As

Publication number Publication date
WO1999023792A1 (en) 1999-05-14
CA2308509A1 (en) 1999-05-14
EP1027790A1 (en) 2000-08-16

Similar Documents

Publication Publication Date Title
DE2818505C2 (en) Method and system for packet transmission of voice
DE69534540T2 (en) Apparatus and method for processing bandwidth requests in an ATM switch
DE19634492B4 (en) Method for the optimized transmission of ATM cells over connection sections
DE69731073T2 (en) SERVICE MULTIPLEXER
EP0730362A2 (en) Method and circuitry for transfer of data packets, transferred by an ATM communication system, to an output line
EP0683583B1 (en) Method and circuit for fault-free rerouting of a cell information flow through an alternate path
EP0682422B1 (en) Method and device for synchronising redundantly transmitted information cell streams
DE19617816B4 (en) Method for the optimized transmission of ATM cells over connection sections
DE60200572T2 (en) Multiplexer and multiplexing method for optimizing the bandwidth management of a digital transmission channel
EP0173274B1 (en) Method and circuit arrangement for realizing and maintaining a time division broadband connection
EP0870416B1 (en) Process for prioritising of cell streams in systems which transmit data in an asynchronous mode (atm)
DE19748006A1 (en) Method for the redundant transmission of ATM cells
EP0960551B1 (en) Method and circuit for transmitting information cells during virtual linking with various priorities
DE69532882T2 (en) SYNCHRONOUS TRANSMISSION SYSTEMS
EP0916231B1 (en) Process for optimising load distribution between connection sections of data package transmission systems
EP0749222A2 (en) ATM communication device
EP0849969B1 (en) Procedure for the optimized transfer of ATM cells over connection links
EP0900513B1 (en) Process for optimizing the utilization of connecting links in systems which transmit data in data packets
EP1010293A2 (en) Method and circuit for transmitting message units in message streams with different priority
WO1999003232A1 (en) Method for optimizing the use of connecting sections in variable bit rate (abr) traffic
WO1999004535A1 (en) Method for optimizing load in link segments in abr traffic
DE19625861C2 (en) Circuit arrangement for synchronizing redundantly transmitted message cell streams
DE102009057365B4 (en) Method and device for generating a reorganized transport data stream
EP1040711B1 (en) Device for transmitting and/or receiving data in an sdh or pdh transmission system
DE3502679A1 (en) Transfer device for the clock adaptation of two network nodes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal