DE19744925B4 - Method for detecting unwanted open connections - Google Patents

Method for detecting unwanted open connections Download PDF

Info

Publication number
DE19744925B4
DE19744925B4 DE1997144925 DE19744925A DE19744925B4 DE 19744925 B4 DE19744925 B4 DE 19744925B4 DE 1997144925 DE1997144925 DE 1997144925 DE 19744925 A DE19744925 A DE 19744925A DE 19744925 B4 DE19744925 B4 DE 19744925B4
Authority
DE
Germany
Prior art keywords
component
electrostatic
electrical
tested
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997144925
Other languages
German (de)
Other versions
DE19744925A1 (en
Inventor
Georg Dipl.-Ing. Moß
Jürgen Dipl.-Ing. Sanetra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Telekom AG
Original Assignee
Deutsche Telekom AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Telekom AG filed Critical Deutsche Telekom AG
Priority to DE1997144925 priority Critical patent/DE19744925B4/en
Publication of DE19744925A1 publication Critical patent/DE19744925A1/en
Application granted granted Critical
Publication of DE19744925B4 publication Critical patent/DE19744925B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit

Abstract

Verfahren zum Erkennen unerwünschter offener Verbindungen von elektrischen und/oder elektronischen Bauteilen, insbesondere von Halbleiterbausteinen mit hochohmigen Eingängen, zur Feststellung einer hierauf basierenden verminderten Störfestigkeit gegen elektrostatische Felder mit den Verfahrensschritten:
a) Erfassen eines Zustands oder mehrerer Zustände zumindest eines vorbestimmten Ausgangs wenigstens eines zu prüfenden elektrischen und/oder elektronischen Bauteils,
b) Einbringen des zu prüfenden Bauteils in eine Einrichtung zum Erzeugen eines elektrostatischen Feldes,
c) Erzeugen eines elektrostatischen Feldes vorbestimmter Feldstärke,
d) erneutes Erfassen des oder der Zustände des zumindest einen Ausgangs des Bauteils,
e) Vergleichen der in Schritt a) und d) gewonnenen Ergebnisse.
Method for detecting unwanted open connections of electrical and / or electronic components, in particular of semiconductor components with high-impedance inputs, for determining a reduced immunity to electrostatic fields based thereon with the method steps:
a) detecting one or more states of at least one predetermined output of at least one electrical and / or electronic component to be tested,
b) introducing the component to be tested into a device for generating an electrostatic field,
c) generating an electrostatic field of predetermined field strength,
d) again detecting the state or states of the at least one output of the component,
e) comparing the results obtained in steps a) and d).

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Verfahren zum Prüfen der Störfestigkeit elektrischer und/oder elektronischer Bauteile, insbesondere Halbleiterbausteine mit hochohmigen Eingängen, gegen elektrostatische Felder.The The invention relates to a method for testing the immunity of electrical and / or electronic components, in particular semiconductor components with high-impedance inputs against electrostatic fields.

Elektrische und Elektronische Bauteile der gattungsbildenden Art sind dem Fachmann in ihren vielfältigen Variationen bekannt und werden bei den unterschiedlichsten Baugruppen und Geräten, insbesondere auch auf dem Gebiet der Kommunikationstechnik eingesetzt.electrical and Electronic components of the generic type are those skilled in the art in their diverse Variations are known and used in a wide variety of assemblies and devices, especially used in the field of communication technology.

Um die Funktionstüchtigkeit und -zuverlässigkeit derartiger Bauteile zu gewährleisten, werden diese üblicherweise bereits bei der Herstellung bis hin zur Endabnahme vielfältigen Prüfungen unterzogen und insbesondere auch auf deren Störsicherheit und elektromagnetische Verträglichkeit (EMV) getestet.Around the functionality and reliability to ensure such components These are usually already subjected to various tests during production up to final acceptance and in particular also on their interference immunity and electromagnetic compatibility (EMC) tested.

Um ein Halbleiterbauelement hinsichtlich seines Durchbruchverhaltens bei elektrostatischer Aufladung zu testen, wird in US 4,806,857 A eine Vorrichtung zum Prüfen eines solchen Halbleiterbauelements beschrieben. Dabei wird ein geladenes Modell des Bauelements benutzt, das aufgrund elektrostatischer Aufladung eines dielektrischen Gehäuses des Halbleiterbauelements beschädigt wurde. Die elektrostatische Aufladung erfolgt dadurch, daß eine Metallplatte mit dem dielektrischen Gehäuse in Berührung gebracht wird. Anschließend wird eine zweistufige Entladung des Halbleiterbauelements durchgeführt, wobei es bei einer kritischen Feldstärke zu einem Durchbruch des Halbleiterbauelements kommt, das heißt, ein hochohmiger Zustand zwischen zwei Anschlußstiften geht in einen, zumeist irreversiblen, niederohmigen Zustand über.In order to test a semiconductor device in terms of its breakdown behavior with electrostatic charging, is in US 4,806,857 A a device for testing such a semiconductor device described. In this case, a charged model of the device is used, which has been damaged due to electrostatic charging of a dielectric housing of the semiconductor device. The electrostatic charging is effected by bringing a metal plate into contact with the dielectric housing. Subsequently, a two-stage discharge of the semiconductor device is carried out, wherein there is a breakthrough of the semiconductor device at a critical field strength, that is, a high-impedance state between two pins goes into a, usually irreversible, low-impedance state.

Zur Prüfung einer elektrischen Leiteranordnung, insbesondere von Leiterbahnen auf einer Leiterplatte, auf Kurzschluß und/oder Unterbrechung wird in DE 41 34 193 A1 ein Verfahren beschrieben, bei dem Prüfpunkte der Leiteranordnung mittels Meßsonden kontaktiert und die ermittelten Meßergebnisse ausgewertet werden. Dabei wird die Leiteranordnung mit einem inhomogenen elektrischen Feld beaufschlagt und mindestens ein sich aufgrund des elektrischen Feldes bildendes Potential von den Meßsonden an den einzelnen Prüfpunkten abgenommen und mit dem Potential anderer Prüfpunkte und/oder mit einer Referenz verglichen wird.To test an electrical conductor arrangement, in particular of printed conductors on a printed circuit board, to short circuit and / or interruption is in DE 41 34 193 A1 describes a method in which contact points of the conductor arrangement contacted by measuring probes and the determined measurement results are evaluated. In this case, the conductor arrangement is subjected to an inhomogeneous electric field and at least one potential forming on the basis of the electric field is taken from the measuring probes at the individual test points and compared with the potential of other test points and / or with a reference.

Gleichwohl dieser Überprüfungen häuften sich die Beschwerden, daß einzelne Geräte mit elektrischen und/oder elektronischen Bauteilen in deren Funktionstauglichkeit zeitweise fehlerbehaftet sind. So beklagten sich Benutzer von Telefonapparaten, daß diese vorübergehend ausfielen und nach einer gewissen Zeit wieder voll funktionsfähig seien oder sogar vollständig aussetzen. Da in vielen derartigen Fällen bei der Instandsetzung und Wartung keine Fehler festgelstellt werden konnten und Instandhalter um eine Zerstörung durch statische Spannungen zu vermeiden, mit Erdungsarmbändern mit einer Bezugserde verbunden sind, wurde als Ursache dieser Störungen ein Problem hinsichtlich der elektromagnetischen Verträglichkeit vermutet. Alle für die Prüfung der elektromagnetischen Verträglichkeit bekannten Prüf- und Meßverfahen – ESD (elektrostatic discharge) verliefen jedoch negativ.nevertheless These reviews piled up the complaints that individual equipment with electrical and / or electronic components in their functional capability are temporarily faulty. So telephone users complained that this temporarily failed and after a certain time were fully functional again or even completely expose. As in many such cases in the repair and maintenance no errors could be fixed and maintenance staff around a destruction with static straps to avoid using grounding straps with connected to a reference ground, was the cause of these disturbances Problem with electromagnetic compatibility supposed. All for the exam the electromagnetic compatibility known test and measuring methods - ESD (electrostatic discharge) but were negative.

Nachforschungen bei den Herstellerfirmen ergaben, daß im wesentlichen nur Geräte betroffen waren, bei denen einzelne Eingänge (PINs) eines Bauteils nicht definiert abgeschlossen bzw. offen waren. Ausgehend von der Vermutung, daß die Ursache für die vorstehend beschriebenen Störungen in dem Bereich dieser offenen Eingänge zu suchen ist, wurde auf das folgende Phänomen geschlossen:
Ein offener Eingang in Form nicht abgeschlossener Pins eines elektrischen und/oder elektronischen Bauteils stellen jeweils eine kleine Fläche dar und bildet somit gegenüber einem Bezugspotential eine kleine Kapazität aus. Wird das Bauteil einem elektrostatischen Feld ausgesetzt, wird auf den Pin eine Ladung übertragen, die zu einem Verschiebestrom führt, wodurch wiederum zwischen dem offenen Eingang und dem Bezugspotential eine Spannung erzeugt wird. Erreicht diese Spannung einen vorbestimmten Schaltpegel des Bausteins, wird dessen Ausgang in einen nicht gewünschten logischen Zustand geschaltet. Je hochohmiger dabei die Eingänge des Bauteils sind, desto geringere Verschiebeströme reichen aus, um die für den unerwünschten Schaltvorgang notwendigen Schaltspannungen zu erzeugen. Ein dieses Störphänomen überprüfendes Meßverfahren ist aus dem Stand der Technik nicht bekannt.
Investigations by the manufacturers showed that essentially only devices were affected in which individual inputs (PINs) of a component were not defined closed or open. Based on the assumption that the cause of the above-described disturbances is to be found in the area of these open inputs, the following phenomenon was concluded:
An open input in the form of non-terminated pins of an electrical and / or electronic component each represents a small area and thus forms a small capacitance relative to a reference potential. When the component is exposed to an electrostatic field, a charge is transferred to the pin which results in a displacement current, which in turn creates a voltage between the open input and the reference potential. When this voltage reaches a predetermined switching level of the module, its output is switched to a non-desired logic state. The higher the impedance of the inputs of the component, the lower displacement currents are sufficient to generate the necessary for the unwanted switching operation switching voltages. A measurement method which checks this disturbance phenomenon is not known from the prior art.

Aufgabe der Erfindung ist es daher, ein Verfahren bereitzustellen, mit welchem die Störfestigkeit eines elektronischen und/oder elektrischen Bauteils gegen elektrostatische Felder geprüft und offene, insbesondere hochohmige Eingänge des Bauteils erkannt werden können.task The invention is therefore to provide a method with which the immunity of a electronic and / or electrical component against electrostatic Fields checked and open, in particular high-impedance inputs of the component are detected can.

Diese Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst.These The object is achieved with the features of claim 1.

Um das Erkennen offener unerwünschter elektrischer Verbindungen zu ermöglichen und eine hierdurch begründete verminderte Störfestigkeit gegen elektrostatische Felder bei elektrischen und/oder elektronischen Bauteilen nachzuweisen, wird in erfindungsgemäßer Weise das zu prüfende Bauteil einem elektrostatischen Feld definierter Feldstärke ausgesetzt. Ein Vergleich eines definierten Zustandes wenigstens eines Ausgangs des Bauteils (z. B. der logische Pegel an einem bestimmten Ausgang), der ermittelt wird, bevor das Bauteil dem elektrostatischen Feld ausgesetzt worden ist, mit dem Zustand desselben Ausgangs des Bauteils nach dem Einbringen in das elektrostatische Feld, ermöglicht erstmals, unerwünschte offene Verbindungen gezielt aufzuspüren und nach einem vorschriftsmäßigen Abschließen dieser offenen Verbindungen die Störfestigkeit gegen elektrostatische Felder wesentlich zu erhöhen.In order to enable the detection of open unwanted electrical connections and to prove a resulting reduced immunity to electrostatic fields in electrical and / or electronic components is in inven According to the manner in which the component to be tested is exposed to an electrostatic field of defined field strength. A comparison of a defined state of at least one output of the device (eg, the logic level at a particular output) determined before the device has been exposed to the electrostatic field with the state of the same device output after insertion into the device Electrostatic field, makes it possible for the first time to selectively detect unwanted open connections and to increase the immunity to electrostatic fields after proper completion of these open connections.

Das erfindungsgemäße Verfahren kann vorzugsweise insbesondere unmittelbar bei der Halbleiterherstellung zur Kontrolle von integrierten Bausteinen auf offene, nicht aus dem IC herausgeführte Verbindungen, bei der Qualitätssicherung und Fertigungsüberwachung zur Suche nach offenen Eingängen, die die Funktion von Geräten oder Baugruppen beeinträchtigen können und zum Auffinden von nicht einwandfreien oder vergessenen Lötverbindungen während oder nach der Fertigung sowie im Bereich der elektromagnetischen Verträglichkeitsprüfungen als Meßverfahren für die Störfestigkeit gegen elektrostatische Felder eingesetzt werden. Dadurch können im Vorfeld erhebliche Kosten durch Nachbesserungen oder infolge von Rückrufaktionen vermieden werden.The inventive method may be particularly preferred directly in semiconductor manufacturing to control built-in blocks on open, not off led out of the IC Connections, in quality assurance and production monitoring to search for open entrances, the function of devices or components can and for finding improper or forgotten solder joints during or after production as well as in the field of electromagnetic compatibility testing as measurement methods for the immunity used against electrostatic fields. This can be done in the Considerable costs due to rework or as a result of recalls be avoided.

In vorteilhafter und bevorzugter Ausgestaltung wird zur Durchführung des erfindungsgemäßen Verfahrens ein herkömmlicher Plattenkondensator eingesetzt, so daß die Überprüfung eines Gerätes bzw. Bauteils auf schnelle und einfache Art und Weise auch unmittelbar vor Ort beim Kunden durchgeführt werden kann.In advantageous and preferred embodiment is for carrying out the inventive method a conventional one Plate capacitor used so that the review of a device or Component in a quick and easy way and immediately carried out on site at the customer can be.

Die Erfindung wird nachfolgend anhand einer in den Zeichnungen dargestellten Ausführungsform beispielhaft beschrieben. Es zeigen:The Invention is described below with reference to an illustrated in the drawings embodiment described by way of example. Show it:

1 eine schematische Draufsicht auf eine Ausführungsform einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens, 1 a schematic plan view of an embodiment of an apparatus for performing the method according to the invention,

2 eine schematische Seitenansicht der in 1 dargestellten Ausführungsform und 2 a schematic side view of in 1 illustrated embodiment and

3 eine Prinzipskizze der Wirkweise des erfindungsgemäßen Verfahrens. 3 a schematic diagram of the mode of action of the method according to the invention.

Nachfolgend wird auf die 1 und 2 Bezug genommen, welche beispielhaft eine besonders einfache Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens darstellen. Das zu prüfende Gerät ist in diesem Ausführungsbeispiel ein handelsübliches Telefon, bei welchem ein Telefonhörer 1 über eine Telefonhörerschnur mit der dazu gehörigen Ablageschale 2 verbunden ist, die wiederum über eine Telefonanschlußschnur mit einer TAE-Dose 3 verbunden ist. Der Telefonhörer 1 ist, wie insbesondere bei 2 zu sehen, zwischen zwei elektrisch leitfähige Platten 4 und 5 angeordnet. Bei der in den 1 und 2 dargestellten Anordnung sind zwischen der oberen und unteren Platte 4 bzw. 5 elektrische Isolatoren 6 angeordnet, die die beiden Platten 4 und 5 in einem vorbestimmten Abstand zueinander halten, ohne diese elektrisch miteinander zu verbinden. Die untere Platte 5 ist mit Schutzerde verbunden. Ein einstellbares Gleichspannungsnetzgerät 7, das eine Hochspannung von beispielsweise 7 kV liefern kann, ist mit der positiver Anschlußklemme an der oberen Platte 4 und mit der negativen Anschlußklemme an der unteren Platte 5 angeschlossen. Es sei darauf hingewiesen, daß die Polarität der Platten 4 und 5 nicht vorgeschrieben, sondern frei wählbar ist. Ferner ist ein Meßgerät 8 mit dem Spannungsgerät 7 über die Anschlußklemme elektrisch verbunden.Below is on the 1 and 2 Referenced, which represent an example of a particularly simple device for carrying out the method according to the invention. The device under test in this embodiment is a commercially available telephone in which a telephone receiver 1 via a telephone receiver cord with the associated storage tray 2 connected, in turn, via a telephone line cord with a TAE box 3 connected is. The telephone receiver 1 is, as in particular at 2 see, between two electrically conductive plates 4 and 5 arranged. In the in the 1 and 2 shown arrangement are between the upper and lower plate 4 respectively. 5 electrical insulators 6 arranged the two plates 4 and 5 hold each other at a predetermined distance without electrically connecting them together. The bottom plate 5 is connected to protective earth. An adjustable DC power supply 7 , which can supply a high voltage of, for example, 7 kV, is connected to the positive terminal on the upper plate 4 and with the negative terminal on the lower plate 5 connected. It should be noted that the polarity of the plates 4 and 5 not prescribed, but freely selectable. Further, a measuring device 8th with the voltage device 7 electrically connected via the terminal.

Der Abstand zwischen den beiden Platten 4 und 5 bei der in den 1 und 2 beispielhaft dargestellten Versuchsanordnung beträgt 10 cm. Bei einem Spannungsgerät 7 mit einer max. Ausgangsspannung von 7 kV kann somit eine max. Feldstärke von 70 kV/m erzeugt werden. Aufgrund der relativ großen Fläche der oberen Platte 4 von ungefähr 50 auf 50 cm wurde diese bei der experimentellen Versuchsdurchführung zusätzlich mit nicht dargestellten Berührungsschutz aufgebaut, wobei die eigentliche metallische Platte beidseitig mit einer PVC-Isolierung beschichtet wurde. Bei der oberen Platte 4 kann es sich beispielsweise um eine 2 mm dicke Aluminiumplatte und bei der unteren Platte 5 um eine 1 mm dicke Kupferplatte handeln. Die untere Platte 5 dient als Auflagefläche für das zu prüfende Objekt 1 und kann größe als die obere Platte 4 bemessen sein. Auch wenn mit der dargestellten Anordnung bzw. des dargestellten Aufbaus eines Plattenkondensators nur kleine Objekte, wie beispielsweise das Telefon 1 geprüft werden können, können bei entsprechender Vergrößerung des Abstandes der Platten 4 und 5 zueinander auch größere Objekte geprüft werden. Die an den Platten 4 und 5 anliegende Spannung ist hierfür entsprechend zu erhöhen, um die für eine Prüfung vorbestimmten Feldstärken zu erzeugen.The distance between the two plates 4 and 5 at the in the 1 and 2 exemplified experimental arrangement is 10 cm. For a voltage device 7 with a max. Output voltage of 7 kV can thus a max. Field strength of 70 kV / m are generated. Due to the relatively large area of the upper plate 4 from about 50 to 50 cm, this was additionally built in the experimental experiment implementation with contact protection, not shown, wherein the actual metallic plate was coated on both sides with a PVC insulation. At the top plate 4 For example, it may be a 2mm thick aluminum plate and the lower plate 5 to act a 1 mm thick copper plate. The bottom plate 5 serves as a bearing surface for the object to be tested 1 and may be bigger size than the top plate 4 be measured. Even if with the illustrated arrangement or the illustrated construction of a plate capacitor only small objects, such as the phone 1 can be tested, with a corresponding increase in the distance of the plates 4 and 5 each other larger objects are checked. The on the plates 4 and 5 The applied voltage must be correspondingly increased in order to generate the field strengths predetermined for a test.

Nachfolgend wird auf 3 Bezug genommen, welche die Wirkungsweise des erfindungsgemäßen Verfahrens schematisch darstellt. Nach Erzeugung eines elektrostatischen Feldes zwischen den beiden Platten 4 und 5 liegt zwischen diesen eine Spannung Uc an, wobei infolge der Polarität der beiden Platten 4 und 5 die durch die Pfeile 9 angedeuteten Feldlinien von der oberen Platte 4 zur unteren Platte 5 verlaufen. Umfaßt das zu prüfende Gerät eine offene Verbindung, stellt diese eine kleine mit der Linie 10 angedeutete Fläche dar (stark vergrößert dargestellt), die gegenüber dem Bezugspotential 11, welches beispielsweise durch einen mit der unteren Platte 5 elektrisch verbundener benachbarter Pin gebildet werden kann, eine kleine Kapazität ausbildet. Das zwischen den Platten 4 und 5 aufgebaute elektrostatischen Feld bewirkt, daß das Potential an dem Pin 10 steigt und dadurch eine Spannung Ue zwischen dem Pin 10 und der Bezugsfläche 11 erzeugt wird. Erreicht die Spannung Ue einen schaltungstechnisch vorbestimmten Schaltpegel, wird ein entsprechender Ausgang des Bauteils in einen nicht gewünschten Zustand geschaltet.The following will be on 3 Reference is made, which schematically illustrates the operation of the method according to the invention. After generation of an electrostatic field between the two plates 4 and 5 is between these a voltage Uc, due to the polarity of the two plates 4 and 5 by the arrows 9 indicated field lines from the upper plate 4 to the lower plate 5 run. Includes the device to be tested an open connection, this one makes a little with the line 10 indicated area is (shown greatly enlarged), compared to the reference potential 11 which, for example, by one with the lower plate 5 electrically connected adjacent pin can be formed, forming a small capacity. That between the plates 4 and 5 built-up electrostatic field causes the potential on the pin 10 rises and thereby a voltage Ue between the pin 10 and the reference surface 11 is produced. If the voltage Ue reaches a circuit-switched predetermined switching level, a corresponding output of the component is switched to a non-desired state.

Sind vor dem Prüfen des Bauteils 1 die Zustände vorbestimmter Ausgänge erfaßt und protokolliert worden und werden bei oder nach Durchführung des Verfahrens wiederum die Zustände der gleichen Ausgänge erfaßt und protokolliert, kann durch Vergleichen der hierbei jeweils gewonnenen Ergebnisse eine unerwünschte offene Verbindung erkannt und und behoben werden. Es sei darauf hingewiesen, daß es sich bei den zu erfassenden Zuständen um Spannungen und/oder Ströme als auch um ein einfaches akustisches oder visuelles Wahrnehmen handeln kann, und zwar in Abhängigkeit von dem prüfenden Gerätes und der Wirkung des geschalteten Zustandes.Are before checking the component 1 the states of predetermined outputs have been detected and logged, and in turn, the states of the same outputs are detected and logged during or after execution of the method, an unwanted open connection can be detected and corrected by comparing the results obtained in each case. It should be noted that the states to be detected may be voltages and / or currents as well as simple auditory or visual sensing, depending on the device under test and the effect of the switched state.

Claims (2)

Verfahren zum Erkennen unerwünschter offener Verbindungen von elektrischen und/oder elektronischen Bauteilen, insbesondere von Halbleiterbausteinen mit hochohmigen Eingängen, zur Feststellung einer hierauf basierenden verminderten Störfestigkeit gegen elektrostatische Felder mit den Verfahrensschritten: a) Erfassen eines Zustands oder mehrerer Zustände zumindest eines vorbestimmten Ausgangs wenigstens eines zu prüfenden elektrischen und/oder elektronischen Bauteils, b) Einbringen des zu prüfenden Bauteils in eine Einrichtung zum Erzeugen eines elektrostatischen Feldes, c) Erzeugen eines elektrostatischen Feldes vorbestimmter Feldstärke, d) erneutes Erfassen des oder der Zustände des zumindest einen Ausgangs des Bauteils, e) Vergleichen der in Schritt a) und d) gewonnenen Ergebnisse.Method for detecting unwanted open connections of electrical and / or electronic components, in particular of semiconductor devices with high-impedance inputs, to determine a Based thereon reduced immunity to electrostatic immunity Fields with the process steps: a) detecting a condition or more states at least a predetermined output of at least one electrical to be tested and / or electronic component, b) introduction of the component to be tested in a device for generating an electrostatic field, c) Generating an electrostatic field of predetermined field strength, d) recapture the state or states of the at least one output of the component, e) comparing the results obtained in steps a) and d). Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für das Erzeugen des elektrostatischen Feldes vorbestimmter Feldstärke ein Plattenkondensator verwendet wird.Method according to claim 1, characterized in that that for generating of the electrostatic field of predetermined field strength Plate capacitor is used.
DE1997144925 1997-10-10 1997-10-10 Method for detecting unwanted open connections Expired - Fee Related DE19744925B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997144925 DE19744925B4 (en) 1997-10-10 1997-10-10 Method for detecting unwanted open connections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997144925 DE19744925B4 (en) 1997-10-10 1997-10-10 Method for detecting unwanted open connections

Publications (2)

Publication Number Publication Date
DE19744925A1 DE19744925A1 (en) 1999-05-06
DE19744925B4 true DE19744925B4 (en) 2006-08-10

Family

ID=7845231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997144925 Expired - Fee Related DE19744925B4 (en) 1997-10-10 1997-10-10 Method for detecting unwanted open connections

Country Status (1)

Country Link
DE (1) DE19744925B4 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806857A (en) * 1986-04-11 1989-02-21 Oki Electric Industry Co., Ltd. Apparatus for testing semiconductor devices
DE4134193A1 (en) * 1991-04-10 1992-10-15 Atg Electronic Gmbh Testing electrical conductor arrangement, esp. on circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806857A (en) * 1986-04-11 1989-02-21 Oki Electric Industry Co., Ltd. Apparatus for testing semiconductor devices
DE4134193A1 (en) * 1991-04-10 1992-10-15 Atg Electronic Gmbh Testing electrical conductor arrangement, esp. on circuit board

Also Published As

Publication number Publication date
DE19744925A1 (en) 1999-05-06

Similar Documents

Publication Publication Date Title
DE102013207775B4 (en) Device for detecting a fault in an electrical line
DE102018126028B4 (en) Fault detection circuit and method for detecting a neutral point ground fault
DE102014220017A1 (en) Battery system with a trained for supplying a high-voltage network with electrical energy battery and a measuring device for measuring at least one insulation resistance of the battery
EP2283716B1 (en) Electronic device and method for testing a circuit board
WO2015135869A1 (en) Safety testing arrangement and method for the operation thereof
DE102015200902A1 (en) Circuit arrangement for high-voltage tests and high-voltage test system
DE4036081A1 (en) PORTABLE SEMICONDUCTOR STORAGE DEVICE
DE102016105882A1 (en) Method and device for protective conductor monitoring
DE19744925B4 (en) Method for detecting unwanted open connections
DE19742055C2 (en) Device for testing circuit boards
DE202019100047U1 (en) High-voltage connector
EP3567389B1 (en) Method for the continuous insulation monitoring of an electrical conductor
DE102009050279B4 (en) Apparatus and method for checking the resistance of electrical ground connections
DE3509201A1 (en) Method and device for fault diagnosis on solar modules
DE4413585C2 (en) Circuit arrangement for partial discharge measurement in a test object
DE102021105605B4 (en) METHOD OF DETECTING A TRANSITION RESISTANCE OF A TOUCH-SAFE INTERFACE AND INTERFACE
DE102018108026B3 (en) Device for testing a power relay
DE102008050154A1 (en) Wiring plate and method for preventing high voltage damage
DE3109465C2 (en) Circuit for applying interference signals to the power lines of electrical devices
DE19845108B4 (en) Procedure for determining CDM test data
DE2558838A1 (en) Switching capacity testing of metal cased power switches - using case voltage supply of opposite polarity to test voltage to allow for open circuits
DE102021112808A1 (en) Electrical circuit arrangement and method for detecting a short circuit
DE19541244A1 (en) Test system for testing electrical connection of unencumbered of structural elements
DE19944246B4 (en) Characterization of the EOS / ESD behavior of ICs
DE102022100349A1 (en) Connector with a first and a second sensor element for detecting a leakage current, arrangement with two connectors and method for detecting a leakage current in a connector

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502