DE19744098B4 - Process for producing a matrix of thin film transistors for liquid crystal displays - Google Patents

Process for producing a matrix of thin film transistors for liquid crystal displays Download PDF

Info

Publication number
DE19744098B4
DE19744098B4 DE19744098A DE19744098A DE19744098B4 DE 19744098 B4 DE19744098 B4 DE 19744098B4 DE 19744098 A DE19744098 A DE 19744098A DE 19744098 A DE19744098 A DE 19744098A DE 19744098 B4 DE19744098 B4 DE 19744098B4
Authority
DE
Germany
Prior art keywords
film transistors
tft
thin film
photoresist
application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19744098A
Other languages
German (de)
Other versions
DE19744098A1 (en
Inventor
Dieter Schurig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19744098A priority Critical patent/DE19744098B4/en
Priority to PCT/DE1998/002463 priority patent/WO1999018608A1/en
Priority to EP98951194A priority patent/EP0943156A1/en
Priority to JP52074299A priority patent/JP2001507481A/en
Priority to KR1019997004784A priority patent/KR20000069207A/en
Priority to TW087114349A priority patent/TW437098B/en
Publication of DE19744098A1 publication Critical patent/DE19744098A1/en
Application granted granted Critical
Publication of DE19744098B4 publication Critical patent/DE19744098B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren für Flüssigkristallbildschirme, gekennzeichnet durch die Schritte:
– Aufbringen einer transparenten leitfähigen Schicht (11) für die Bildpunktelektrode auf ein Substrat (10);
– Aufbringen eines Metalls (12) für die Zeilen und als Gate-Kontakte der Transistoren (TFT);
– Beschichten mit Fotolack (13);
– erste Belichtung der Fotolackschicht (13) und Strukturieren der Gate-Kontakte der Dünnschichttransistoren (TFT) und der Bildpunktelektroden;
– zweite Belichtung der Fotolackschicht (13);
– Entfernen der Metallschicht (12) im Bereich der Bildpunkte (BP);
– Entfernen der Fotolackschicht (13);
– Aufbringen eines Gate-Isolators (14) für die Dünnschichttransistoren (TFT);
– Aufbringen eines intrinsischen Halbleiters (15);
– Aufbringen eines p- oder n-dotierten Halbleiters (16) als Drain- und Source-Kontakte (D, S) der Dünnschichttransistoren (TFT);
– Aufbringen einer Metallisierung (17) der Spalten der Dünnschichttransistor-Matrix sowie der Drain- und Source-Kontakte (D, S) der Dünnschichttransistoren (TFT);
– Beschichten mit Fotolack...
Method for producing a matrix from thin-film transistors for liquid crystal screens, characterized by the steps:
- Applying a transparent conductive layer (11) for the pixel electrode on a substrate (10);
- Application of a metal (12) for the rows and as gate contacts of the transistors (TFT);
- coating with photoresist (13);
- First exposure of the photoresist layer (13) and structuring of the gate contacts of the thin-film transistors (TFT) and the pixel electrodes;
- second exposure of the photoresist layer (13);
- Removing the metal layer (12) in the area of the pixels (BP);
- removing the photoresist layer (13);
- Application of a gate insulator (14) for the thin film transistors (TFT);
- Application of an intrinsic semiconductor (15);
- Application of a p- or n-doped semiconductor (16) as drain and source contacts (D, S) of the thin film transistors (TFT);
- Applying a metallization (17) of the columns of the thin film transistor matrix and the drain and source contacts (D, S) of the thin film transistors (TFT);
- Coating with photoresist ...

Figure 00000001
Figure 00000001

Description

Die Erfindung geht aus von einem Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren, für Flüssigkristallbildschirme.The The invention is based on a method for producing a matrix from thin film transistors, for liquid crystal screens.

Es sind bisher Verfahren zur Herstellung einer a:Si-H-Dünnschichttransistor-Matrix für Flüssigkristallbildschirme bekannt, die in der Regel 5–7 fotolitografische Maskenschritte benötigen. Jeder Fotolitografie-Schritt dieser Verfahren bedeutet eine Beschichtung mit Fotolack, das Belichten und Entwickeln des Fotolacks und einen anschließenden Ätzprozeß. Die Zahl der Prozeßschritte bestimmt nicht nur die Kosten des Produktes, sondern auch die Ausbeute. Bei jedem Litografie-Schritt treten außerdem zwangsläufig Defekte auf.It are processes for producing an a: Si-H thin film transistor matrix for liquid crystal screens known, which are usually 5-7 need photolithographic masking steps. Every step in photography this process means a coating with photoresist, the exposure and developing the resist and a subsequent etching process. The number of process steps determines not only the cost of the product, but also the yield. With every litography step defects also inevitably occur on.

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Anspruchs 1 ermöglicht die Herstellung einer Dünnschichttransistor-Matrix für Flüssigkristallbildschirme mit nur drei Belackungsschritten, wobei Bildschirme mit nur wenigen Bildpunktdefekten und Dünnschichttransistoren mit einer hohen Beweglichkeit der Ladungsträger erzielbar sind. Das Verfahren erlaubt außerdem die Erzielung einer hohen Ausbeute. Im wesentlichen basiert die Erfindung auf der Verschmelzung einiger Prozeßschritte durch Doppelbelichtung von Fotolackschichten und einem Lift-Off-Schritt, in dem der Fotolack und die Passivierung im Bereich der Kontakte gemeinsam entfernt werden. Durch die geringe Anzahl von Prozeßschritten des erfindungsgemäßen Verfahrens ist die Ausbeute bei der Herstellung von Flüssigkristallbildschirmen sehr hoch. Die geringeren Produktionszeiten und die Einsparung von Maschinen und Verbrauchsmaterial ermöglichen eine kostengünstige Fertigung, die sich auch im Produktpreis niederschlagen kann. Darüber hinaus entsteht durch die geringere Anzahl von Prozeßschritten auch eine geringere Umweltbelastung als bei herkömmlichen Verfahren. Die Bildpunktelektroden sind direkt auf dem Substrat angeordnet und lassen sich daher besonders einfach strukturieren.The inventive method with the characterizing features of claim 1 enables Production of a thin film transistor matrix for liquid crystal screens with only three coating steps, with screens with only a few Pixel defects and thin film transistors with a high mobility of the charge carriers can be achieved. The procedure allowed as well achieving a high yield. Basically, the Invention on the amalgamation of several process steps by double exposure of photoresist layers and a lift-off step in which the photoresist and the passivation in the area of the contacts removed together become. Due to the small number of process steps of the method according to the invention the yield in the manufacture of liquid crystal displays is very high high. The shorter production times and the saving of machines and enable consumables an inexpensive Manufacturing that can also be reflected in the product price. Furthermore the lower number of process steps also results in a lower number Environmental pollution than with conventional processes. The pixel electrodes are arranged directly on the substrate and are therefore particularly easy to structure.

In den abhängigen Ansprüchen sind Maßnahmen aufgeführt, die vorteilhafte Weiterbildungen und Verbesserungen des im Anspruch 1 angegebenen Verfahrens ermöglichen.In the dependent claims are measures lists the advantageous developments and improvements of the claim 1 allow specified procedure.

So kann beispielsweise als transparente leitfähige Schicht für die Bildpunktelektrode Indium-Zinnoxyd (ITO) auf ein unstrukturiertes Glassubstrat aufgesputtert werden. Durch die damit verbundene einfache Strukturierung des ITO entstehen nur geringe Bildpunktfehler. Als Zeilen- und Gate-Kontakte kann vorzugsweise Titan oder auch eine Tantal-Molybdän-Legierung aufgesputtert werden. Die Strukturierung der ITO- und Titan-Schichten kann vorzugsweise naßchemisch erfolgen.So can, for example, as a transparent conductive layer for the pixel electrode Sputtered indium tin oxide (ITO) on an unstructured glass substrate become. Due to the simple structuring of the ITO only small pixel errors arise. As row and gate contacts can preferably titanium or a tantalum-molybdenum alloy be sputtered on. The structuring of the ITO and titanium layers can preferably wet chemical respectively.

Weitere Vorteile ergeben sich, wenn nacheinander SiNx als Gate-Isolator, a-Si:H als Halbleiter, n+-a-Si:H als Drain- und Source-Kontakte in einem Vakuum in einem PECVD-System abgeschieden und durch Plasmaätzen strukturiert werden. Durch die Abscheidung dieser Schichtfolge ohne Unterbrechung des Vakuums lassen sich Dünnschichttransistoren mit einer hohen Beweglichkeit, einem kleinen Sperrstrom, einem kleinen Sperrbereich, einer geringen Schwellspannung und hoher elektrischer und thermischer Stabilität erzielen.Further advantages result if SiNx as gate insulator, a-Si: H as semiconductor, n + -a-Si: H as drain and source contacts are deposited in a vacuum in a PECVD system and structured by plasma etching , By depositing this layer sequence without interrupting the vacuum, thin-film transistors with high mobility, a small reverse current, a small reverse range, a low threshold voltage and high electrical and thermal stability can be achieved.

Für die Spaltenmetallisierung und die Drain- und Source-Kontakte kann beispielsweise eine Molybdän- oder Titanschicht aufgesputtert und durch naßchemisches Ätzen strukturiert werden. Für die Kontakte läßt sich vorzugsweise Aluminium aufsputtern und ebenfalls naßchemisch ätzen. Selbstverständlich sind für die Metallisierungen auch andere Metalle einsetzbar.For column metallization and the drain and source contacts can be, for example, a molybdenum or Sputtered titanium layer and structured by wet chemical etching become. For the contacts can be preferably sputter on aluminum and also etch wet-chemical. Of course for the Metallizations can also be used with other metals.

In der Zeichnung ist die Prozeßfolge einer bevorzugten Ausgestaltung des Verfahrens dargestellt und in der folgenden Beschreibung näher beschrieben.In the drawing is the process sequence a preferred embodiment of the method shown and in the following description closer described.

Es zeigen:It demonstrate:

1a)1c) einen Querschnitt durch einen Bildpunkt eines Flüssigkristallbildschirms in mehreren Prozeßschritten zur Strukturierung des Gate-Oxyds und der Bildpunktelektrode; 1a) - 1c) a cross section through a pixel of a liquid crystal screen in several process steps for structuring the gate oxide and the pixel electrode;

2a)2f) einen der 1 entsprechenden Querschnitt durch den Bildpunkt in unterschiedlichen Prozeßschritten zur Strukturierung der Spaltenmetallisierung, der Drain- und Source-Kontakte, der dotierten und intrinsischen Halbleiterschichten; 2a) - 2f) one of the 1 Corresponding cross section through the pixel in different process steps for structuring the column metallization, the drain and source contacts, the doped and intrinsic semiconductor layers;

3a)3d) einen der 1 entsprechenden Querschnitt durch den Bildpunkt in unterschiedlichen Prozeßschritten zur Strukturierung der Kontaktmetallisierung und der Passivierung. 3a) - 3d) one of the 1 Corresponding cross section through the pixel in different process steps for structuring the contact metallization and passivation.

In 1a) sind auf ein Glassubstrat 10 eine Indium-Zinnoxyd-Schicht (ITO) 11 und eine Titanschicht 12 aufgebracht, vorzugsweise in einer Beschichtungsanlage mit hintereinanderfolgenden Targets und anschließend mit einer Fotolackschicht 13 beschichtet worden. Anschließend wird die Maske zur Strukturierung des Gates des späteren Dünnschichttransistors TFT und der Bildpunktelektrode eines Bildpunktes BP belichtet und entwickelt. Danach wird zunächst die Titanschicht 12 und dann die ITO-Schicht 11 in einer Anlage durch Umschalten der Ätzmedien naßchemisch geätzt, so daß sich die in 1b) gezeigte Struktur ergibt. In 1c) ist die Struktur nach dem Belichten und Entwickeln einer ITO-Maske sowie dem naßchemischen Ätzen der Titanschicht 12 im Bereich des Bildpunktes BP und nach Entfernung des Fotolacks gezeigt. Hiermit ist der erste Belackungsschritt beendet.In 1a) are on a glass substrate 10 an indium tin oxide layer (ITO) 11 and a titanium layer 12 applied, preferably in a coating system with successive targets and then with a photoresist layer 13 been coated. The mask for structuring the gate of the later thin-film transistor TFT and the pixel electrode of a pixel BP is then exposed and developed. After that, the titanium layer is first 12 and then the ITO layer 11 in a system by chemical etching by switching the etching media, so that the in 1b) structure shown results. In 1c) is the structure after exposing and developing one ITO mask and the wet chemical etching of the titanium layer 12 shown in the area of the image point BP and after removal of the photoresist. This completes the first coating step.

In 2 wird der zweite Belackungsschritt erläutert. Zunächst wird, wie in 2a) gezeigt, in einem Vakuum in einem PECVD-Verfahren eine Schichtfolge aus SiNx 14, a-Si:H 15 und n+-a-Si:H 16 abgeschieden und dann auf diese Schichtfolge Molybdän 17 als Metallisierung der Spalten und Drain- und Source-Kontakte aufgesputtert. Anschließend wird das gesamte Substrat wieder mit einer Fotolackschicht 13 versehen. In 2b) ist die Struktur nach Belichten und Entwickeln einer Gate-Oxyd-Maske und einer Halbleiter-Maske und dem naßchemischen Ätzen der Molydänschicht 17 gezeigt. 2c) zeigt die Struktur nach einem Entfernen der Fotolackschicht 13 im Bereich des Dünnschichttransistors TFT. 2d) zeigt die Struktur nach dem Plasmaätzen des n-dotierten Halbleiters 16, des intrinsischen Halbleiters 15 und des Gate-Oxyds 14. Der Halbleiterkanal des Dünnschichttransistors TFT bleibt von der Molybdänschicht 17 bedeckt. Im Prozeßschritt, der in 2e) gezeigt ist, ist im Bereich des Halbleiterkanals die Molybdänschicht 17 naßchemisch und anschließend die n-dotierte Halbleiterschicht 16 sowie teilweise die undotierte Halbleiterschicht 15 in einem Plasmaätzschritt weggeätzt worden. Anschließend wird der Fotolack 13 entfernt, so daß sich die in 2f) gezeigte Struktur ergibt.In 2 the second coating step is explained. First, as in 2a) shown a layer sequence of SiNx in a vacuum in a PECVD process 14 , a-Si: H 15 and n + -a-Si: H 16 deposited and then molybdenum on this layer sequence 17 sputtered on as metallization of the gaps and drain and source contacts. Then the entire substrate is again covered with a photoresist layer 13 Mistake. In 2 B) is the structure after exposure and development of a gate oxide mask and a semiconductor mask and the wet chemical etching of the molydane layer 17 shown. 2c) shows the structure after removing the photoresist layer 13 in the area of the thin film transistor TFT. 2d) shows the structure after the plasma etching of the n-doped semiconductor 16 , the intrinsic semiconductor 15 and the gate oxide 14 , The semiconductor channel of the thin film transistor TFT remains from the molybdenum layer 17 covered. In the process step that in 2e) is shown, the molybdenum layer is in the region of the semiconductor channel 17 wet chemical and then the n-doped semiconductor layer 16 and partly the undoped semiconductor layer 15 etched away in a plasma etching step. Then the photoresist 13 removed so that the in 2f) structure shown results.

3 zeigt den dritten Belackungsschritt. Im in 3a) gezeigten Verfahrensstadium ist eine Aluminiumschicht 18 ganzflächig aufgesputtert und anschließend eine Fotolackschicht 13 aufgebracht worden. Die Aluminiumschicht 18 und die Fotolackschicht 13 erstreckt sich dabei auch über Kontakte, die in den 1 und 2 aus Übersichtlichkeitsgründen weggelassen worden sind. 3b) zeigt die Struktur nach dem Belichten und Entwickeln einer Maske für die Kontakte und Kontaktfinger KF im Bereich des Bildpunktes BP sowie dem naßchemischen Ätzen der Aluminiumschicht 18. Anschließend wird, wie 3c) zeigt, ganzflächig eine transparente Passivie rung, vorzugsweise SiNx 19, aufgebracht. Dann wird in einem Lift-Off-Schritt der Fotolack 13 im Bereich der Kontaktfinger KF und der Kontakte zusammen mit der darüber befindlichen Passivierung 19 entfernt, wodurch sich die in 3d) gezeigte fertige Struktur ergibt. 3 shows the third coating step. In in 3a) The process stage shown is an aluminum layer 18 sputtered all over and then a layer of photoresist 13 been applied. The aluminum layer 18 and the photoresist layer 13 extends to contacts made in the 1 and 2 have been omitted for reasons of clarity. 3b) shows the structure after exposure and development of a mask for the contacts and contact fingers KF in the area of the image point BP and the wet chemical etching of the aluminum layer 18 , Then how 3c) shows a transparent passivation over the entire surface, preferably SiNx 19 , applied. Then the photoresist is applied in a lift-off step 13 in the area of the contact fingers KF and the contacts together with the passivation above 19 removed, causing the in 3d) finished structure shown results.

Claims (7)

Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren für Flüssigkristallbildschirme, gekennzeichnet durch die Schritte: – Aufbringen einer transparenten leitfähigen Schicht (11) für die Bildpunktelektrode auf ein Substrat (10); – Aufbringen eines Metalls (12) für die Zeilen und als Gate-Kontakte der Transistoren (TFT); – Beschichten mit Fotolack (13); – erste Belichtung der Fotolackschicht (13) und Strukturieren der Gate-Kontakte der Dünnschichttransistoren (TFT) und der Bildpunktelektroden; – zweite Belichtung der Fotolackschicht (13); – Entfernen der Metallschicht (12) im Bereich der Bildpunkte (BP); – Entfernen der Fotolackschicht (13); – Aufbringen eines Gate-Isolators (14) für die Dünnschichttransistoren (TFT); – Aufbringen eines intrinsischen Halbleiters (15); – Aufbringen eines p- oder n-dotierten Halbleiters (16) als Drain- und Source-Kontakte (D, S) der Dünnschichttransistoren (TFT); – Aufbringen einer Metallisierung (17) der Spalten der Dünnschichttransistor-Matrix sowie der Drain- und Source-Kontakte (D, S) der Dünnschichttransistoren (TFT); – Beschichten mit Fotolack (13); – erste Belichtung der Fotolackschicht (13) und Strukturieren der Metallisierung (17) außerhalb der Halbleiterkanäle der Dünnschichttransistoren (TFT); – zweite Belichtung der Fotolackschicht (13) im Bereich der Halbleiterkanäle der Dünnschichttransistoren und Strukturieren der dotierten und intrinsischen Halbleiterschichten (15, 16) außerhalb der Halbleiterkanäle der Dünnschichttransistoren (TFT); – Entfernen der Metallisierung (17) im Bereich der Halbleiterkanäle der Dünnschichttransistoren (TFT); – Entfernen des dotierten Halbleiters (16) im Bereich der Halbleiterkanäle; – Entfernen des Fotolacks (13); – Aufbringen einer weiteren Metallisierung (18) für Drain- und Source-Kontakte; – Beschichten mit Fotolack (13); – Strukturieren der weiteren Metallisierung (18); – Aufbringen einer transparenten Passivierung (19); – Entfernen der Passivierung (19) im Bereich der Drain- und Source-Kontakte beim Entfernen des Fotolacks (13).Method for producing a matrix of thin-film transistors for liquid crystal screens, characterized by the steps: - application of a transparent conductive layer ( 11 ) for the pixel electrode on a substrate ( 10 ); - application of a metal ( 12 ) for the rows and as gate contacts of the transistors (TFT); - coating with photoresist ( 13 ); - first exposure of the photoresist layer ( 13 ) and structuring the gate contacts of the thin-film transistors (TFT) and the pixel electrodes; - second exposure of the photoresist layer ( 13 ); - removing the metal layer ( 12 ) in the area of the pixels (BP); - removing the photoresist layer ( 13 ); - application of a gate insulator ( 14 ) for the thin film transistors (TFT); - application of an intrinsic semiconductor ( 15 ); - application of a p- or n-doped semiconductor ( 16 ) as drain and source contacts (D, S) of the thin film transistors (TFT); - application of a metallization ( 17 ) the columns of the thin film transistor matrix and the drain and source contacts (D, S) of the thin film transistors (TFT); - coating with photoresist ( 13 ); - first exposure of the photoresist layer ( 13 ) and structuring the metallization ( 17 ) outside the semiconductor channels of the thin film transistors (TFT); - second exposure of the photoresist layer ( 13 ) in the area of the semiconductor channels of the thin-film transistors and structuring of the doped and intrinsic semiconductor layers ( 15 . 16 ) outside the semiconductor channels of the thin film transistors (TFT); - removal of the metallization ( 17 ) in the area of the semiconductor channels of the thin film transistors (TFT); - removing the doped semiconductor ( 16 ) in the area of the semiconductor channels; - removing the photoresist ( 13 ); - application of a further metallization ( 18 ) for drain and source contacts; - coating with photoresist ( 13 ); - structuring the further metallization ( 18 ); - application of a transparent passivation ( 19 ); - removal of passivation ( 19 ) in the area of the drain and source contacts when removing the photoresist ( 13 ). Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als transparente leitfähige Schicht (11) für die Bildpunktelektroden Indium-Zinnoxyd (ITO) auf ein Glassubstrat (10) aufgesputtert wird.A method according to claim 1, characterized in that as a transparent conductive layer ( 11 ) for the pixel electrodes indium tin oxide (ITO) on a glass substrate ( 10 ) is sputtered on. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für die Zeilen- und Gate-Kontakte Titan (12) oder eine TaMo-Legierung aufgesputtert wird.Method according to claim 1 or 2, characterized in that for the row and gate contacts titanium ( 12 ) or a TaMo alloy is sputtered on. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Strukturierung der ITO- und Titan- oder Ta-Mo-Schichten (11, 12) naßchemisch erfolgt.A method according to claim 3, characterized in that the structuring of the ITO and titanium or Ta-Mo layers ( 11 . 12 ) is carried out wet-chemically. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nacheinander SiNx als Gate-Isolator (14), a-Si:H als Halbleiter (15) und n+-a-Si:H als Drain- und Source-Kontakte (D, S) in einem Vakuum in einem PECVD-System abgeschieden und durch Plasmaätzen strukturiert wird.Method according to one of claims 1 to 4, characterized in that SiNx as the gate insulator ( 14 ), a-Si: H as a semiconductor ( 15 ) and n + -a-Si: H as drain and source contacts (D, S) in egg is deposited in a vacuum in a PECVD system and structured by plasma etching. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß für die Spaltenmetallisierung und die Drain- und Source-Kontakte (D, S) eine Molybdän- oder Titanschicht (17) aufgesputtert und durch naßchemisches Ätzen strukturiert wird.Method according to one of claims 1 to 5, characterized in that for the column metallization and the drain and source contacts (D, S) a molybdenum or titanium layer ( 17 ) sputtered on and structured by wet chemical etching. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß für die Drain- und Source-Kontakte eine Aluminiumschicht (18) aufgesputtert und durch naßchemisches Ätzen strukturiert wird.Method according to one of claims 1 to 6, characterized in that for the drain and source contacts an aluminum layer ( 18 ) sputtered on and structured by wet chemical etching.
DE19744098A 1997-10-06 1997-10-06 Process for producing a matrix of thin film transistors for liquid crystal displays Expired - Fee Related DE19744098B4 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19744098A DE19744098B4 (en) 1997-10-06 1997-10-06 Process for producing a matrix of thin film transistors for liquid crystal displays
PCT/DE1998/002463 WO1999018608A1 (en) 1997-10-06 1998-08-24 METHOD FOR PRODUCING A MATRIX FROM THIN-FILM TRANSISTORS, INCLUDING WITH a:Si-H AS SEMICONDUCTOR, INTENDED FOR LIQUID CRYSTAL DISPLAYS
EP98951194A EP0943156A1 (en) 1997-10-06 1998-08-24 METHOD FOR PRODUCING A MATRIX FROM THIN-FILM TRANSISTORS, INCLUDING WITH a:Si-H AS SEMICONDUCTOR, INTENDED FOR LIQUID CRYSTAL DISPLAYS
JP52074299A JP2001507481A (en) 1997-10-06 1998-08-24 Method for producing a matrix for a liquid crystal display, in particular comprising a thin-film transistor having a: Si-H as semiconductor
KR1019997004784A KR20000069207A (en) 1997-10-06 1998-08-24 Method for producing a matrix from thin-film transistors, including with a:Si-H as semiconductor, intended for liquid crystal displays
TW087114349A TW437098B (en) 1997-10-06 1998-08-29 Process to produce a matrix composed of thin-film transistors, particularly with a: Si-H as semiconductor for liquid crystal screens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19744098A DE19744098B4 (en) 1997-10-06 1997-10-06 Process for producing a matrix of thin film transistors for liquid crystal displays

Publications (2)

Publication Number Publication Date
DE19744098A1 DE19744098A1 (en) 1999-04-15
DE19744098B4 true DE19744098B4 (en) 2004-12-09

Family

ID=7844733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19744098A Expired - Fee Related DE19744098B4 (en) 1997-10-06 1997-10-06 Process for producing a matrix of thin film transistors for liquid crystal displays

Country Status (6)

Country Link
EP (1) EP0943156A1 (en)
JP (1) JP2001507481A (en)
KR (1) KR20000069207A (en)
DE (1) DE19744098B4 (en)
TW (1) TW437098B (en)
WO (1) WO1999018608A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904270B1 (en) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 Thin film transistor array substrate and manufacturing method of the same
KR100561646B1 (en) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234369A (en) * 1984-05-07 1985-11-21 Nec Corp Double gate type thin-film transistor
US4767723A (en) * 1987-10-30 1988-08-30 International Business Machines Corporation Process for making self-aligning thin film transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
DE19744098A1 (en) 1999-04-15
KR20000069207A (en) 2000-11-25
TW437098B (en) 2001-05-28
EP0943156A1 (en) 1999-09-22
WO1999018608A1 (en) 1999-04-15
JP2001507481A (en) 2001-06-05

Similar Documents

Publication Publication Date Title
DE102009044337B4 (en) Array substrate for a display and method of making the same
DE4339721C1 (en) Method for producing a matrix of thin-film transistors
DE19808989B4 (en) Thin film transistor and manufacturing process therefor
DE69833717T2 (en) Cross-electric field active matrix liquid crystal display device and method of making the same
DE19727212C2 (en) Manufacturing method for a thin film transistor, thin film transistor and liquid crystal display panel constructed therefrom
DE19809084C2 (en) Liquid crystal display device and manufacturing method therefor
DE68923727T2 (en) Process for producing an active matrix substrate.
DE19906815B4 (en) Liquid crystal display and method of manufacturing the same
DE3884891T2 (en) Active matrix cell and its manufacturing process.
DE19808990A1 (en) Thin film transistor and manufacturing process therefor
DE60108834T2 (en) Pixel cell with thin film transistor for display device
DE69418399T2 (en) Thin film assembly and method of manufacture
US5466620A (en) Method for fabricating a liquid crystal display device
DE10328327B4 (en) Radiation detector for imaging arrays
DE19744098B4 (en) Process for producing a matrix of thin film transistors for liquid crystal displays
DE19754784B4 (en) Process for producing a matrix from thin-film transistors with storage capacities
KR20000003173A (en) Method of forming tft(thin film transistor) lcd(liquid crystal display)
KR100507283B1 (en) A method for manufacturing of thin film transistor liquid crystal display
DE3812135B4 (en) A method of making high yield electrical contacts of amorphous N + silicon
DE4310640C1 (en) Thin-film transistor matrix mfg. system - with subsequent indium-tin oxide layer used as mask for etching prior metallisation mark
DE112019002781T5 (en) TRANSISTOR ARRANGEMENTS
DE19723330A1 (en) Method of manufacturing thin film transistors and thin film transistors
DE3916534A1 (en) STRUCTURE OF FIELD EFFECT TRANSISTOR AND PIXEL ELECTRODE FOR USE IN LIQUID CRYSTAL DISPLAYS AND METHOD FOR PRODUCING THE STRUCTURE
KR100619160B1 (en) Method of manufacturing tft-lcd
DE3808400C2 (en)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee