DE19742946C2

DE19742946C2 - Test circuit on a semiconductor chip

Info

Publication number: DE19742946C2
Application number: DE1997142946
Authority: DE
Inventors: Thomas Blon
Original assignee: Siemens AG
Current assignee: Intel Germany Holding GmbH
Priority date: 1997-09-29
Filing date: 1997-09-29
Publication date: 2000-10-12
Anticipated expiration: 2017-09-30
Also published as: DE19742946A1; WO1999017353A1

Description

Die Erfindung betrifft eine Testschaltung auf einem Halblei terchip mit Testbauelementen in Meßstrecken, die über Leiter bahnen mit Kontaktflächen zur Zuführung und Abführung von Testsignalen bzw. Meßsignalen verbunden sind, zur Bestimmung von Kenngrößen der Testbauelemente.The invention relates to a test circuit on a half lead terchip with test components in measuring sections, which are connected by conductors tracks with contact surfaces for feeding and discharging Test signals or measurement signals are connected for determination of parameters of the test components.

Die Messung von Technologieparametern oder Kenngrößen auf Halbleiter-Chips, wie z. B. die Stromergiebigkeit von NMOS- /PMOS-Transistoren, Polyhochohm- oder Polyniederohm-Wider ständen auf Scheibenebene ist von großer Bedeutung für die Fehleranalyse bei Analog- und Mixed-Signal-Schaltungen. Her kömmlicherweise erfolgt diese Messung über eine Vielzahl von Kontaktflächen, sog. Pads, die in der Regel zusammen mit an deren Kontaktflächen außerhalb des Bereichs der Schaltung in einem Padrahmen angeordnet sind. Mittels Meßspitzen und ähn lichem wird von externen Meßeinrichtungen auf die Kontaktflä chen zugegriffen, die wiederum über Leiterbahnen mit den Meß strecken mit den zu testenden Bauelementen verbunden werden.The measurement of technology parameters or parameters Semiconductor chips, such as B. the current output of NMOS / PMOS transistors, poly-high or poly-low-resistance stands at the slice level is of great importance for the Fault analysis for analog and mixed signal circuits. Here This measurement is conventionally carried out over a large number of Contact areas, so-called pads, which are usually together with whose contact areas outside the range of the circuit in a pad frame are arranged. Using measuring tips and the like Lichem is from external measuring devices on the contact surface Chen accessed, which in turn via conductor tracks with the measuring stretch with the components to be tested.

Mit fortschreitender Verkleinerung der auf Chips befindlichen Schaltungen wird die Größe der Chips in zunehmendem Maße von den Kontaktflächen bestimmt. Droht die Chipfläche wegen der Kontaktflächen zur Bestimmung der Technologieparameter größer zu werden, als für die eigentliche Funktion des Chips unbe dingt notwendig ist, so konnte diesem Flächenproblem nur durch Weglassen von Kontaktflächen begegnet werden. Dieser Verzicht sorgt aber erfahrungsgemäß bei einer späteren Feh leranalyse für stark erhöhten Arbeitsaufwand, da die zur Ana lyse nötigen Technologieparameter nicht in der nötigen Quali tät und Quantität zur Verfügung standen.As the size of the chips is reduced Circuits is increasing in size from chips the contact areas. The chip area threatens because of Larger contact areas for determining the technology parameters to become unbe for the actual function of the chip is absolutely necessary, so this area problem could only can be countered by omitting contact surfaces. This Experience has shown, however, that waiving should result in a later mistake leranalysis for greatly increased workload, since the ana necessary technology parameters are not of the required quality quantity and quantity were available.

Der Erfindung liegt die Aufgabe zugrunde, eine Testschaltung der eingangs genannten Art anzugeben, bei der die Anzahl der Meßstrecken vergrößert und dennoch wenig Chipfläche verbraucht wird.The invention has for its object a Specify test circuit of the type mentioned, in which the number of measuring sections increased and yet little Chip area is consumed.

Die erfindungsgemäße Lösung dieser Aufgabe besteht darin, daß eine signalgesteuerte Auswahllogik-Schaltung vorhanden ist, welche mindestens einen Steuersignal-Eingang aufweist, der mit einer Kontaktfläche verbunden ist, daß die Ausgänge der Auswahllogik-Schaltung mit Signaleingängen der jeweils mindestens ein Testbauelement aufweisenden Meßstrecken verbunden sind, und daß alle Meßstrecken ausgangsseitig mit einer einzigen Kon taktfläche verbunden sind.The inventive solution to this problem is that a signal-controlled selection logic circuit is available, which has at least one control signal input which is connected to a contact surface that the outputs of the Selection logic circuit with signal inputs of the measuring sections each having at least one test component are connected, and that all measuring sections on the output side with a single con tact area are connected.

Ein Kerngedanke der Erfindung besteht darin, aus der Vielzahl der Meßstrecken jeweils eine Meßstrecke mittels einer Art Adressierung einzeln auszuwählen. Von der Anzahl der Meß strecken und der Art und Weise der die Adressierung beinhal tenden Steuersignale sowie des Übertragungsverfahrens hängt die erforderliche Anzahl der Kontaktflächen und Steuerleitun gen für die Auswahllogik ab. Bei einer sequentiellen Übertra gung können alle Steuersignale für eine praktisch unbegrenzte Anzahl von Meßstrecken auf einer einzigen Leitung übertragen werden. Bei paralleler Übertragung hängt die minimale Anzahl der Kontaktflächen von der gewählten Adreßcodierung und der Anzahl der Meßstrecken ab. Beispielsweise können mittels Bi närcode über n-Leitungen Steuersignale für 2ⁿ Meßstrecken übertragen werden.A core idea of the invention is to individually select a measuring section from the large number of measuring sections by means of a type of addressing. The number of contact areas and control lines required for the selection logic depends on the number of measurement sections and the manner of the control signals containing the addressing and the transmission method. In a sequential transmission, all control signals can be transmitted on a single line for a practically unlimited number of measuring sections. With parallel transmission, the minimum number of contact areas depends on the selected address coding and the number of measuring sections. For example, control signals for 2 ⁿ measuring paths can be transmitted by means of binary code via n lines.

Da durch die gezielte Auswahl einer Meßstrecke jeder Meßwert zeitlich eindeutig zuordenbar ist, können alle Meßwerte auf einer einzigen Leitung an eine einzige Kontaktfläche geführt und dort abgegriffen werden.Because each measurement value is selected through the targeted selection of a measuring section all measured values can be clearly assigned in time a single line to a single contact surface and be tapped there.

Da bei herkömmlichen Testschaltungen für jedes Bauelement mindestens eine Kontaktfläche vorzusehen ist, ergibt sich hierdurch ein deutlich geringer Platzbedarf. Darüber hinaus können auch Bereiche, die von den Kontaktflächen weiter ent fernt liegen, mit geringerem Aufwand zur Anordnung von Test bauelementen genutzt werden, da sich mit der Anzahl der Kon taktflächen in gleichem Maße die Anzahl der mit ihnen verbun denen Leiterbahnen reduziert.As with conventional test circuits for each component at least one contact surface must be provided this means a significantly smaller space requirement. Furthermore can also create areas further away from the contact areas far away, with less effort to arrange test components are used because the number of con tact areas to the same extent the number of connected to them which traces reduced.

Besonders günstig ist es, Meßstrecken so auszulegen, daß sie alle die gleiche Meßgröße, z. B. Strom oder Spannung, aus gangsseitig an die Kontaktflächen abgeben. So können z. B. Stromergiebigkeiten verschiedener Transistorentypen und spe zifische Widerstände verschiedener Widerstandstypen jeweils mittelbar über Strommessungen bestimmt werden. Somit kann auf eine einzige Strom- oder Spannungsquelle zurückgegriffen wer den und die Zuführung der Meßgröße kann mit wenig Leitungs aufwand erfolgen.It is particularly favorable to design measuring sections so that they all the same measurand, e.g. B. current or voltage Deliver to the contact surfaces on the aisle side. So z. B. Current yields of different types of transistors and spe specific resistances of different resistance types each can be determined indirectly via current measurements. Thus, on a single current or voltage source the and the supply of the measured variable can with little line effort.

Vorteilhaft ist es, daß alle Ausgänge aller Meßstrecken mit der Kontaktfläche, die mit einem Steuersignal-Eingang der Auswahllogik-Schaltung verbunden ist, verbunden sind. Durch diese doppelte Nutzung einer Kontaktfläche wird die Anzahl der insgesamt erforderlichen Kontaktflächen weiter reduziert. Eine derartige Nutzung einer Kontaktfläche und der mit ihr verbundenen Leiterbahn zur bidirektionalen Kommunikation er fordert eine genaue Festlegung, wann die Kontaktfläche mit Signalen beaufschlagt werden darf und wann die Meßstrecken Ausgangssignale abgeben dürfen. Ansonsten kann es zu fehler haften Messungen und Fehlinterpretationen oder Nichtbeachtun gen von Steuersignalen durch die Auswahllogik-Schaltung kom men.It is advantageous that all outputs of all measuring sections with the contact area with a control signal input of the Selection logic circuit is connected are connected. By this double use of a contact area becomes the number of the total contact areas required is further reduced. Such use of a contact area and with it connected trace for bidirectional communication he requires a precise definition of when the contact area with Signals can be applied and when the measuring sections May output signals. Otherwise it can lead to errors stick to measurements and misinterpretations or disregard control signals through the selection logic circuit com men.

Weiterhin ist es vorteilhaft, daß die Auswahllogik-Schaltung einen Taktgenerator und eine Ansteuereinrichtung aufweist, daß die Ansteuereinrichtung eingangsseitig mit einem Ausgang des Taktgenerators verbunden ist und daß die Ansteuereinrich tung ausgangsseitig mit den Signaleingängen der Meßstrecken verbunden ist. Mit dem Taktgenerator steht eine Zeitbasis zur Verfügung, über welche die Aktivierungsdauer der Meßstrecken definiert werden kann. Somit ist es z. B. möglich, die Test schaltung derart auszulegen, daß nach der Beaufschlagung der Kontaktfläche, welche mit dem Steuersignal-Eingang der Aus wahllogik-Schaltung verbunden ist, mit einem definiertem Sig nal eine vorbestimmte Aktivierungssequenz der Meßstrecken ausgelöst wird. Beispielsweise könnte durch eine einfache Pegeländerung am Steuersignal-Eingang ein Ablauf ausgelöst werden, bei dem einzelne Meßstrecken jeweils nach einer be stimmten Anzahl von Takten aktiviert werden, um nach einer ebenfalls bestimmten Anzahl von Takten wieder deaktiviert zu werden. Somit kann gewährleistet werden, daß nach dem die Meßsequenz auslösenden Steuersignal jeweils immer nur eine Meßstrecke aktiviert ist und für die Meßstrecken einzeln vorgebbare Aktivierungszeiten und Pausen zwischen den ein zelnen Aktivierungen eingehalten werden.It is also advantageous that the selection logic circuit has a clock generator and a control device, that the control device on the input side with an output the clock generator is connected and that the Ansteuereinrich on the output side with the signal inputs of the measuring sections connected is. A time base is available with the clock generator Available over which the activation period of the measuring sections can be defined. Thus, it is e.g. B. possible the test to interpret the circuit in such a way that after loading the Contact area, which with the control signal input of the off election logic circuit is connected with a defined Sig nal a predetermined activation sequence of the measuring sections is triggered. For example, through a simple A change in level at the control signal input triggered a process be, in which individual measuring sections each after a be agreed number of bars to be activated after a also deactivated a certain number of cycles will. Thus it can be ensured that after the Control signal triggering measuring sequence only ever one Measuring section is activated and for the measuring sections individually Predefinable activation times and breaks between the one individual activations are complied with.

Eine bevorzugte Ausführungsform der Erfindung zeichnet sich dadurch aus, daß die Auswahllogik-Schaltung ein Schiebere gister mit mehreren D-Flip-Flops aufweist, deren Takteingänge parallel geschaltet sind, daß der Eingang eines ersten D- Flip-Flops mit dem Pegel log. "0" geschaltet ist, daß die Eingänge der anderen D-Flip-Flops jeweils mit dem Ausgang eines ihnen vorgeschalteten D-Flip-Flops verbunden sind, und daß die Ausgänge der D-Flip-Flops mit den Signaleingängen der Meßstrecken verbunden sind. Eine derart ausgebildete Test schaltung ist mit äußerst geringen Schaltungsaufwand in der Lage, einen definierten Aktivierungs- und Deaktivierungsab lauf der Meßstrecken auszuführen. Auch in diesem Fall wäre bereits eine einfache Pegeländerung an einem Steuereingang der Testschaltung notwendig, um die vorbestimmte Aktivie rungs- und Deaktivierungssequenz auszulösen. Das Pegelsignal kann z. B. dem SET-Eingang des ersten D-Flip-Flops und den RESET-Eingängen der anderen D-Flip-Flops zugeführt werden. Nachdem die Takteingänge aller D-Flip-Flops parallel geschal tet sind, wird nun also im Takt, der an den Takteingängen der D-Flip-Flops angelegt ist, den Signaleingängen der Meß strecken einzeln nacheinander ein Aktivierungssignal, dessen Dauer durch Frequenz und Impuls-/Pausenverhältnis des Taktes definiert ist, zugeführt. Weist die Auswahllogik-Schaltung bereits einen Taktgenerator auf, welcher permanent in Betrieb ist, so wäre eine einzige Kontaktfläche für die Testschaltung ausreichend. Über sie könnte das Steuersignal zur Auslösung der Aktivierungs-/Deaktvierungsseguenz, z. B. ein Pegel-LOW- Signal, zugeführt werden, so daß im Anschluß eine aufeinander folgende Messung der Testbauelemente in den Meßstrecken möglich ist.A preferred embodiment of the invention stands out characterized in that the selection logic circuit is a slider gister with several D flip-flops, the clock inputs are connected in parallel so that the input of a first D- Flip-flops with the level log. "0" is switched that the Inputs of the other D flip-flops each with the output of a D-flip-flop connected upstream of them, and that the outputs of the D flip-flops with the signal inputs of the Test sections are connected. Such a test circuit is extremely low in circuitry in the Location, a defined activation and deactivationab run the test sections. In this case too a simple level change at a control input the test circuit necessary to the predetermined activation triggering and deactivation sequence. The level signal can e.g. B. the SET input of the first D flip-flop and RESET inputs of the other D flip-flops are supplied. After the clock inputs of all D-flip-flops were connected in parallel tet, is now in time with the clock inputs of the D flip-flops is created, the signal inputs of the measuring stretch one activation signal one after the other, the Duration by frequency and pulse / pause ratio of the clock is defined. Assigns the selection logic circuit already have a clock generator that is permanently in operation then there would be a single contact surface for the test circuit sufficient. It could be used to trigger the control signal the activation / deactivation sequence, e.g. B. a level LOW Signal, are supplied, so that one after the other following measurement of the test components in the measuring sections is possible.

Eine bevorzugte Ausführungsform der Erfindung zeichnet sich dadurch aus, daß die Auswahllogik-Schaltung einen Decoder zur Decodierung von Steuersignalen, welche die Adressen von Meß strecken beschreiben, aufweist. Meßstrecken können somit gezielt aktiviert werden. Es müssen also keine vorgegebenen Aktivierungs- und Deaktivierungssequenzen der Meßstrecken durchlaufen werden, falls nur eine Meßstrecke aktiviert werden soll. Die Kodierung der Steuersignale kann hierbei auf die verschiedensten Arten erfolgen. Z. B. ist es möglich, Steuersignal-Telegramme über Pegeländerungssequenzen auf nur einer Steuerleitung zu definieren. Eine weitere Möglichkeit besteht darin, ein Binärregister der Meßstreckenadressen über Steuerleitungen anzusprechen, deren Anzahl mit der Anzahl der Meßstrecken korrespondiert. Für 2ⁿ-Meßstrecken sind somit nur n-Steuerleitungen erforderlich.A preferred embodiment of the invention is characterized in that the selection logic circuit has a decoder for decoding control signals which describe the addresses of measurement sections. Measuring sections can thus be activated in a targeted manner. There is therefore no need to go through any predetermined activation and deactivation sequences of the measuring sections if only one measuring section is to be activated. The control signals can be encoded in a wide variety of ways. For example, it is possible to define control signal telegrams via level change sequences on only one control line. Another possibility is to address a binary register of the measuring section addresses via control lines, the number of which corresponds to the number of measuring sections. For 2 ⁿ measuring sections, only n control lines are required.

Eine weitere bevorzugte Ausführungsform der Erfindung ist da durch gekennzeichnet, daß die Auswahllogik-Schaltung ein gangsseitig an einen Datenbus zur Übertragung der Adressen von Meßstrecken angeschlossen ist, und daß mindestens ein Leiter des Datenbuses mit einer Kontaktfläche verbunden ist. Auch in dieser Variante ist ein gezieltes Ansteuern einzelner Meßstrecken möglich. Da es für die verschiedensten Zwecke eine Vielzahl genormter Datenbuse gibt, kann ein geeigneter und bewährter Datenbus hieraus gewählt werden.Another preferred embodiment of the invention is there characterized in that the selection logic circuit is a on the output side to a data bus for transmitting the addresses of measuring sections is connected, and that at least one Head of the data bus is connected to a contact surface. In this variant, too, targeted activation of individuals Measuring sections possible. Since it is for all kinds of purposes a large number of standardized data buses can be a suitable one and proven data bus can be selected from this.

Eine andere zu bevorzugende Ausführungsform der Erfindung zeichnet sich dadurch aus, daß zur Anschaltung der Meß strecken jeweils ein Transistor vorhanden ist, dessen Steuer eingang jeweils mit einem Ausgang der Auswahllogik-Schaltung verbunden ist. Transistoren können bei geringem schaltungs technischen Aufwand Relaisfunktion wahrnehmen und Meßstrecken anschalten, wenn ihren Steuereingang ein Signal der Auswahl logik-Schaltung zugeführt wird. Besonders einfach gestaltet sich der Aufbau von Meßstrecken, wenn z. B. Stromergiebig keiten von Transistoren bestimmt werden sollen. Hierbei kann es ausreichend sein, daß die Meßstrecke als einziges Bauele ment den zu prüfenden Transistor aufweist. Der Steuereingang des zu prüfenden Transistors ist mit einem Ausgang der Aus wahllogik-Schaltung verbunden und der Transistorstrom kann in Anhängigkeit der am Transistor anliegenden Spannung über eine Kontaktfläche gemessen werden, die über eine Leiterbahn mit dem Transistor verbunden ist. Zur Bestimmung von Widerständen können Source und Drain des Transistors mit dem Widerstand in Serie geschaltet werden. Bei einem entsprechenden Signal am Steuereingang des Transistors wird der Bereich zwischen Source und Drain stromdurchgängig und an der Kontaktfläche, die mit der Meßstrecke verbunden ist, kann ein Strom gemessen werden, der vom zu bestimmenden Widerstand, der anliegenden Spannung und der Kennlinie des Transistors abhängig ist.Another preferred embodiment of the invention is characterized in that for connecting the measuring stretch each have a transistor whose control input with an output of the selection logic circuit connected is. Transistors can be used with low circuitry Technical effort perceive relay function and measuring sections turn on when your control input is a signal of selection logic circuit is supplied. Designed to be particularly simple the construction of test sections when z. B. Powerful speeds of transistors are to be determined. Here can it should be sufficient that the measuring section is the only component ment has the transistor to be tested. The control input of the transistor to be tested is off with an output Choice logic circuit connected and the transistor current can in Dependency of the voltage across the transistor via a Contact area can be measured using a conductor track is connected to the transistor. For determining resistances can source and drain the transistor with the resistor in Series can be switched. With a corresponding signal on Control input of the transistor is the area between Source and drain are continuous and on the contact surface, which is connected to the measuring section, a current can be measured the resistance to be determined, the applied resistance Voltage and the characteristic of the transistor is dependent.

Ein Ausführungsbeispiel der Erfindung wird im folgenden an hand einer Zeichnung näher beschrieben. Es zeigt:An embodiment of the invention will follow hand described in more detail a drawing. It shows:

Fig. 1 die schematische Darstellung einer Testschaltung mit Taktgenerator, Schieberegister mit mehreren D- Flip-Flops und mehreren Meßstrecken, Fig. 1 is a schematic representation of a test circuit having clock generator shift register with a plurality of D flip-flops and a plurality of measuring paths,

Fig. 2 die schematisierte Darstellung des zeitlichen Ver laufs der RESET-Spannung, der Taktspannung und des gemessenen Stromes, wie sie mit der in Fig. 1 schematisch dargestellten Testschaltung möglich sind. Fig. 2 shows the schematic representation of the time course of the RESET voltage, the clock voltage and the measured current, as are possible with the test circuit shown schematically in Fig. 1.

Die Figur veranschaulicht eine integrierte Testschaltung auf einer Halbleiterscheibe, auf welcher eine Vielzahl von nicht dargestellten integrierten Schaltkreisen vorhanden sind. Die Testschaltung umfaßt in dem dargestellten Beispiel vier Meß strecken 7, 8, 9, 10 die dazu dienen, durch eine Strommessung Technologieparameter von Halbleiterbauelementen in den Meß strecken zu bestimmen. Sie sind daher eingangsseitig mit einer Stromversorgung V verbunden. Ferner weisen sie jeweils einen Steuereingang 13 auf, mit welchem die Meßstrecke akti viert oder deaktiviert wird. Im einfachsten Fall handelt es sich um einen Transistor 16 als Schaltelement, der in die Meßstrecke geschaltet ist. Ausgangsseitig liegen alle Meß strecken 7, 8, 9, 10 an einer gemeinsamen Leitung 14, welche zu einer ersten Kontaktfläche 12 zum Abgriff des in einer Meß strecke 7, 8, 9, 10 geflossenen Stromes durch ein externes Meßgerät führt.The figure illustrates an integrated test circuit on a semiconductor wafer, on which a plurality of integrated circuits, not shown, are present. In the example shown, the test circuit comprises four measuring paths 7 , 8 , 9 , 10 which are used to determine technology parameters of semiconductor components in the measuring paths by means of a current measurement. They are therefore connected to a power supply V on the input side. Furthermore, they each have a control input 13 with which the measuring section is activated or deactivated. In the simplest case, it is a transistor 16 as a switching element, which is connected in the measuring section. On the output side, all measuring paths 7 , 8 , 9 , 10 lie on a common line 14 , which leads to a first contact surface 12 for tapping the current flowing in a measuring path 7 , 8 , 9 , 10 through an external measuring device.

Die Kontaktfläche 12 ist ferner mit dem Eingang einer se quentiellen Auswahllogik-Schaltung verbunden, die hier aus einem Taktgenerator 1 sowie einem vom Taktgenerator 1 ein gangsseitig beaufschlagten Schieberegister 15 bestegt, wel ches hier vier in Reihe geschaltete D-Flip-Flops 2, 3, 4, 5 aufweist. Der Setz-Eingang SET des niederwertigsten Flip- Flops 2 ist über einen Inverter 6 mit einer zweiten Kontakt fläche 11 verbunden, die ferner mit den Reset-Eingängen R aller übrigen Flip-Flops 3 bis 5 verbunden sind. Die zweite Kontaktfläche 11 dient dazu, von extern ein Signal zum Setzen bzw. Rücksetzen der einzelnen Flip-Flops 2, 3, 4, 5 durchzu führen.The contact surface 12 is also connected to the input of a sequential selection logic circuit, which consists here of a clock generator 1 and a shift register 15 acted on by the clock generator 1 , which is here four series-connected D flip-flops 2 , 3 , 4 , 5 has. The set input SET of the least significant flip-flop 2 is connected via an inverter 6 to a second contact surface 11 , which are also connected to the reset inputs R of all other flip-flops 3 to 5 . The second contact surface 11 serves to externally carry out a signal for setting or resetting the individual flip-flops 2 , 3 , 4 , 5 .

Die Meßstrecken 7, 8, 9, 10 befinden sich grundsätzlich im gesperrten Zustand, d. h. am Steuereingang 13 liegt kein Signal zum Durchschalten der Meßstrecke an. Das hat zur Folge, daß auch auf der Leitung 14 kein Ausgangssignal der einzelnen Meßstrecken 7 bis 10 anliegt.The measuring sections 7 , 8 , 9 , 10 are basically in the locked state, ie there is no signal at the control input 13 for switching the measuring section through. The result of this is that there is no output signal from the individual measuring sections 7 to 10 on line 14 either.

Durch Zuführung von Steuersignalen über die Kontaktfläche 12 an die Auswahllogikschaltung wird von der Auswahllogikschal tung eine der Meßstrecken 7 bis 10 ausgewählt, indem der be treffenden Steuereingang 13 beaufschlagt wird und dadurch das zugehörige Schaltelement öffnet. Während der Dauer der An steuerung fließt in der Meßstrecke ein Strom von der Strom versorgung V zur Leitung 14, welcher das testende Bauelement in der Meßstrecke kennzeichnet. Bei dem angesteuerten Schalt element der Meßstrecke kann es sich z. B. um einen Transistor handeln, welcher selbst das zu testende Bauelement darstellt, wie in einem Beispiel der ersten Meßstrecke 7 veranschaulicht ist. Ein anderes Beispiel kann darin bestehen, daß ein zu testen der Widerstand 17 in der gesteuerten Strecke eines als reines Schaltelement dienenden Transistors 18 liegt, wie es am Bei spiel der dritten Meßstrecke dargestellt ist.By supplying control signals via the contact surface 12 to the selection logic circuit, one of the measurement paths 7 to 10 is selected by the selection logic circuit by applying the control input 13 concerned and thereby opening the associated switching element. During the duration of the control, a current flows from the power supply V to line 14 in the measuring section, which characterizes the component under test in the measuring section. In the controlled switching element of the measuring section, it can be z. B. is a transistor, which itself is the component to be tested, as illustrated in an example of the first measuring section 7 . Another example may be that a resistor 17 to be tested lies in the controlled path of a transistor 18 serving as a pure switching element, as is shown in the example of the third measuring path.

Die Ansteuerung der Auswahllogikschaltung über die Kontakt fläche 12 erfolgt in dem vorliegenden Beispiel dadurch, daß dem Taktgenerator 1 am Eingang CLK ein Taktsignal U_t (siehe Fig. 2) zugeführt wird. Das Ausgangssignal des Taktgenera tors 1 bewirkt, daß ein logisch "1"-Signal durch alle Registerstellen des Schieberegisters 15 (d. h. durch die Flip- Flops 2 bis 5) durchgeschoben wird. Es liegt auf diese Weise nacheinander am Ausgang eines jeden Flip-Flops 2 bis 5 ein logisch 1-Signal an, welches entsprechend nacheinander an die Steuereingänge 13 der Meßstrecken 7 bis 10 durchgetaktet wird.The selection logic circuit is actuated via the contact surface 12 in the present example in that the clock generator 1 is supplied with a clock signal U _t at the input CLK (see FIG. 2). The output signal of the clock generator 1 causes a logic "1" signal to be pushed through all the register positions of the shift register 15 (ie through the flip-flops 2 to 5 ). In this way, there is a logic 1 signal in succession at the output of each flip-flop 2 to 5 , which is clocked accordingly in succession to the control inputs 13 of the measurement sections 7 to 10 .

Das Taktsignal hat somit die Funktion einer Adressierung der einzelnen Registerstellen und der Meßstrecken.The clock signal thus has the function of addressing the individual register points and the measuring sections.

Nachfolgend wird die Funktion der Testschaltung anhand der Fig. 1 und 2 im einzelnen beschrieben. Zur Initialisierung wird zur Zeit t₁ über die Kontaktfläche 11 ein Rücksetzsignal RESET eingegeben, welches gemäß Fig. 2 seinen Pegel vom Wert 1 zum Wert h erhöht. Das hat zur Folge, daß das Signal am Ausgang Q des ersten Flip-Flops 2 den Wert logisch "1" ein nimmt, während die Ausgänge Q aller anderen Flip-Flops 3, 4, 5 den Wert logisch "0" annehmen. Damit ist die zum ersten Flip-Flop 2 gehörende Meßstrecke 7 angesteuert, während die übrigen Meßstrecken 8, 9, 10 gesperrt sind. Es fließt somit ein Strom in der Meßstrecke 7, welcher an der Kontaktfläche 12 abgreifbar ist, und welcher dieser Meßstrecke eindeutig zuordenbar ist.The function of the test circuit is described in detail below with reference to FIGS . 1 and 2. For initialization, a reset signal RESET is entered via the contact surface 11 at time t ₁ , which, according to FIG. 2, increases its level from the value 1 to the value h. This has the consequence that the signal at the output Q of the first flip-flop 2 takes the value logic "1", while the outputs Q of all other flip-flops 3 , 4 , 5 assume the value logic "0". The measuring section 7 belonging to the first flip-flop 2 is thus activated, while the remaining measuring sections 8 , 9 , 10 are blocked. A current thus flows in the measuring section 7 , which can be tapped at the contact surface 12 and which can be clearly assigned to this measuring section.

Zum Zeitpunkt t₂ werden alle Flip-Flops 2, 3, 4, 5 vom Takt generator 1 mit einem Taktsignal beaufschlagt, welches bis zum Zeitpunkt t₃ dauert. Durch die Verbindung eines Ausgangs Q und eines Eingangs D von zwei aufeinander folgenden Flip- Flops wird der Wert logisch "1" des jeweiligen Flip-Flops beim Taktsignal U_t in das nächste Flip-Flop geschoben, so daß gemäß Fig. 2 nach Rücksetzen des ersten Flip-Flops 2 zur Zeit t₂ zwischen der Zeit t₃ und t₄ am Ausgang Q des zweiten Flip-Flops 3 der Wert logisch "1" anliegt. Damit wird die zweite Meßstrecke 8 leitend geschaltet, während alle anderen Meßstrecken gesperrt sind. Es kann dann an der Kontaktfläche 12 der durch die zweite Meßstrecke 8 fließende Strom I_m abgegriffen werden.At time t ₂ , all flip-flops 2 , 3 , 4 , 5 are acted upon by clock generator 1 with a clock signal which lasts until time t ₃ . By connecting an output Q and an input D of two successive flip-flops, the value of logic "1" of the respective flip-flop at the clock signal U _{t is} pushed into the next flip-flop, so that, according to FIG first flip-flop 2 at time t ₂ between time t ₃ and t ₄ at the output Q of the second flip-flop 3 the value logic "1" is present. Thus, the second measuring section 8 is turned on , while all other measuring sections are blocked. The current I _m flowing through the second measuring section 8 can then be tapped at the contact surface 12 .

In gleicher Weise wird der Wert logisch "1" durch das dritte und vierte Flip-Flop 4, 5 geschoben, so daß entsprechend der Periode des Taktsignals U_t nacheinander die dritte und vierte Meßstrecke 9, 10 zwischen den Zeitpunkten t₅ bis t₇ bzw. t₈ bis t₉ leitend geschaltet wird.In the same way, the value is logically "1" pushed by the third and fourth flip-flops 4 , 5 , so that, in accordance with the period of the clock signal U _t , the third and fourth measuring sections 9 , 10 between times t ₅ to t ₇ and t ₈ to t _{9 is} switched on.

Claims

1. Test circuit on a semiconductor chip with Testbauelemen th in measuring sections ( 7 , 8 , 9 , 10 ), which are connected via conductor tracks with contact areas for the supply and discharge of test signals or measurement signals, for determining parameters of the test components, characterized in that
that there is a signal-controlled selection logic circuit which has at least one control signal input which is connected to a contact surface,
that the outputs of the selection logic circuit are connected to signal inputs of the measuring sections ( 7 , 8 , 9 , 10 ) each having at least one test component,
and that all measuring sections ( 7 , 8 , 9 , 10 ) are connected on the output side to a single contact surface.

2. Test circuit according to claim 1, characterized in that all outputs of all measuring sections ( 7 , 8 , 9 , 10 ) are connected to the contact surface which is connected to a control signal input of the selection logic circuit.

3. Test circuit according to claim 1 or 2, characterized in
that the selection logic circuit has a clock generator ( 1 ) and a control device,
that the control device is connected on the input side to an output of the clock generator, and
that the control device is connected on the output side to the signal inputs of the measuring sections ( 7 , 8 , 9 , 10 ).

4. Test circuit according to one of claims 1 to 3, characterized in that
that the selection logic circuit has a shift register with a plurality of D flip-flops ( 2 , 3 , 4 , 5 ), the clock inputs of which are connected in parallel,
that the input of a first D flip-flop ( 2 ) is connected to the LOW level,
that the inputs of the other D flip-flops ( 3 , 4 , 5 ) are each connected to the output of one of the upstream D flip-flops ( 2 , 3 , 4 ), and
that the outputs of the D flip-flops ( 2 , 3 , 4 , 5 ) are connected to the signal inputs of the measurement sections.

5. Test circuit according to one of claims 1 to 3, characterized, that the selection logic circuit has a decoder for decoding of control signals which be the addresses of measuring sections write, has.

6. Test circuit according to claim 5, characterized in
that the selection logic circuit is connected on the input side to a data bus for transmitting the addresses of measuring sections ( 7 , 8 , 9 , 10 ), and
that at least one conductor of the data bus is connected to a contact surface.

7. Test circuit according to one of claims 1 to 6, characterized, that a control signal input to the selection logic circuit Reset input is.

8. Test circuit according to one of claims 1 to 7, characterized in that for connecting the measuring sections ( 7 , 8 , 9 , 10 ) there is in each case a transistor, the control input of which is connected to an output of the selection logic circuit.