DE19712532C1 - Communication system especially private branch exchange - Google Patents

Communication system especially private branch exchange

Info

Publication number
DE19712532C1
DE19712532C1 DE1997112532 DE19712532A DE19712532C1 DE 19712532 C1 DE19712532 C1 DE 19712532C1 DE 1997112532 DE1997112532 DE 1997112532 DE 19712532 A DE19712532 A DE 19712532A DE 19712532 C1 DE19712532 C1 DE 19712532C1
Authority
DE
Germany
Prior art keywords
incentive information
information
communication system
module
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1997112532
Other languages
German (de)
Inventor
Berthold Dipl Ing Ermann
Angelika Kotz
Ulrich Dipl Ing Leimkoetter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unify GmbH and Co KG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997112532 priority Critical patent/DE19712532C1/en
Application granted granted Critical
Publication of DE19712532C1 publication Critical patent/DE19712532C1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54508—Configuration, initialisation
    • H04Q3/54533—Configuration data, translation, passwords, databases
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13104—Central control, computer control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13107—Control equipment for a part of the connection, distributed control, co-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13166—Fault prevention
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1322—PBX
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13396—Signaling in general, in-band signalling

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

The communication system (1) includes a multitude of terminals (13a - 13d) connected to it, which transmit event information as part of a connection signalling to the communication system. A main processor (2) and at least one peripheral processor (3a, 3b) are connected with each other over a data transmission path (7a, 7b). The peripheral processor includes a reception module (19) for receiving the event information that is transmitted by the terminals. A temporary memory unit (18a - 18n) stores the event information and an arbitration module (17) performs terminal-specific reading of the temporarily stored event information. The exchange module (16) transmits the read event information over the data transmission path to the main processor. The exchange module blocks accessibility on the temporary memory of a certain terminal on arrival of new event information from the terminal if the exchange module did not receive a corresponding feedback about the processing of an earlier event information from the main processor arrangement.

Description

Die vorliegende Erfindung betrifft ein Kommunikationssystem, insbesondere eine Telefon- Nebenstellenanlage, wobei an das Kommunikationssystem eine Vielzahl von (Telefon-) Endgeräten anschließbar sind.The present invention relates to a communication system, in particular a telephone private branch exchange, to which Communication system a variety of (telephone) devices can be connected.

Kommunikationssysteme dienen allgemein zur Verbindung von Telefon-Endgeräten untereinander und zur Verbindung dieser Endgeräte mit Kommunikationsnetzen, insbesondere öffentlichen Netzen.Communication systems are generally used to connect Telephone terminals with each other and to connect them Devices with communication networks, especially public ones Nets.

Aus der DE-OS-38 04 819 ist ein Kommunikationssystem bekannt, welches eine zentrale Steuereinrichtung, d. h. eine zentrale Hauptprozessoreinrichtung, sowie mehrere zur Entlastung der zentralen Steuereinrichtung dienende Peripherieprozessorein­ richtungen aufweist. Die Hauptprozessoreinrichtung sowie die einzelnen Peripherieprozessor-einrichtungen sind selbständige programmgesteuerte Verarbeitungseinrichtungen, die insbeson­ dere über eine (serielle) Datenübertragungsstrecke miteinan­ der verbunden sind. Zur Koordination von quasi gleichzeitig anfallenden und zu erledigenden Einzelaufgaben sind die Prozessoreinrichtungen mit einem Betriebssystem ausgestattet, dessen wesentliche Aufgabe darin besteht, in Abhängigkeit von durch die Endgeräte erzeugten Anreiz-informationen einem Systemprozessor unterschiedliche Programm-Module zur Ausfüh­ rung zuzuweisen.A communication system is known from DE-OS-38 04 819, which is a central control device, d. H. a central Main processor device, as well as several to relieve the peripheral processor serving the central control device has directions. The main processor device as well as the individual peripheral processor devices are independent program-controlled processing facilities, in particular with each other via a (serial) data transmission link who are connected. For the coordination of quasi simultaneously the individual tasks that need to be done and completed Processor devices equipped with an operating system, whose main task is, depending on incentive information generated by the terminals System processor different program modules for execution assignment.

Die zuvor genannten Anreizinformationen werden von den an das Kommunikationssystem angeschlossenen Endgeräten insbesondere im Rahmen einer Verbindungssignalisierung erzeugt und an das Kommunikationssystem übermittelt, welches die Anreizinforma­ tionen durch Ausführung der einzelnen Programm-Module verar­ beitet. Aus der EP 0 472 775 ist diesbezüglich bekannt, daß der entsprechende Systemprozessor die einzelnen Programm- Module in Abhängigkeit von den Programm-Modulen zugeordneten Prioritäten ausführt.The previously mentioned incentive information is provided by the to the Communication system connected terminals in particular generated as part of a connection signaling and to the Communication system that communicates the incentive format processes by executing the individual program modules  works. In this regard, it is known from EP 0 472 775 that the corresponding system processor the individual program Modules assigned depending on the program modules Priorities.

Die prioritätsgesteuerte Ausführung der einzelnen Programm- Module ist beispielsweise auch aus der DE-A1-44 17 777 bekannt. Fig. 3 zeigt den aus dieser Druckschrift bekannten prinzi­ piellen Aufbau eines Kommunikationssystems. Das Kommunika­ tions-system 1 weist eine (nachfolgend lediglich als Haupt­ prozessor bezeichnete) Hauptprozessoreinrichtung 2 und meh­ rere (nachfolgend lediglich als Peripherieprozessoren bezeichnete) Peripherieprozessoreinrichtungen 3a, 3b auf, von denen in Fig. 3 insbesondere zwei Peripherieprozessoren dargestellt sind. Jeder dieser Peripherieprozessoren 3a, 3b kann auf einer Flachbaugruppe angeordnet sein und umfaßt Übertragungseinheiten 12a, 12b bzw. 12c, 12d, an die jeweils mehrere (Telefon-) Endgeräte 13a-13d angeschlossen, sind. An die einzelnen Endgeräte können (auch als Optionen) bezeich­ nete Konsolen angeschlossen sein, über die zusätzliche Funk­ tionen, wie z. B. die Kommunikation mit einer Sekretärin an einem Arbeitsplatz möglich sind.The priority-controlled execution of the individual program modules is also known, for example, from DE-A1-44 17 777. Fig. 3 shows the known from this publication principle structure of a communication system. The communication system 1 has a main processor device 2 (hereinafter referred to only as the main processor) and a plurality of peripheral processor devices 3 a, 3 b (hereinafter referred to only as peripheral processors) 3 a, 3 b, of which two peripheral processors are shown in FIG. 3. Each of these peripheral processors 3 a, 3 b can be arranged on a printed circuit board and comprises transmission units 12 a, 12 b or 12 c, 12 d, to which several (telephone) terminals 13 a to 13 d are connected. Designated consoles can also be connected to the individual end devices (also called options), via which additional functions such. B. communication with a secretary at a workplace is possible.

Jeder Peripherieprozessor 3a, 3b besitzt einen Systempro­ zessor 9a, 9b sowie einem dem Systemprozessor zugeordneten Systemspeicher 10a, 10b, der insbesondere als Halbleiter­ speicher ausgestaltet und zum Speichern von Programmen und Daten vorgesehen ist. Jeder Peripherieprozessor 3a, 3b wird von einer Peripheriesteuerung 11a bzw. 11b gesteuert, die insbesondere die Übertragung der Informationen zwischen den Endgeräten und dem Peripherieprozessor einerseits sowie dem Peripherieprozessor und dem Hauptprozessor andererseits steuert.Each peripheral processor 3 a, 3 b has a system processor 9 a, 9 b and a system memory 10 a, 10 b assigned to the system processor, which is designed in particular as a semiconductor memory and is provided for storing programs and data. Each peripheral processor 3 a, 3 b is controlled by a peripheral controller 11 a or 11 b, which controls in particular the transmission of information between the terminals and the peripheral processor on the one hand and the peripheral processor and the main processor on the other.

Im Rahmen einer Verbindungssignalisierung zwischen dem Endge­ rät 13a-13d und dem entsprechenden Peripherieprozessor 3a bzw. 3b übermitteln die Endgeräte 13a-13d Anreizinformatio­ nen in Form einer Vielzahl von Meldungsworten. Diese Anreiz­ informationen werden von einer entsprechenden Übertragungs­ einheit 12a, 12b, 12c bzw. 12d empfangen und der Peripherie­ steuerung 11a bzw. 11b zugeführt. Die System-prozessoren 9a bzw. 9b bearbeiten die auf diese Weise zugeführten Anreizin­ formationen, und die durch die Systemprozessoren 9a bzw. 9b verarbeiteten Anreizinformationen werden über die Peripherie­ steuerung 11a bzw. 11b über eine entsprechende Übertragungs­ einheit 8a bzw. 8b und eine Datenübertragungsstrecke 7a bzw. 7b an entsprechende Empfangseinheiten 6a, 6b des Hauptprozes­ sors 2 übertragen. Die Übertragung über die Datenübertra­ gungsstrecke 7a, 7b erfolgt dabei insbesondere in Form einer seriellen Datenübertragung im sogenannten HDLC-Format (high level data link control).As part of a connection signaling between the end devices 13 a- 13 d and the corresponding peripheral processor 3 a or 3 b, the end devices 13 a- 13 d transmit incentive information in the form of a plurality of message words. This incentive information is received by a corresponding transmission unit 12 a, 12 b, 12 c or 12 d and supplied to the peripheral control 11 a or 11 b. The system processors 9 a and 9 b edit supplied in this way Anreizin formations, and by the system processors 9 a and 9 b processed incentive information is control over the periphery 11 a and 11 b via a corresponding transfer unit 8 a or 8 b and a data transmission path 7 a or 7 b to corresponding receiving units 6 a, 6 b of the main processor 2 transmit. The transmission via the data transmission path 7 a, 7 b takes place in particular in the form of a serial data transmission in the so-called HDLC format (high level data link control).

Der Hauptprozessor 2 besitzt ebenfalls einen Systemprozessor 4 und einen zugeordneten Systemspeicher 5, der die über die Datenübertragungsstrecke 7a, 7b übertragenen Informationen verarbeitet.The main processor 2 also has a system processor 4 and an associated system memory 5 , which processes the information transmitted via the data transmission path 7 a, 7 b.

Fig. 2 zeigt am Beispiel des in Fig. 3 dargestellten Systemprozessors 9a der ersten Peripherieprozessoreinrichtung 3a die Verarbeitung von Anreizinformationen durch die in dem Systemprozessor 9a enthaltenen Programm-Module, wobei ledig­ lich die für das Verständnis der vorliegenden Erfindung erforderlichen Programm-Module dargestellt sind. Fig. 2 zeigt somit schematisch den Informationsfluß zwischen der in Fig. 3 dargestellten Peripherieprozessoreinrichtung 3a und der Hauptprozessoreinrichtung 2. Fig. 2 shows the example of the system processor 9 a shown in Fig. 3 a of the first peripheral processor device 3 a, the processing of incentive information by the program modules contained in the system processor 9 a, only Lich the program modules necessary for understanding the present invention are shown. FIG. 2 thus shows schematically the flow of information between the peripheral processor device 3 a shown in FIG. 3 and the main processor device 2 .

Die von den entsprechenden Endgeräten zugeführten Anreizin­ formationen IA werden über die in Fig. 3 gezeigte Periphe­ riesteuerung 11a dem Systemprozessor 9a der ersten Periphe­ rieprozessoreinrichtung 3a zugeführt. Die Anreizinformationen IA werden von einem Anreizinformation-Empfangsmodul 19 empfangen, welches die Anreizinformationen IA lediglich dann weitergibt, wenn das Anreizinformation-Empfangsmodul 19 in der Prozeßliste des entsprechenden (Multitasking- ) Betriebssystems des Systemprozessors 9a das Programm-Modul mit der höchsten Priorität ist. Wie bereits zuvor beschrieben worden ist, wird sowohl der Peripherieprozessor als auch der Hauptprozessor von einem Betriebssystem verwaltet, welches eine prioritätengesteuerte Verarbeitung der einzelnen Pro­ gramm-Module ermöglicht. Dabei ist dem Anreizinformation- Empfangsmodul 19 im allgemeinen eine relativ hohe Priorität zugewiesen. Das Anreizinformation-Empfangsmodul 19 legt die in einer Vielzahl von Meldungsworten vorliegenden Anreizin­ formationen IA in dem (in Fig. 3 gezeigten) Systemspeicher 10a des Systemprozessors 9a unter einer bestimmten Adresse ab und speichert den dieser Adresse entsprechenden Adressenwert endgeräteorientiert in einem von mehreren Warteschlangenspei­ chern 18a-18n, wobei für jeden Teilnehmeranschluß, d. h. für jedes Endgerät, ein individueller Warteschlangenspeicher vor­ gesehen ist. Ein Arbitrierungsmodul 17, dem eine sehr nied­ rige Priorität zugewiesen ist, legt im Prinzip die Reihen­ folge der von dem Peripherieprozessor sowie dem Hauptprozes­ sor zu verarbeitenden Anreizinformationen fest und liest die in den Warteschlangenspeichern 18a-18n gespeicherten Adressenwerte zyklisch aus. Das Arbi­ trierungsmodul 17 kommt nur dann zur Ausführung, wenn kein höherpriores Programm-Modul in der Prozeßliste des Betriebs­ systems vermerkt ist, da es im allgemeinen die niedrigste Priorität aufweist. Abhängig von dem durch das Arbitrierungs­ modul 17 ausgelesenen Adressenwert wird die in dem Systemspeicher 10a des Systemprozessors 9a unter der entspre­ chenden Adresse abgelegte Anreizinformation ausgelesen und ausgewertet.The incentive formations I A supplied by the corresponding terminal devices are fed via the peripheral control 11 a shown in FIG. 3 to the system processor 9 a of the first peripheral processor device 3 a. The incentive information I A are received by an incentive information receiving module 19 , which only passes on the incentive information I A when the incentive information receiving module 19 contains the program module with the highest priority in the process list of the corresponding (multitasking) operating system of the system processor 9 a is. As has already been described above, both the peripheral processor and the main processor are managed by an operating system which enables priority-controlled processing of the individual program modules. In this case, the incentive information receiving module 19 is generally assigned a relatively high priority. The incentive information reception module 19 stores the incentive formations I A present in a plurality of message words in the (shown in FIG. 3) system memory 10 a of the system processor 9 a under a specific address and stores the address value corresponding to this address in a terminal-oriented manner in one of several Queue memory 18 a- 18 n, with an individual queue memory is seen for each subscriber line, ie for each terminal. An arbitration module 17 , which is assigned a very low priority, in principle determines the sequence of the incentive information to be processed by the peripheral processor and the main processor and reads out the address values stored in the queue memories 18 a- 18 n cyclically. The Arbi trierungsmodul 17 is only carried out if no higher priority program module is noted in the process list of the operating system, since it generally has the lowest priority. Depending on the address value read out by the arbitration module 17 , the incentive information stored in the system memory 10 a of the system processor 9 a under the corresponding address is read out and evaluated.

Des weiteren ist in Fig. 2 ein Vermittlungsmodul 16 darge­ stellt, welches zugleich die dezentrale Vermittlungstechnik umfaßt. Somit werden alle von dem Arbitrierungsmodul 17 ge­ lieferten Anreizinformationen, die keine zentrale Wirkung haben, unmittelbar von der dezentralen Vermittlungstechnik verarbeitet. Anreizinformationen ohne zentraler Wirkung sind beispielsweise Anreize, die ein angeschlossenes Endgerät sowohl hinsichtlich seiner Tastatur als auch seiner Anzeige komplett belegen, wie beispielsweise die Lautstärkeeinstel­ lung oder die Systemanmeldung eines Endgerätes. Die dezen­ trale Vermittlungstechnik kann auch getrennt von dem Vermitt­ lungsmodul 16 vorgesehen sein.Furthermore, a switching module 16 is shown in Fig. 2 Darge, which also includes the decentralized switching technology. Thus, all of the arbitration module 17 ge provided incentive information that have no central effect, directly processed by the decentralized switching technology. Incentive information without a central effect is, for example, incentives that completely occupy a connected end device in terms of both its keyboard and its display, such as the volume setting or the system registration of a end device. The decentralized switching technology can also be provided separately from the switching module 16 .

Anreizinformationen mit zentraler Wirkung werden hingegen von dem Vermittlungsmodul 16 über eine Datenübertragungsstrecke 7a an ein Sende- und Empfangsmodul 15 des Systemprozessors 4 der Hauptprozessoreinrichtung 2 übertragen. Die Anreizinfor­ mationen IA werden zyklisch in Form einer HDLC-Meldung über die Datenübertragungsstrecke 7a übertragen, wobei pro Über­ tragungszyklus lediglich eine Anreizinformation je Warte­ schlangenspeicher eines Endgerätes komprimiert übertragen wird. Das hauptprozessor-seitige Sende- und Empfangsmodul 15 verarbeitet wiederum die empfangenen HDLC-Meldungen zyklisch und führt diese einem zentralen Vermittlungstechnik-Modul 14 zu, welches die auf diese Weise zugeführten zentralen Anreiz­ informationen verarbeitet.Incentive information with a central effect, on the other hand, is transmitted from the switching module 16 via a data transmission link 7 a to a transmitting and receiving module 15 of the system processor 4 of the main processor device 2 . The incentive formations I A are transmitted cyclically in the form of an HDLC message via the data transmission path 7 a, with only one incentive information per queue memory of a terminal device being transmitted in compressed fashion per transmission cycle. The main processor-side transmission and reception module 15 in turn processes the received HDLC messages cyclically and feeds them to a central switching technology module 14 , which processes the central incentive information supplied in this way.

Aus dem in Fig. 2 gezeigten Informationsflußplan ist ersichtlich, daß es zwischen der Hauptprozessoreinrichtung mit dem Systemprozessor 4 einerseits und der Peripherie­ prozessoreinrichtung mit dem Systemprozessor 9a sowie den daran angeschlossenen Endgeräten andererseits hinsichtlich der Verarbeitung der Anreizinformationen IA zu Asynchronitä­ ten kommen kann, da sich in Folge der Zuführung der Anreizin­ formationen IA zu der Peripherieprozessoreinrichtung und der von der Peripherieprozessoreinrichtung getrennten Verarbei­ tung der Anreizinformationen durch die Hauptprozessoreinrich­ tung der zeitliche Zusammenhang zwischen den einzelnen Anreizinformationen IA verschieben kann. Insbesondere bei einer hohen Belastung des Kommunikationssystems durch die von den Endgeräten zugeführten Anreizinformationen, d. h. bei einer Vielzahl von den einzelnen Endgeräten zugeführten Anreizinformationen, kann leicht der Fall auftreten, daß auf der Peripherieprozessorseite bereits eine neue Anreizinforma­ tion für ein Endgerät zur Verarbeitung ansteht bevor eine vorhergehende Anreizinformation desselben Endgeräts, d. h. desselben Teilnehmeranschlusses, durch die Hauptprozessorein­ richtung verarbeitet worden ist. Um den zeitlichen Zusammen­ hang zwischen den einzelnen Anreiz-informationen IA sicher­ zustellen, waren bisher aufwendige Tests erforderlich.From the information flow chart shown in Fig. 2 it can be seen that there may be asynchronies between the main processor device with the system processor 4 on the one hand and the peripheral processor device with the system processor 9 a and the terminals connected to it with respect to the processing of the incentive information I A , because As a result of the supply of the incentive formations I A to the peripheral processor device and the processing of the incentive information separated from the peripheral processor device by the main processor device, the temporal relationship between the individual incentive information I A can be shifted. Particularly when the communication system is subjected to a high load due to the incentive information supplied by the terminal devices, that is to say in the case of a large number of incentive information supplied by the individual terminal devices, it can easily occur that a new incentive information for a terminal device for processing is pending before a previous one Incentive information of the same terminal, ie the same subscriber line, has been processed by the main processor device. In order to ensure the temporal connection between the individual incentive information I A , extensive tests were previously required.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Kommunikationssystem zu schaffen, wobei eine Anreizinfor­ mation-Synchronisation zwischen der Hauptprozessor­ einrichtung und den Peripherieprozessoreinrichtungen mit geringem technischen Aufwand sichergestellt ist.The present invention is therefore based on the object to create a communication system, an incentivefor Mation synchronization between the main processor device and the peripheral processor devices with little technical effort is ensured.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruches 1 gelöst.This object is achieved by the features of Claim 1 solved.

Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Kommunikations-systems sperrt das Vermittlungsmodul das Arbitrierungsmodul endgeräteorientiert solange die zeitlich vorhergehenden Anreizinformationen des entsprechenden Endge­ rätes noch nicht durch die Hauptprozessoreinrichtung bestätigt worden sind. Sobald die früheren Anreizinformatio­ nen seitens der Hauptprozessoreinrichtung verarbeitet und bestätigt worden sind, wird die Sperrung des Arbitrierungs­ moduls durch das Vermittlungsmodul aufgehoben und das Arbi­ trierungsmodul kann wieder aus dem Warteschlangenspeicher des entsprechenden Endgeräts neue Anreizinformationen für das Endgerät auslesen.According to a preferred embodiment of the invention Communication system blocks the switching module Arbitration module device-oriented as long as the time previous incentive information of the corresponding endge not advised by the main processor device have been confirmed. Once the previous incentive information processed and processed by the main processor device have been confirmed, the arbitration will be blocked module canceled by the mediation module and the Arbi can be removed from the queue memory of the corresponding device new incentive information for the Read terminal device.

Die Sperrzeit sowie der Belegungsgrad der einzelnen Warte­ schlangenspeicher wird überwacht und ein Warteschlangenspei­ cher wird gelöscht, d. h. die darin abgelegten Anreizinforma­ tionen eines Endgerätes werden verworfen, wenn die Sperrzeit bzw. der Belegungsgrad des entsprechenden Warteschlangenspei­ chers einen vorgegebenen Grenz­ wert überschreitet.The blocking time and the degree of occupancy of the individual control room Queue memory is monitored and a queue memory cher is deleted, i. H. the incentive formats stored in it cations of an end device are discarded if the blocking time or the degree of occupancy of the corresponding queue memory chers a predetermined limit value exceeds.

Die Unteransprüche beschreiben weitere vorteilhafte Ausge­ staltungen der vorliegenden Erfindung.The subclaims describe further advantageous features Events of the present invention.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung anhand eines bevorzugten Ausführungsbeispiels beschrieben.The invention is described below with reference to the Drawing based on a preferred embodiment described.

Fig. 1 zeigt eine schematische Darstellung des Informations­ flusses zwischen einer Peripherieprozessoreinrichtung und der Hauptprozessoreinrichtung des erfindungsgemäßen Kommunika­ tionssystems, Fig. 1 shows a schematic representation of the information flow communica tion system of the invention between a peripheral processor means and the main processor means,

Fig. 2 zeigt eine schematische Darstellung des Informations­ flusses zwischen einer Peripherieprozessoreinrichtung und der Hauptprozessoreinrichtung eines bekannten Kommunikations­ systems, und Fig. 2 shows a schematic representation of the information flow between a peripheral processor device and the main processor device of a known communication system, and

Fig. 3 zeigt ein Blockschaltbild mit den wesentlichen Kompo­ nenten eines bekannten Kommunikationssystems, wobei dieser Aufbau im wesentlichen auch auf das erfindungsgemäße Kommuni­ kationssystem zutrifft. Fig. 3 shows a block diagram with the essential components of a known communication system, this structure essentially also applies to the communication system according to the invention.

Das erfindungsgemäße Kommunikationssystem weist prinzipiell den selben Aufbau wie das in Fig. 3 gezeigte Kommunikations­ system auf, so daß hinsichtlich des erfindungsgemäßen Kommu­ nikationssystems auf eine wiederholte Beschreibung der in Fig. 3 gezeigten Komponenten verzichtet werden kann.The communication system according to the invention has in principle the same structure as the communication system shown in FIG. 3, so that a repeated description of the components shown in FIG. 3 can be omitted with regard to the communication system according to the invention.

Die vorliegende Erfindung wird nachfolgend beispielhaft anhand des in Fig. 3 gezeigten Systemprozessors 9a der ersten Peripherieprozessoreinrichtung 3a erläutert. Das anhand dieser Peripherieprozessoreinrichtung 3a beschriebene Prinzip der vorliegenden Erfindung trifft analog auf alle anderen Peripherieprozessoreinrichtungen des Kommunikations­ systems zu. The present invention is explained below by way of example with reference to the system processor 9 a shown in FIG. 3 a of the first peripheral processor device 3 a. The principle of the present invention described with reference to this peripheral processor device 3 a applies analogously to all other peripheral processor devices of the communication system.

Wie bei dem in Fig. 2 gezeigten bekannten Stand der Technik werden die von den Endgeräten erzeugten Anreizinformationen IA einem Anreizinformation-Empfangsmodul 19 zugeführt. Das Anreizinformation-Empfangsmodul 19 ist in der Regel aus drei Schichten aufgebaut, von denen die erste die ankommenden Anreizinformationen IA protokolliert, die zweite eine Daten­ sicherung der Anreizinformationen IA durchführt und die dritte für die Übertragung der ankommenden Anreizinforma­ tionen IA zu den nachfolgenden Programm-Modulen verantwort­ lich ist.As in the known prior art shown in FIG. 2, the incentive information I A generated by the terminals is fed to an incentive information receiving module 19 . The incentive information receiving module 19 is generally composed of three layers, of which the first logs the incoming incentive information I A , the second data backup of the incentive information I A and the third for the transmission of the incoming incentive information I A to the following Program modules.

Das die ankommenden Anreizinformationen IA empfangende Anreizinformation-Empfangsmodul 19 speichert die Anreizinfor­ mationen endgeräteorientiert in Warteschlangenspeicher 18a-18n, wobei für den Fall, daß sowohl mobile als auch statio­ näre Endgeräte an das Kommunikationssystem angeschlossen sind, getrennte Warteschlangenspeicher für die mobilen Endge­ räte einerseits sowie die stationären Endgeräte andererseits vorgesehen sind.The incoming incentive information I A receiving incentive information receiving module 19 stores the incentive information terminal-oriented in queue memory 18 a- 18 n, in the event that both mobile and stationary end devices are connected to the communication system, separate queue memory for the mobile end devices on the one hand and the stationary end devices on the other hand are provided.

Ein Arbitrierungsmodul 17 ist für die Verteilung der ankommenden Anreizinformationen IA und somit für einen rei­ bungslosen Betrieb der dem Arbitrierungsmodul 17 nachgeschal­ teten Module verantwortlich. Das Arbitrierungsmodul 17 organisiert eine gerechte und gleichmäßige Behandlung der einzelnen physikalischen Teilnehmeranschlüsse, d. h. der an die entsprechende Peripherieprozessoreinrichtung angeschlos­ sen Endgeräte. Die in den Warteschlangenspeichern 18a-18n endgeräteorientiert abgelegten Anreizinformationen werden von dem Arbitrierungsmodul zyklisch ausgelesen, wobei das Arbitrierungsmodul 17 pro Arbitrierungszyklus lediglich einen Wert aus jedem Warteschlangenspeicher 18a-18n ausliest. Das Arbitrierungsmodul 17 wird mit Inbetriebnahme des Kommunika­ tionssystems durch das Anreizinformation-Empfangsmodul 19 aktiviert, in dem von dem Anreizinformation-Empfangsmodul 19 eine entsprechende Betriebsmeldung an das Arbitrierungsmodul 17 gesendet wird. Während des weiteren Betriebs wird die Aktivierung des Arbitrierungsmoduls 17 mit Hilfe eines Steuerflags durch das Anreizinformation-Empfangsmodul 19 gesteuert, wobei der Wert des Steuerflags auf FALSE gesetzt wird, wenn in den Warteschlangenspeichern 18a-18n keine Anreizinformationen bzw. Anreizmeldungen mehr vorhanden sind. Solange der Wert des Steuerflags TRUE ist durchsucht das Arbitrierungsmodul 17 zyklisch die als FIFO-Speicher ausge­ bildeten Warteschlangenspeicher 18a-18n. Nachdem das Steuerflag auf den Wert FALSE gesetzt worden ist, kann das Arbitrierungsmodul 17 nur durch eine neue Betriebsmeldung seitens des Anreizinformation-Empfangsmoduls 19 erneut gestartet werden. Um während dieses Vorganges einen Prozeß­ wechsel, d. h. einen Wechsel zwischen den ausgeführten Programm-Modulen zu vermeiden, wird die Prozeßwechsel­ möglichkeit durch das entsprechende Betriebssystem gesperrt, d. h. ausgeschlossen. Das Betriebssystem der Systemprozessoren 9a bzw. 4 kann insbesondere das COSMOS-Betriebssystem (communication oriented small modular operating system) sein.An arbitration module 17 is responsible for the distribution of the incoming incentive information I A and thus for smooth operation of the modules downstream of the arbitration module 17 . The arbitration module 17 organizes a fair and even treatment of the individual physical subscriber lines, ie the terminals connected to the corresponding peripheral processor device. The incentive information stored in the queue memories 18 a- 18 n in a terminal-oriented manner is read out cyclically by the arbitration module, the arbitration module 17 only reading one value from each queue memory 18 a- 18 n per arbitration cycle. The arbitration module 17 is activated when the communication system is put into operation by the incentive information reception module 19 , in which a corresponding operating message is sent from the incentive information reception module 19 to the arbitration module 17 . During further operation, the activation of the arbitration module 17 is controlled with the aid of a control flag by the incentive information reception module 19 , the value of the control flag being set to FALSE if there is no longer any incentive information or incentive messages in the queue memories 18 a- 18 n. As long as the value of the control flag is TRUE searches the arbitration module 17 cyclically out as a FIFO memory formed queue memory 18 a- 18 n. After putting the control flag to the value FALSE, the arbitration module 17 may only by a new operating signal by the Anreizinformation- Receiving module 19 are started again. In order to avoid a process change during this process, ie to avoid a change between the executed program modules, the process change possibility is blocked by the corresponding operating system, ie excluded. The operating system of the system processors 9 a and 4 can in particular be the COSMOS operating system (communication oriented small modular operating system).

Das Arbitrierungsmodul 17 weist eine relativ geringe Priori­ tät auf. Die von dem Arbitrierungsmodul 17 ausgelesenen Anreizinformationen IA werden einem Vermittlungs­ modul 16 zugeführt, welches - wie bereits anhand Fig. 2 erläutert worden ist - die dezentrale Vermittlungstechnik für die dezentralen Anreizinformationen aufweist, so daß die dezentralen Anreizinformationen bereits auf der Peripherie­ prozessorseite verarbeitet werden. Das Vermittlungsmodul 16 dient zur Übertragung der zentralen Anreizinformationen zu dem Systemprozessor 4 des Hauptprozessors und weist eine höhere Priorität als das Arbitrierungsmodul 17 auf, so daß bei Ausführung des Vermittlungsmoduls 16 das Arbitrierungsmo­ dul 17 durch das Betriebssystem unterbrochen wird. Die dezen­ trale Vermittlungstechnik kann jedoch auch getrennt von dem Vermittlungsmodul 16 vorgesehen sein.The arbitration module 17 has a relatively low priority. The incentive information I A read out by the arbitration module 17 is fed to a switching module 16 which, as has already been explained with reference to FIG. 2, has the decentralized switching technology for the decentralized incentive information, so that the decentralized incentive information is already processed on the peripheral processor side. The switching module 16 is used to transfer the central incentive information to the system processor 4 of the main processor, and has a higher priority than the arbitration module 17, so that the Arbitrierungsmo is interrupted dul 17 by the operating system when executing the switching module sixteenth However, the decentralized switching technology can also be provided separately from the switching module 16 .

Um Asynchronitäten zwischen dem zeitlichen Zusammenhang der Anreize auf der Peripherieprozessorseite einerseits und der Hauptprozessorseite andererseits zu vermeiden, ist ein Sperr­ informationsspeicher 20 vorgesehen, dessen Inhalt von dem Vermittlungsmodul 16 bestimmt wird. Sobald die Peripheriepro­ zessorseite und die Hauptprozessorseite durch eine eintref­ fende Anreizinformation asynchron werden können, stoppt das Vermittlungsmodul 16 die Weitergabe dieser Anreizinformation durch das Arbitrierungsmodul 17. Dies erfolgt endgeräteorien­ tiert, d. h. für die einzelnen Endgeräte bzw. Teilnehmeran­ schlüsse getrennt.In order to avoid asynchronies between the temporal relationship of the incentives on the peripheral processor side on the one hand and the main processor side on the other hand, a blocking information store 20 is provided, the content of which is determined by the switching module 16 . As soon as the peripheral processor side and the main processor side can become asynchronous by an incoming incentive information, the switching module 16 stops the transfer of this incentive information by the arbitration module 17 . This is done in a device-oriented manner, ie separately for the individual devices or subscriber lines.

Insbesondere wartet das Vermittlungsmodul 16 nach Übermitt­ lung einer Anreizinformationsmeldung an das Sende- und Empfangsmodul des Systemprozessors 4 der Hauptprozessorein­ richtung auf eine entsprechende Rück- bzw. Bestätigungsmel­ dung der Hauptprozessoreinrichtung über die Abarbeitung der auf diese Weise übermittelten Anreizinformation, d. h. das Vermittlungsmodul 16 wartet auf eine der übermittelten Anreizinformation entsprechende Reaktion der Hauptprozes­ soreinrichtung. Solange eine entsprechende folgerichtige Reaktion durch die Hauptprozessoreinrichtung noch nicht vor­ liegt, veranlaßt das Vermittlungsmodul 16 eine Zwischenspei­ cherung sämtlicher ankommender Anreizinformationen des ent­ sprechenden Endgerätes. Dies erfolgt folgendermaßen:In particular, waiting for the switching module 16 to About averaging an incentive information message to the transmitting and receiving module of the system processor 4 of the Hauptprozessorein direction to a corresponding rear or Bestätigungsmel extension of the main processor means via the processing of the incentive information transmitted in this manner, that is, the switching module 16 is waiting for a the response of the main processor device corresponding to the transmitted incentive information. As long as a corresponding logical reaction by the main processor device is not yet available, the switching module 16 causes an interim storage of all incoming incentive information of the corresponding terminal. This is done as follows:

Solange das Vermittlungsmodul 16 noch nicht von dem System­ prozessor 4 der Hauptprozessoreinrichtung eine Bestätigung über die Abarbeitung einer übermittelten Anreizinformation erhalten hat, setzt das Vermittlungsmodul 16 in dem Sperrin­ formationsspeicher 20 für das von dieser Anreizinformation betroffene Endgerät ein entsprechendes Flag. Der Sperrinfor­ mationsspeicher 20 weist somit unter der Annahme, daß n End­ geräte an die entsprechende Peripherieprozessoreinrichtung angeschlossen sind, ein Array auf, welches n Flags umfaßt. Insbesondere setzt das Vermittlungsmodul 16 für ein bestimm­ tes Endgerät ein entsprechendes Flag, wenn für das bestimmte Endgerät bereits eine neue Anreizinformation vorliegt, obwohl für eine zeitlich vorhergehende und bereits an den Systempro­ zessor 4 der Hauptprozessoreinrichtung übermittelte Anreizin­ formation des selben Endgeräts noch keine entsprechende Bestätigung seitens der Hauptprozessoreinrichtung erfolgt ist.As long as the switching module 16 has not yet received confirmation from the system processor 4 of the main processor device about the processing of a transmitted incentive information, the switching module 16 sets a corresponding flag in the blocking information memory 20 for the terminal device affected by this incentive information. The Sperrinfor mationsspeicher 20 thus, assuming that n terminals are connected to the corresponding peripheral processor device, an array which comprises n flags. In particular, the switching module 16 sets a corresponding flag for a specific terminal if there is already new incentive information for the specific terminal, although no corresponding confirmation on the part of a previous incentive formation of the same terminal that has already been transmitted to the system processor 4 of the main processor device the main processor is done.

Wie bereits oben beschrieben worden ist, durchsucht das Arbitrierungsmodul 17 zyklisch die endgeräteorientiert vorge­ sehenen Warteschlangenspeicher 18a-18n. Vor Durchsuchen eines Speichers auf darin abgelegte Anreizinformationen greift jedoch das Arbitrierungsmodul 17 auf den Sperrinforma­ tionsspeicher 20 zu und durchsucht nur die Warteschlangen­ speicher derjenigen Geräte, für die in dem Array des Sperrin­ formationsspeichers 20 kein entsprechendes Flag gesetzt ist. Auf diese Weise ist die Funktion des Arbitrierungsmoduls 17 für diejenigen Warteschlangenspeicher bzw. für diejenigen Endgeräte gesperrt, die eine Asynchronität zwischen der Peripherieprozessoreinrichtung und der Hauptprozessoreinrich­ tung hervorrufen könnten. Solange die Gefahr einer Asynchro­ nität für die Anreizinformationen eines bestimmten Endgerätes bestehen, bleibt das entsprechende Flag in dem Sperrinforma­ tionsspeicher 20 durch das Vermittlungsmodul 16 gesetzt. Sobald diese Gefahr nicht mehr besteht, löscht das Vermitt­ lungsmodul 16 wieder das entsprechende Flag, so daß das Arbitrierungsmodul 17 wieder in einem nächsten Arbitrierungs­ zyklus auf den entsprechenden Warteschlangenspeicher zugrei­ fen kann.As has been described above, searches the arbitration module 17 cyclically the terminal-oriented provided queue memory 18 a- 18 n. Before searching a memory to stored therein incentive information, however, takes up the arbitration module 17 tion memory on the locking Informa 20 to and searches only the queue memory of those devices , for which no corresponding flag is set in the array of blocking information memory 20 . In this way, the function of the arbitration module 17 is blocked for those queue memories or for those terminals which could cause asynchrony between the peripheral processor device and the main processor device. As long as there is a risk of asynchrony for the incentive information of a specific terminal, the corresponding flag in the blocking information memory 20 remains set by the switching module 16 . Once this danger no longer exists, the Vermitt deletes averaging module 16 again the corresponding flag, so that the arbitration module 17 may fen zugrei in a next arbitration cycle on the appropriate queue memory.

Es ist jedoch gewährleistet, daß ein bestimmter Teilnehmer bzw. ein bestimmtes Endgerät nicht zu lange durch das Flag- Array des Sperrinformationsspeichers 20 gesperrt ist. Zu diesem Zweck weist das Arbitrierungsmodul 17 eine Speicher­ überwachung 21 auf, die einerseits den Inhalt des Sperrinfor­ mationsspeichers 20 und andererseits die Belegung der einzel­ nen Warteschlangenspeicher 18a-18n überwacht. Die Speicher­ überwachung 21 beinhaltet einen Zeitgeber, wodurch regelmäßig die in dem Sperrinformationsspeicher 20 gesetzten Flags abge­ fragt werden. Die für einen bestimmten Teilnehmer bzw. ein bestimmtes Endgerät gesetzten Flags werden auf diese Weise mit jeder Abfrage gezählt, wobei der Zählerstand für ein End­ gerät gelöscht wird, sobald für das entsprechende Endgerät ein nichtgesetztes Flag in dem Array des Sperrinformations­ speichers 20 erfaßt worden ist. Erreicht auf diese Weise der Zählerstand für ein bestimmtes Endgerät einen vorgegebenen Grenzwert, werden sämtliche Anreizinformationen in dem diesem Endgerät zugewiesenen Warteschlangenspeicher gelöscht, d. h. der entsprechende Teilnehmeranschluß wird zurückgesetzt. Auf diese Weise werden zwar die bisher eingegangenen Anreizinfor­ mationen des entsprechenden Teilnehmers verworfen, es wird jedoch gewährleistet, daß ein bestimmter Teilnehmeranschluß bzw. ein bestimmtes Endgerät nicht durch das Vermittlungsmo­ dul 16 zu lange gesperrt bleibt.However, it is ensured that a specific subscriber or a specific terminal is not blocked for too long by the flag array of the blocking information memory 20 . For this purpose, the arbitration module 17 has a memory monitor 21 which monitors the content of the blocking information memory 20 on the one hand and the occupancy of the individual queue memories 18 a- 18 n on the other hand. The memory monitor 21 contains a timer, as a result of which the flags set in the lock information memory 20 are regularly queried. The flags set for a specific subscriber or a specific terminal are counted in this way with each query, the counter reading for a terminal being deleted as soon as a non-set flag in the array of the blocking information memory 20 has been detected for the corresponding terminal. If the counter reading for a specific terminal device reaches a predetermined limit value in this way, all the incentive information in the queue memory assigned to this terminal device is deleted, ie the corresponding subscriber line is reset. In this way, the previously received incentive formations of the corresponding subscriber are discarded, but it is ensured that a specific subscriber line or a specific terminal does not remain blocked by the Vermittlungsmo module 16 for too long.

Ebenso überwacht die Speicherüberwachung 21 den Belegungsgrad der einzelnen Warteschlangenspeicher 18a-18n und löscht den Inhalt eines Warteschlangenspeichers, falls die Belegung des Warteschlangenspeichers, d. h. die Anzahl der darin gespei­ cherten Anreizinformationen, einen vorgegebenen Grenzwert überschreitet. Auch in diesem Fall werden sämtliche in dem entsprechenden Warteschlangenspeicher abgelegten Anreizinfor­ mationen verworfen und der dem Warteschlangenspeicher ent­ sprechende Teilnehmeranschluß bzw. das entsprechende Endgerät wird zurückgesetzt, um zu vermeiden, daß nicht zu viele Anreizinformationen in den Warteschlangenspeichern 18a-18n gespeichert werden, um eine übermäßige Belastung des Kommuni­ kationssystems zu vermeiden.Likewise, the memory monitor 21 monitors the degree of occupancy of the individual queue memories 18 a- 18 n and deletes the content of a queue memory if the occupancy of the queue memory, ie the number of incentive information stored therein, exceeds a predetermined limit value. In this case too, all the incentive information stored in the corresponding queue memory is discarded and the subscriber line or the corresponding terminal corresponding to the queue memory is reset in order to avoid that not too much incentive information is stored in the queue memories 18 a- 18 n to avoid excessive stress on the communication system.

Nach dem Zurücksetzen eines Teilnehmeranschlusses, d. h. dem Löschen des entsprechenden Warteschlangenspeichers, löscht die Speicherüberwachung 21 das diesem Endgerät bzw. Teilneh­ meranschluß entsprechende Flag in dem Sperrinformationsspei­ cher 20, um wieder einen Zugriff des Arbitrierungsmoduls 17 auf den entsprechenden Warteschlangenspeicher zu ermöglichen. After resetting a subscriber line, ie deleting the corresponding queue memory, the memory monitor 21 deletes the flag corresponding to this terminal or subscriber line in the blocking information memory 20 in order to enable the arbitration module 17 to access the corresponding queue memory again.

Abschließend sei darauf hingewiesen, daß die Speicherüberwa­ chung 21 selbstverständlich auch getrennt von dem Arbitrie­ rungsmodul 17 vorgesehen sein kann.Finally, it should be pointed out that the memory monitor 21 can of course also be provided separately from the arbitration module 17 .

Claims (11)

1. Kommunikationssystem (1), insbesondere Telefon-Nebenstel­ lenanlage, wobei an das Kommunikationssystem eine Vielzahl von Endgeräten (13a-13d) anschließbar sind, die im Rahmen einer Verbindungssignalisierung Anreizinformationen an das Kommunikationssystem übermitteln, mit einer Hauptprozessoreinrichtung (2) und mindestens einer damit über eine Datenübertragungsstrecke (7a, 7b) verbundenen Peripherieprozessoreinrichtung (3a, 3b), wobei die Periphe­ rieprozessoreinrichtung umfaßt:
  • 1. - ein Anreizinformation-Empfangsmodul (19) zum Empfangen der von den an die Peripherieprozessoreinrichtung angeschlosse­ nen Endgeräten übermittelten Anreizinformationen (IA),
  • 2. - eine Zwischenspeichereinheit (18a-18n) zum endgerä­ teorientierten Zwischenspeichern der von dem Anreizinforma­ tion-Empfangsmodul empfangenen Anreizinformationen,
  • 3. - ein Arbitrierungsmodul (17) zum endgeräteorientierten Auslesen der in der Zwischenspeichereinheit zwischengespei­ cherten Anreizinformationen, und
  • 4. - ein Vermittlungsmodul (16) zum Übertragen der von dem Arbitrierungsmodul ausgelesenen Anreizinformationen über die Datenübertragungsstrecke an die Hauptprozessoreinrichtung, die die auf diese Weise empfangenen Anreizinformationen ver­ arbeitet,
dadurch gekennzeichnet, daß das Vermittlungsmodul (16) bei vorliegen einer neuen Anreizinformation (IA) eines bestimmten Endgerätes die Zugriffsmöglichkeit des Arbitrierungsmoduls (17) auf für das bestimmte Endgerät in der Zwischenspeichereinheit (18a-18n) zwischengespeicherte Anreizinformationen sperrt, falls das Vermittlungsmodul (16) für eine vorhergehende und an die Hauptprozessoreinrichtung (2) übermittelte Anreizinformation des bestimmten Endgerätes keine entsprechende Rückmeldung über die Abarbeitung der früheren Anreizinformation von der Hauptprozessoreinrichtung empfangen hat. 1. Communication system ( 1 ), in particular telephone PBX system, a plurality of terminals ( 13 a- 13 d) can be connected to the communication system, which transmit incentive information to the communication system as part of a connection signaling, with a main processor device ( 2 ) and at least a peripheral processor device ( 3 a, 3 b) connected to it via a data transmission link ( 7 a, 7 b), the peripheral processor device comprising:
  • 1. an incentive information receiving module ( 19 ) for receiving the incentive information (I A ) transmitted by the terminals connected to the peripheral processor device,
  • 2. a temporary storage unit ( 18 a- 18 n) for the terminal-oriented temporary storage of the incentive information received by the incentive information receiving module,
  • 3. - an arbitration module ( 17 ) for terminal-oriented reading of the incentive information stored in the intermediate storage unit, and
  • 4. a switching module ( 16 ) for transmitting the incentive information read by the arbitration module via the data transmission link to the main processor device, which processes the incentive information received in this way,
characterized in that the switching module ( 16 ) blocks the access possibility of the arbitration module ( 17 ) to the specific terminal in the buffer unit ( 18 a- 18 n) when the new switching information (I A ) of a specific terminal device is available, if the switching module ( 16 ) has received no corresponding feedback about the processing of the previous incentive information from the main processor device for a previous incentive information of the particular terminal device transmitted to the main processor device ( 2 ). 2. Kommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, daß das Vermittlungsmodul (16) die Zugriffssperre des Arbitrierungsmoduls (17) bezüglich der für das bestimmte End­ gerät in der Zwischenspeichereinheit (18a-18n) zwischenge­ speicherten Anreizinformationen (IA) aufhebt, sobald es eine Rückmeldung der Hauptprozessoreinrichtung (2) über die Abar­ beitung der früheren Anreizinformationen des bestimmten End­ gerätes empfangen hat.2. Communication system according to claim 1, characterized in that the switching module ( 16 ) the access lock of the arbitration module ( 17 ) with respect to the device for the specific end in the buffer unit ( 18 a- 18 n) temporarily stored incentive information (I A ) as soon as it has received feedback from the main processor device ( 2 ) about the processing of the previous incentive information of the specific terminal. 3. Kommunikationssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Vermittlungsmodul (16) endgeräteorientierte Sperrin­ formationen erzeugt und in einem Sperrinformationsspeicher (20) ablegt, wobei diese Sperrinformationen endgeräteorien­ tiert angeben, ob der Zugriff des Arbitrierungsmoduls (17) auf die in der Zwischenspeichereinheit (18a-18n) zwischen­ gespeicherten Anreizinformationen (IA) eines bestimmten End­ gerätes gesperrt ist.3. Communication system according to claim 1 or 2, characterized in that the switching module ( 16 ) generates terminal-oriented blocking information and stores it in a blocking information memory ( 20 ), said blocking information indicating device-oriented whether the access of the arbitration module ( 17 ) to the in Intermediate storage unit ( 18 a- 18 n) between stored incentive information (I A ) of a particular terminal is locked. 4. Kommunikationssystem nach Anspruch 3, dadurch gekennzeichnet, daß das Vermittlungsmodul (16) die Sperrinformationen in Form eines Arrays in dem Sperrinformationsspeicher (20) speichert.4. Communication system according to claim 3, characterized in that the switching module ( 16 ) stores the lock information in the form of an array in the lock information memory ( 20 ). 5. Kommunikationssystem nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß das Arbitrierungsmodul zyklisch die in der Zwischenspei­ chereinheit (18a-18n) zwischengespeicherten Anreizinforma­ tionen (IA) endgeräteorientiert ausliest, wobei das Arbitrie­ rungsmodul vor einem Zugriff auf die Zwischenspeichereinheit die von dem Vermittlungsmodul (16) erzeugten endgeräteorien­ tierten Sperrinformationen überprüft und nur Anreizinforma­ tionen für die in den Sperrinformationen als nicht gesperrt gekennzeichneten Endgeräte (13a-13d) ausliest. 5. Communication system according to claim 3 or 4, characterized in that the arbitration module cyclically reads in the intermediate storage unit ( 18 a- 18 n) cached incentive information (I A ) device-oriented, the arbitration module before accessing the intermediate storage unit from the switching module ( 16 ) generates terminal-oriented blocking information and only reads incentive information for the terminals ( 13 a - 13 d) marked as not blocked in the blocking information. 6. Kommunikationssystem nach einem der vorhergehenden dadurch gekennzeichnet, daß die Zwischenspeichereinheit (18a-18n) eine mindestens der Anzahl der an die entsprechende Peripherieprozessorein­ richtung (3a, 3b) angeschlossenen Endgeräte (13a-13d) ent­ sprechende Anzahl von Warteschlangenspeichern (18a-18n) aufweist, wobei jeweils ein Warteschlangenspeicher (18a-18n) die Anreizinformationen (IA) nur eines Endgerätes zwi­ schenspeichert.6. Communication system according to one of the preceding, characterized in that the intermediate storage unit ( 18 a- 18 n) an at least the number of devices connected to the corresponding peripheral processor device ( 3 a, 3 b) ( 13 a- 13 d) corresponding number of Queue stores ( 18 a- 18 n), wherein each queue store ( 18 a- 18 n) temporarily stores the incentive information (I A ) of only one terminal. 7. Kommunikationssystem nach Anspruch 6, dadurch gekennzeichnet, daß das Arbitrierungsmodul (17) Mittel (21) zum endgeräteori­ entierten überwachen derjenigen Zeitdauer, während der das Arbitrierungsmodul für ein bestimmtes Endgerät (13a-13d) gesperrt ist, umfaßt.7. Communication system according to claim 6, characterized in that the arbitration module ( 17 ) comprises means ( 21 ) for terminal-oriented monitoring of the period during which the arbitration module is blocked for a specific terminal ( 13 a- 13 d). 8. Kommunikationssystem nach Anspruch 7, dadurch gekennzeichnet, daß das Arbitrierungsmodul (17) die Löschung sämtlicher in einem Warteschlangenspeicher (18a-18n) abgelegter Anreizin­ formationen (IA) eines bestimmten Endgerätes (13a-13d) ver­ anlaßt und seine Sperrung hinsichtlich des bestimmten Endge­ rätes aufhebt, falls die von den Überwachungsmitteln (21) erfaßte Sperrzeit des Arbitrierungsmoduls für das bestimmte Endgerät einen vorgegebenen Grenzwert überschritten hat.8. Communication system according to claim 7, characterized in that the arbitration module ( 17 ) the deletion of all in a queue memory ( 18 a- 18 n) stored incentive formations (I A ) of a specific terminal ( 13 a- 13 d) causes and his Blocking with regard to the specific terminal device cancels if the blocking time of the arbitration module for the specific terminal device detected by the monitoring means ( 21 ) has exceeded a predetermined limit value. 9. Kommunikationssystem nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß das Arbitrierungsmodul (17) den Belegungsgrad der endge­ räteorientiert vorgesehenen Warteschlangenspeicher (18a-18n) überwacht, die Löschung sämtlicher in einem bestimmten Warteschlangenspeicher abgelegter Anreizinformationen (IA) eines bestimmten Endgerätes (13a-13d) veranlaßt und seine Sperrung hinsichtlich des bestimmten Endgerätes aufhebt, falls die Belegung des dem bestimmten Endgerät entsprechenden bestimmten Warteschlangenspeichers einen vorgegebenen Grenz­ wert überschritten hat.9. Communication system according to one of claims 6 to 8, characterized in that the arbitration module ( 17 ) monitors the degree of occupancy of the device-oriented queue memory ( 18 a- 18 n), the deletion of all the incentive information stored in a specific queue memory (I A ) one certain terminal ( 13 a- 13 d) causes and its blocking with respect to the specific terminal, if the occupancy of the particular terminal corresponding queue memory has exceeded a predetermined limit value. 10. Kommunikationssystem nach Anspruch 8 oder 9 und einem der Ansprüche 3 bis 5 dadurch gekennzeichnet, daß das Arbitrierungsmodul (17) seine Zugriffsperre hinsicht­ lich der in der Zwischenspeichereinheit (18a-18n) zwischen­ gespeicherten Anreizinformationen (IA) eines bestimmten End­ gerätes (13a-13d) aufhebt, indem es die in dem Sperrinfor­ mationsspeicher (20) abgelegten Sperrinformationen entspre­ chend korrigiert.10. Communication system according to claim 8 or 9 and one of claims 3 to 5, characterized in that the arbitration module ( 17 ) his access lock Lich in the buffer unit ( 18 a- 18 n) between stored incentive information (I A ) of a certain end device ( 13 a- 13 d) cancels by correcting the lock information stored in the lock information memory ( 20 ) accordingly. 11. Kommunikationssystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Anreizinformation-Empfangsmodul das Arbitrierungsmodul (17) aktiviert, solange dem Anreizinformation-Empfangsmodul (19) Anreizinformationen (IA) zugeführt werden.11. Communication system according to one of the preceding claims, characterized in that the incentive information receiving module activates the arbitration module ( 17 ) as long as the incentive information receiving module ( 19 ) is supplied with incentive information (I A ).
DE1997112532 1997-03-25 1997-03-25 Communication system especially private branch exchange Expired - Lifetime DE19712532C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997112532 DE19712532C1 (en) 1997-03-25 1997-03-25 Communication system especially private branch exchange

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997112532 DE19712532C1 (en) 1997-03-25 1997-03-25 Communication system especially private branch exchange

Publications (1)

Publication Number Publication Date
DE19712532C1 true DE19712532C1 (en) 1998-06-18

Family

ID=7824579

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997112532 Expired - Lifetime DE19712532C1 (en) 1997-03-25 1997-03-25 Communication system especially private branch exchange

Country Status (1)

Country Link
DE (1) DE19712532C1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3804819A1 (en) * 1988-02-12 1989-08-24 Siemens Ag METHOD FOR IDENTIFYING PERIPHERAL DEVICES WITHIN A DIGITAL COMMUNICATION SYSTEM
EP0472775A1 (en) * 1990-08-31 1992-03-04 Siemens Aktiengesellschaft Programm-controlled communications system, especially switching exchange
DE4417777A1 (en) * 1994-05-20 1995-11-23 Siemens Ag Telephone local exchange system with centralised and decentralised control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3804819A1 (en) * 1988-02-12 1989-08-24 Siemens Ag METHOD FOR IDENTIFYING PERIPHERAL DEVICES WITHIN A DIGITAL COMMUNICATION SYSTEM
EP0472775A1 (en) * 1990-08-31 1992-03-04 Siemens Aktiengesellschaft Programm-controlled communications system, especially switching exchange
DE4417777A1 (en) * 1994-05-20 1995-11-23 Siemens Ag Telephone local exchange system with centralised and decentralised control

Similar Documents

Publication Publication Date Title
EP0635784B1 (en) Multiprocessorsystem
DE4440545A1 (en) Call processing method and telephone system for performing the method
DE2406195C3 (en) Modular program-controlled switching system
CH653783A5 (en) CONTROL DEVICE, ESPECIALLY FOR TELEPHONE SWITCHING SYSTEMS.
EP0466948B1 (en) Communications system with a multi-processor system serving as the central control
EP0840912B1 (en) Computer system
EP0472775B1 (en) Programm-controlled communications system, especially switching exchange
DE19712532C1 (en) Communication system especially private branch exchange
EP1291744B1 (en) Method and device for synchronisation
EP0239827A2 (en) Method for the control of a common memory of a multiprocessor system comprising separate microprocessor systems
EP0365905B1 (en) Process for controlling centrally controlled communication exchanges
DE2816286C2 (en) Circuit arrangement for centrally controlled telecommunications switching systems, in particular telephone switching systems, with central control unit and sub-control units
DE2828841C3 (en) Circuit arrangement for telecommunications switching systems, in particular telephone switching systems, with common control units and memories assigned to them
DE4122276A1 (en) Digital communication system allowing time division multiplexing - sends fault alarm via all other exchange-interconnecting cables if cable fails from first exchange drawing clock signal from this cable
AT392383B (en) CONTROL DEVICE IN MESSAGE SWITCHING SYSTEMS
DE19622065C1 (en) Central control system for communications network
EP0645922B1 (en) Method for checking the switching elements of a space stage of a switching network in a TDM telecommunication exchange
DE19534757C1 (en) Telecommunication system operating method
DE19712533C1 (en) Acknowledgement message control method for communication system
EP0371169B1 (en) Method for controlling the taking over of, on the one hand, switching-related tasks and, on the other hand, operational and/or protection-related tasks by a processor in the central control unit of a telecommunications switching system
DE3730761C2 (en)
DE4414929C1 (en) Communication system
EP0547413A2 (en) Programm controlled communication centre
DE3901433C2 (en)
AT391387B (en) DECENTRALLY CONTROLLED TELECOMMUNICATION SWITCHING SYSTEM, ESPECIALLY SUBSCRIBE SYSTEM

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: FRITZSCHE PATENT, DE

R081 Change of applicant/patentee

Owner name: SIEMENS ENTERPRISE COMMUNICATIONS GMBH & CO. K, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20130313

Owner name: UNIFY GMBH & CO. KG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20130313

R082 Change of representative

Representative=s name: FRITZSCHE PATENT, DE

Effective date: 20130313

Representative=s name: FRITZSCHE PATENTANWAELTE, DE

Effective date: 20130313

R082 Change of representative

Representative=s name: FRITZSCHE PATENT, DE

R081 Change of applicant/patentee

Owner name: UNIFY GMBH & CO. KG, DE

Free format text: FORMER OWNER: SIEMENS ENTERPRISE COMMUNICATIONS GMBH & CO. KG, 81379 MUENCHEN, DE

Effective date: 20131112

R082 Change of representative

Representative=s name: FRITZSCHE PATENT, DE

Effective date: 20131112

Representative=s name: FRITZSCHE PATENTANWAELTE, DE

Effective date: 20131112

R081 Change of applicant/patentee

Owner name: UNIFY GMBH & CO. KG, DE

Free format text: FORMER OWNER: UNIFY GMBH & CO. KG, 81379 MUENCHEN, DE

R082 Change of representative

Representative=s name: FRITZSCHE PATENTANWAELTE, DE

R071 Expiry of right