DE19712263A1

DE19712263A1 - Two-stage operational amplifier apparatus with dynamic output impedance

Info

Publication number: DE19712263A1
Application number: DE1997112263
Authority: DE
Inventors: Martin Bloch
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1997-03-24
Filing date: 1997-03-24
Publication date: 1998-10-08
Anticipated expiration: 2017-03-25
Also published as: DE19712263C2

Abstract

The first stage includes a Miller operational transconductance amplifier and has transistors (MN1,MN2) in parallel branches controllable by negative and positive input signals (V-,V+) and coupled together by a current mirror circuit (MP1,MP2). The branches share a current source (MN3) controlled by a bias voltage. The second stage has an active transistor (MP3) in series with another controlled current source (MN4) forming part of another current mirror circuit (MP4,MN5), and providing a multiple of the current in the first branch.

Description

Die vorliegende Erfindung betrifft einen Operationsverstär ker, und insbesondere einen CMOS-Operationsverstärker, gemäß dem Oberbegriff des Anspruches 1.The present invention relates to an operational amplifier ker, and in particular a CMOS operational amplifier, according to the preamble of claim 1.

In sämtlichen integrierten Schaltungen mit analogen Schal tungskomponenten, wie z. B. Filtern, Reglern, Komparatoren, Diskriminatoren usw., werden Operationsverstärker, und zwar vorzugsweise Operationsverstärker in CMOS-Technologie, ver wendet.In all integrated circuits with analog scarf tion components, such as. B. filters, controllers, comparators, Discriminators, etc., become operational amplifiers preferably operational amplifier in CMOS technology, ver turns.

In K. R. Laker, W. M. C. Sansen, "Design of Analog Integrated Circuits and Systems", McGraw-Hill, 1994, Kap. 6, Seiten 475 ff. sind Aufbau und Designregeln für übliche CMOS-Operations verstärker, insbesondere einfache OTA-Verstärker und Miller-OTA-Verstärker, ausführlich beschrieben.In K.R. Laker, W.M.C. Sansen, "Design of Analog Integrated Circuits and Systems ", McGraw-Hill, 1994, Chapter 6, pages 475 ff. are the structure and design rules for common CMOS operations amplifiers, especially simple OTA amplifiers and Miller OTA amplifier, described in detail.

In der Praxis werden dieser einfache OTA-Verstärker und die ser Miller-OTA-Verstärker wegen ihrer überschaubaren Anzahl von Bauelementen häufig eingesetzt. OTA ist dabei die engli sche Abkürzung für Transkonduktanz-Operationsverstärker (OTA = operational transconductance amplifier).In practice, this simple OTA amplifier and the Miller OTA amplifier because of its manageable number of components often used. OTA is the engli abbreviation for transconductance operational amplifier (OTA = operational transconductance amplifier).

Ein einfacher OTA-Verstärker besteht aus einer einzigen Dif ferenzstufe, bei der die Last der beiden Zweige durch einen Stromspiegel gebildet sind, der die beiden Zweige miteinander koppelt. Der einfache OTA-Verstärker weist allgemein einen großen Leerlauf-Ausgangswiderstand bei niedrigen Frequenzen auf. Seine Verstärkung wird durch die Transkonduktanz G_m an gegeben und kann nennenswerte, doch keine hohen Werte anneh men. Sein besonderer Vorteil ist jedoch seine leichte De signbarkeit. A simple OTA amplifier consists of a single differential stage, in which the load of the two branches is formed by a current mirror, which couples the two branches together. The simple OTA amplifier generally has a large idle output resistance at low frequencies. Its amplification is given by the transconductance G _m and can assume significant but not high values. However, its particular advantage is its easy designability.

Eine hohe Verstärkung kann erst durch Hinzufügung einer zwei ten Stufe erreicht werden, was beim Miller-OTA-Verstärker der Fall ist, der aus zwei Stufen, nämlich einer Eingangsstufe und einer Ausgangsstufe, besteht.A high gain can only be achieved by adding a two th stage can be achieved, which is the case with the Miller OTA amplifier The case is that of two stages, namely an entrance stage and an output stage.

Fig. 2 zeigt einen Stromlaufplan eines üblichen Miller-OTA-Verstärkers. Fig. 2 shows a circuit diagram of a conventional Miller OTA amplifier.

Die einem einfachen OTA-Verstärker entsprechende Eingangsstu te, umfaßt die PMOS-Transistoren MP1 und MP2 und die NMOS-Transistoren MN1 und MN2. Die beiden Transistorpaare MP1, MP2 und MN1, MN2 sind jeweils aneinander angepaßt, d. h. sie wei sen zweckmäßigerweise ein gleiches W/L-Aspektverhältnis (W/L)_P bzw. (W/L)_N auf. Die NMOS-Transistoren MN1, MN2 bilden das jeweilige steuerbare aktive Element in den beiden Zeigen der Eingangsstufe, und die beiden PMOS-Transistoren MP1, MP2 bilden die jeweilige Last in Form eines Stromspiegels.The input stage corresponding to a simple OTA amplifier comprises the PMOS transistors MP1 and MP2 and the NMOS transistors MN1 and MN2. The two pairs of transistors MP1, MP2 and MN1, MN2 are each matched to one another, ie they expediently have the same W / L aspect ratio (W / L) _P or (W / L) _N. The NMOS transistors MN1, MN2 form the respective controllable active element in the two displays of the input stage, and the two PMOS transistors MP1, MP2 form the respective load in the form of a current mirror.

VDD bezeichnet eine erste Versorgungsspannung, die am Source-Anschluß des PMOS-Transistors MP1 und am Source-Anschluß des PMOS-Transistors MP2 anliegt. Vn1 bezeichnet einen Knoten zwischen dem Drain-Anschluß des PMOS-Transistors MP1 und dem Drain-Anschluß des NMOS-Transistors MN1. Vn2 bezeichnet einen Knoten zwischen dem Drain-Anschluß des PMOS-Transistors MP2 und dem Drain-Anschluß des NMOS-Transistors MN2, wobei dieser Knoten gleichzeitig der Ausgang der Eingangsstufe ist.VDD denotes a first supply voltage, which on Source connection of the PMOS transistor MP1 and at the source connection of the PMOS transistor MP2 is present. Vn1 denotes a node between the drain of the PMOS transistor MP1 and the Drain connection of the NMOS transistor MN1. Vn2 denotes one Node between the drain of PMOS transistor MP2 and the drain of the NMOS transistor MN2, this Node is also the output of the input stage.

V- und V+ bezeichnen die Eingangssignale des Miller-OTA-Verstärkers, welche an den Gate-Anschlüssen der NMOS-Transistoren MN1 bzw. MN2 anliegen.V- and V + denote the input signals of the Miller-OTA amplifier, which at the gate terminals of the NMOS transistors MN1 or MN2 are present.

Die so aufgebaute Eingangsstufe wird über den NMOS-Transistor MN3, welcher einerseits mit dem Knoten Vn3 zwischen dem Sour ce-Anschluß des NMOS-Transistors MN1 und dem Source-Anschluß des NMOS-Transistors MN2 und andererseits mit Masse als zwei tem Versorgungspotential verbunden ist, mit Strom versorgt. Dabei ist die Größe des Stromes durch das am Gate-Anschluß des NMOS-Transistors MN3 angelegte Steuerpotential Vbias ein stellbar, d. h. der NMOS-Transistor MN3 wirkt als eine über die Spannung Vbias steuerbare Stromquelle.The input stage constructed in this way is via the NMOS transistor MN3, which on the one hand with the node Vn3 between the Sour ce connection of the NMOS transistor MN1 and the source connection of the NMOS transistor MN2 and on the other hand with ground as two connected to the supply potential, supplied with electricity. The size of the current is through that at the gate connection of the NMOS transistor MN3 applied control potential Vbias adjustable, d. H. the NMOS transistor MN3 acts as one the voltage Vbias controllable current source.

Die Ausgangsstufe des Miller-OTA-Verstärkers besteht aus dem PMOS-Transistor MP3 und dem NMOS-Transistor MN4 sowie dem Kondensator C1. Die Ausgangsstufe ist von ihrer Funktion her ein einfacher CMOS-Inverter, der an seinem Eingang, dem Gate-Anschluß des PMOS-Transistors MP3, das Signal vom Knoten Vn2 empfängt und seinen Ausgang Vout entsprechend dem Ausgang des gesamten Miller-OTA-Verstärkers am Drain-Anschluß des PMOS-Transistors MP3 aufweist. Der NMOS-Transistor MN4 wirkt dabei als Stromquelle, die durch das Steuerpotential Vbias auf ei nen konstanten Wert einstellbar ist.The output stage of the Miller-OTA amplifier consists of the PMOS transistor MP3 and the NMOS transistor MN4 and the Capacitor C1. The output stage is based on its function a simple CMOS inverter connected to its input, the Gate connection of the PMOS transistor MP3, the signal from the node Vn2 receives and its output Vout according to the output of the entire Miller OTA amplifier at the drain of the PMOS transistor MP3 has. The NMOS transistor MN4 acts as a current source, which is due to the control potential Vbias on ei a constant value can be set.

Der Eingang und der Ausgang der Ausgangsstufe sind durch die Kompensationskapazität C1 miteinander verbunden. Da diese Ka pazität als Miller-Kapazität wirkt, wird die gesamte Schal tung als Miller-OTA-Verstärker bezeichnet.The input and output of the output stage are through the Compensation capacity C1 interconnected. Since this Ka capacity acts as Miller capacity, the entire scarf tion referred to as Miller OTA amplifier.

Im größten Teil des Frequenzbereichs ist der Ausgangswider stand dieses Miller-OTA-Verstärker gering und ist die Span nungsverstärkung hoch, und in diesem Teil des Frequenzbe reichs ist er somit als Operationsverstärker einsetzbar.The output is resistive in most of the frequency range this Miller OTA amplifier stood low and is the span voltage gain high, and in this part of the frequency It can thus be used as an operational amplifier.

In den meisten praktischen Anwendungsfällen wird der stati sche Stromfluß durch den PMOS-Transistor MP3 und den NMOS-Transistor MN4 erhöht, um eine ausreichende Anstiegsgeschwin digkeit zu erreichen. Dazu wird zweckmäßigerweise das Aspekt verhältnis des Transistors MN4 erhöht. Kurz gesagt, geht man den Kompromiß "höherer Stromverbrauch für höhere Anstiegsge schwindigkeit" ein.In most practical applications, the stati current flow through the PMOS transistor MP3 and the NMOS transistor MN4 increases to a sufficient slew rate achievement. This is conveniently the aspect ratio of transistor MN4 increased. In short, you go the compromise "higher power consumption for higher increments dizziness ".

Das gesamte dynamische Regelverhalten des Miller-OTA-Verstärkers wird durch den PMOS-Transistor MP3 realisiert, wobei der Miller-Effekt durch die Kapazität C1 kompensiert ist. The entire dynamic control behavior of the Miller-OTA amplifier is realized by the PMOS transistor MP3, the Miller effect being compensated for by the capacitance C1 is.

Soll der Miller-OTA-Verstärker beispielsweise in einer Kon stantspannungs-Regelungsvorrichtung eingesetzt werden, so können Störungen am Ausgang, z. B. in Form eines positiven Spannungssprungs unter Voraussetzung einer großen kapazitiven Last am Ausgang Vout, bestenfalls nur über Strompfad abgelei tet werden, der durch den NMOS-Transistor MN4 als Stromquelle verläuft.For example, if the Miller OTA amplifier is in a con constant voltage control device are used, so can disturbances at the output, e.g. B. in the form of a positive Voltage jump provided a large capacitive Load at output Vout, at best only via current path be tet by the NMOS transistor MN4 as a current source runs.

Soll solch eine Störung schneller ausgeregelt werden, so muß man ebenfalls die Stromquelle auf einen höheren Stromfluß einstellen, d. h. den statischen Querstrom durch den PMOS-Transistor MP3 und den NMOS-Transistor MN4 erhöhen.If such a disturbance is to be corrected more quickly, it must you also switch the power source to a higher current flow adjust, d. H. the static cross flow through the Increase PMOS transistor MP3 and NMOS transistor MN4.

Die Aufgabe der vorliegenden Erfindung besteht darin, den eingangs definierten Operationsverstärker derart zu verbes sern, daß er einen dynamischen Ausgangswiderstand aufweist und seine Anstiegsgeschwindigkeit erhöht ist, ohne daß sein statischer Stromverbrauch vergrößert ist.The object of the present invention is that operational amplifier defined at the beginning Ensure that it has a dynamic output resistance and its slew rate is increased without it static power consumption is increased.

Diese Aufgabe wird erfindungsgemäß durch den in Anspruch 1 angegebenen Operationsverstärker gelöst, also durch einen Operationsverstärker, insbesondere CMOS-Operationsverstärker, welcher aufweist: eine erste Stufe mit einem ersten Zweig mit einem ersten, durch ein erstes Eingangssignal steuerbaren ak tiven Element; einem zweiten, zum ersten parallel geschalte ten Zweig mit einem zweiten, durch ein zweites Eingangssignal steuerbaren aktiven Element; und einer Stromspiegel-Schaltungs einrichtung zum Koppeln des ersten und zweiten Zweiges; und einer ersten steuerbaren Stromquelleneinrich tung, die in Reihe mit den beiden parallel geschalteten Zwei gen zwischen ein erstes Versorgungspotential und ein zweites Versorgungspotential, insbesondere Masse, geschaltet ist; und eine zweite Stufe mit einem dritten, mit dem Ausgang der er sten Stufe verbundenen steuerbaren aktiven Element; und einer zweiten steuerbaren Stromquelleneinrichtung, die mit dem dritten aktiven Elements in Reihe geschaltet ist, wobei der Ausgang der zweiten Stufe an einem dazwischenliegenden Ver bindungsnoten vorgesehen ist, wobei eine Ansteuerschaltung vorgesehen ist, durch die zweite Stromquelleneinrichtung in Abhängigkeit vom ersten und zweiten Eingangssignal ansteuer bar ist.This object is achieved according to the invention in claim 1 specified operational amplifier solved, i.e. by a Operational amplifiers, in particular CMOS operational amplifiers, which has: a first stage with a first branch with a first ak which can be controlled by a first input signal tive element; a second, parallel to the first th branch with a second, by a second input signal controllable active element; and a current mirror circuit device for coupling the first and second Branch; and a first controllable current source device tung, in series with the two two connected in parallel between a first supply potential and a second Supply potential, in particular ground, is switched; and a second stage with a third, with the exit of it most stage connected controllable active element; and one second controllable power source device that with the third active element is connected in series, the Output of the second stage at an intermediate ver Binding notes are provided, with a control circuit is provided by the second power source device in Control depending on the first and second input signal is cash.

Die der vorliegenden Erfindung zugrundeliegende Idee besteht also darin, den Stromfluß in der zweiten Stufe dynamisch zu verändern.The idea on which the present invention is based exists that is, dynamically increasing the current flow in the second stage change.

Vorteilhafterweise ist so der statische Stromverbrauch redu zierbar und der erfindungsgemäße Operationsverstärker auch in elektrischen Kleingeräten mit geringer Batteriekapazität ein setzbar.The static power consumption is advantageously reduced and the operational amplifier according to the invention also in small electrical devices with low battery capacity settable.

Bevorzugte Weiterbildungen sind Gegenstand der Unteransprü che.Preferred further developments are the subject of the dependent claims che.

Gemäß einer bevorzugten Weiterbildung ist die zweite Strom quelleneinrichtung Teil eines Stromspiegels, der mit der er sten Stufe verbunden ist und derart gestaltet ist, daß die zweite Stromquelleneinrichtung den N-fachen Strom des ersten Zweiges erzeugt.According to a preferred development, the second current source device part of a current mirror, with which he Most stage is connected and is designed such that the second current source device N times the current of the first Branch generated.

Dieser Aufbau bildet eine vorteilhafte Art der dynamischen Kopplung ohne großen schaltungstechnischen Aufwand und ermög licht eine zuverlässige Einstellung des Kopplungsfaktors.This structure forms an advantageous type of dynamic Coupling without great circuit complexity and enables reliable setting of the coupling factor.

Gemäß einer weiteren bevorzugten Weiterbildung ist eine Kapa zität zwischen dem Steueranschluß der zweiten Stromquellen einrichtung und dem Ausgang der zweiten Stufe vorgesehen.According to a further preferred development, a Kapa between the control connection of the second power sources device and the output of the second stage provided.

Dieser Aufbau ermöglicht eine schnelle Gegenreaktion bei Stö rungen am Ausgang der zweiten Stufe.This structure enables a quick backlash in the event of interference at the exit of the second stage.

Gemäß einer weiteren bevorzugten Weiterbildung sind eine Pe gelwandlereinrichtung zum Umwandeln des Ausgangssignals vom Ausgang der zweiten Stufe in ein vorbestimmtes Signal und ei ne Kapazität zum Koppeln des vorbestimmten Signals an den Ausgang der ersten Stufe vorgesehen.According to a further preferred development, a pe gel converter device for converting the output signal from Output of the second stage in a predetermined signal and egg ne capacity for coupling the predetermined signal to the Output of the first stage provided.

Dieser Aufbau ermöglicht die Verwendung eines kleineren Kapa zitätswerts für die Miller-Kapazität als beim Stand der Tech nik.This construction enables the use of a smaller Kapa value for Miller capacity than in the prior art nik.

Gemäß einer weiteren bevorzugten Weiterbildung weist der er ste Zweig einen ersten NMOS-Transistor als erstes aktives Element und einen ersten PMOS-Transistor auf, welche in Reihe geschaltet sind, wobei der erste NMOS-Transistor an seinem Gate-Anschluß das erste Eingangssignal empfängt und wobei der Gate-Anschluß des ersten PMOS-Transistor mit einem Verbin dungsknoten zwischen dem ersten NMOS-Transistor und dem er sten PMOS-Transistor verbunden ist; und weist der zweite Zweig einen zweiten NMOS-Transistor als zweites aktives Ele ment und einen zweiten PMOS-Transistor auf, welche in Reihe geschaltet sind, wobei der zweite NMOS-Transistor an seinem Gate-Anschluß das zweite Eingangssignal empfängt und wobei der Gate-Anschluß des zweiten PMOS-Transistor mit dem Gate-Anschluß des ersten PMOS-Transistors verbunden ist.According to a further preferred development, the branch is a first NMOS transistor as the first active Element and a first PMOS transistor, which in series are connected, the first NMOS transistor on its Gate terminal receives the first input signal and the Gate connection of the first PMOS transistor with a connector node between the first NMOS transistor and the he most PMOS transistor is connected; and assigns the second Branch a second NMOS transistor as a second active element ment and a second PMOS transistor, which in series are connected, the second NMOS transistor on its Gate terminal receives the second input signal and where the gate connection of the second PMOS transistor with the Gate terminal of the first PMOS transistor is connected.

Gemäß einer weiteren bevorzugten Weiterbildung weist die er ste steuerbare Stromquelleneinrichtung einen dritten NMOS-Transistor auf, der zwischen einen Verbindungsknoten des er sten und zweiten Zweiges und Massepotential geschaltet ist und an dessen Gate-Anschluß ein konstantes Ansteuerpotential anlegbar ist.According to a further preferred development, it has most controllable power source device a third NMOS transistor on between a connection node of the er most and second branches and ground potential is switched and at its gate terminal a constant drive potential can be created.

Gemäß einer weiteren bevorzugten Weiterbildung ist das dritte aktive Element ein dritter PMOS-Transistor und die zweite Stromquelleneinrichtung ein vierter NMOS-Transistor, die in Reihe zwischen das erste Versorgungspotential und das zweite Versorgungspotential geschaltet sind, wobei der Ausgang der zweiten Stufe an einem dazwischenliegenden Verbindungsknoten vorgesehen ist. According to a further preferred development, the third active element a third PMOS transistor and the second Current source device a fourth NMOS transistor, which in Row between the first supply potential and the second Supply potential are switched, the output of the second stage at an intermediate connection node is provided.

Gemäß einer weiteren bevorzugten Weiterbildung weist die An steuerschaltung einen vierten PMOS-Transistor und einen fünf ten NMOS-Transistor aufweist, die in Reihe zwischen das erste Versorgungspotential und das zweite Versorgungspotential ge schaltet sind, wobei der Gate-Anschluß des vierten PMOS-Transistors mit den Gate-Anschlüssen des ersten und zweiten PMOS-Transistors verbunden ist und wobei der Gate-Anschluß des fünften NMOS-Transistors und ein zwischen dem vierten PMOS-Transistor und dem fünften NMOS-Transistor liegender Verbindungsknoten mit dem Gate-Anschluß des vierten NMOS-Transistors verbunden sind.According to a further preferred development, the instruction control circuit a fourth PMOS transistor and a five has NMOS transistor in series between the first Supply potential and the second supply potential ge are switched, the gate connection of the fourth PMOS transistor with the gate connections of the first and second PMOS transistor is connected and being the gate terminal of the fifth NMOS transistor and one between the fourth PMOS transistor and the fifth NMOS transistor lying Connection node with the gate connection of the fourth NMOS transistor are connected.

Gemäß einer weiteren bevorzugten Weiterbildung weist Pegel wandlereinrichtung einen sechsten NMOS-Transistor auf, der in Reihe mit einem siebenten NMOS-Transistor zwischen das erste Versorgungspotential und das zweite Versorgungspotential ge schaltet ist, wobei der Gate-Anschluß des sechsten NMOS-Transistors mit dem Ausgang der zweiten Stufe und der Gate-Anschluß des siebenten NMOS-Transistors mit dem konstanten Steuerpotential verbunden ist.According to a further preferred development, level converter device on a sixth NMOS transistor, which in Row with a seventh NMOS transistor between the first Supply potential and the second supply potential ge is switched, the gate terminal of the sixth NMOS transistor with the output of the second stage and the gate connection of the seventh NMOS transistor with the constant Tax potential is connected.

Im folgenden wird die vorliegende Erfindung anhand einer be vorzugten Ausführungsform mit Bezug auf die begleitenden Zeichnungen näher erläutert.In the following the present invention is based on a be preferred embodiment with reference to the accompanying Drawings explained in more detail.

Es zeigen:Show it:

Fig. 1 einen Stromlaufplan eines erfindungsgemäßen Miller-OTA-Verstärkers mit dynamischem Ausgangswiderstand; und Fig. 1 is a circuit diagram of a Miller OTA amplifier according to the invention with a dynamic output resistance; and

Fig. 2 einen Stromlaufplan eines üblichen Miller-OTA-Verstärkers. Fig. 2 is a circuit diagram of a conventional Miller OTA amplifier.

Fig. 1 zeigt einen Stromlaufplan eines erfindungsgemäßen Mil ler-OTA-Verstärkers mit dynamischem Ausgangswiderstand. In Fig. 1 bezeichnen gleiche Bezugszeichen gleiche oder ent sprechende Bestandteile wie in Fig. 2. Fig. 1 shows a circuit diagram of an inventive Mil ler-OTA amplifier with dynamic output resistance. In Fig. 1, the same reference numerals designate the same or corresponding components as in Fig. 2nd

Die Eingangsstufe des erfindungsgemäßen Miller-OTA-Verstärkers entspricht derjenigen des üblichen Miller-OTA-Verstärkers, der vorstehend mit Bezug auf Fig. 2 erläutert wurde.The input stage of the Miller-OTA amplifier according to the invention corresponds to that of the usual Miller-OTA amplifier, which was explained above with reference to FIG. 2.

Weiterhin weist der erfindungsgemäße Miller-OTA-Verstärker genauso wie der übliche Miller-OTA-Verstärker eine Ausgangs stufe mit einem PMOS-Transistor MP3 und einem NMOS-Transistor MN4 auf, wobei der Gate-Anschluß des PMOS-Transistors MP3 mit dem Ausgang Vn2 der Eingangsstufe und verbunden ist und sein Drain-Anschluß den Ausgang Vout bildet.Furthermore, the Miller-OTA amplifier according to the invention just like the usual Miller OTA amplifier an output stage with a PMOS transistor MP3 and an NMOS transistor MN4 on, with the gate connection of the PMOS transistor MP3 with the output Vn2 of the input stage and is connected and be Drain connection forms the output Vout.

Jedoch ist die Ansteuerung des NMOS-Transistor MN4 erfin dungsgemäß modifiziert. Der NMOS-Transistor MN4 wirkt als Stromquelle, die durch ein Steuerpotential auf einen Wert einstellbar ist, der nicht mehr wie im Stand der Technik kon stant ist, sondern in Abhängigkeit vom ersten und zweiten Eingangssignal V-, V+ der Eingangsstufe zur Beeinflussung der Anstiegsgeschwindigkeit des Signals am Ausgang Vout steuerbar ist.However, the control of the NMOS transistor MN4 is invented modified accordingly. The NMOS transistor MN4 acts as Current source by a control potential to a value is adjustable, which is no longer con as in the prior art is constant, but depending on the first and second Input signal V-, V + of the input stage to influence the Rate of rise of the signal at the output Vout controllable is.

Mit anderen Worten wird erfindungsgemäß der NMOS-Transistor MN4 als Stromquelle nicht mehr durch das Steuerpotential Vbias gesteuert, sondern durch ein aus der Eingangsstufe abge leitetes Signal. In der erfindungsgemäßen Schaltung wird also der Transistor MN4 entsprechend den Eingangssignalen V- und V+ dynamisch geregelt.In other words, according to the invention, the NMOS transistor MN4 as a current source no longer through the control potential Vbias controlled, but by an abge from the input stage conducted signal. So in the circuit according to the invention the transistor MN4 in accordance with the input signals V- and V + dynamically controlled.

Dazu wird der Strom innerhalb des Eingangszweiges mit dem NMOS-Transistor MN1 und dem PMOS-Transistor MP1 als Maß für die Größe von V- und V+ in einen zusätzlichen Zweig der Aus gangsstufe, welcher aus dem PMOS-Transistor MP4 und dem NMOS-Transistor MN5 besteht, eingespeist. Zweckmäßigerweise haben die PMOS-Transistoren MP1 und MP4 dabei das gleiche Aspekt verhältnis (W/L)_P.For this purpose, the current within the input branch with the NMOS transistor MN1 and the PMOS transistor MP1 as a measure of the size of V- and V + in an additional branch of the output stage, which consists of the PMOS transistor MP4 and the NMOS transistor MN5 exists, fed. The PMOS transistors MP1 and MP4 expediently have the same aspect ratio (W / L) _P.

Durch einen zweiten Stromspiegel, der aus den NMOS-Transistoren MN5 und MN4 besteht, wobei der NMOS-Transistor MN4 das N-fache Aspektverhältnis (W/L) wie MN5 aufweist, wird die Stromquelle der Ausgangsstufe auf den N-fachen Strom des Eingangszweiges eingestellt. N kann hierbei eine natürliche Zahl oder auch reell sein.By a second current mirror, which consists of the NMOS transistors MN5 and MN4 exist, the NMOS transistor MN4 has N times the aspect ratio (W / L) as MN5 the current source of the output stage to N times the current of Input branch set. N can be a natural one Number or be real.

Die Anstiegsgeschwindigkeit wird beim erfindungsgemäßen Mil ler-OTA-Verstärker also dynamisch mit geeignet gewähltem Kopplungsverhältnis an die Eingangssignale V+, V- angepaßt, wodurch sich die Leerlaufverstärkung des so gebildeten Opera tionsverstärkers erhöht.The rate of increase is in the Mil ler OTA amplifier is dynamic with a suitably chosen one Coupling ratio adapted to the input signals V +, V-, which increases the idle gain of the Opera thus formed tion amplifier increased.

Wird V+ erhöht, so wird der Strom im Eingangszweig mit dem NMOS-Transistor MN1 und dem PMOS-Transistor MP1 erniedrigt. Dies führt dazu, daß der Strom im zusätzlichen Zweig mit dem PMOS-Transistor MP4 und dem NMOS-Transistor MN5 ebenfalls er niedrigt wird und damit der Strom durch die Stromquelle MN4 der Ausgangsstufe um den N-fachen Strom erniedrigt wird. Da bei steigt die Ausgangsspannung Vout.If V + is increased, the current in the input branch is increased with the NMOS transistor MN1 and the PMOS transistor MP1 lowered. This means that the current in the additional branch with the PMOS transistor MP4 and the NMOS transistor MN5 also he is reduced and thus the current through the current source MN4 the output stage is reduced by N times the current. There the output voltage Vout increases.

Wird V- erhöht, so wird der Strom im Eingangszweig mit dem NMOS-Transistor MN1 und dem PMOS-Transistor MP1 erhöht. Dies führt dazu, daß der Strom im zusätzlichen Zweig mit dem PMOS-Transistor MP4 und dem NMOS-Transistor MN5 ebenfalls erhöht wird und damit der Strom durch die Stromquelle MN4 der Aus gangsstufe um den N-fachen Strom erhöht wird. Dabei sinkt die Ausgangsspannung Vout.If V- is increased, the current in the input branch is increased with the NMOS transistor MN1 and PMOS transistor MP1 increased. This causes the current in the additional branch with the PMOS transistor MP4 and the NMOS transistor MN5 also increased and thus the current through the current source MN4 the off gear stage is increased by N times the current. The sinks Output voltage Vout.

Durch diese dynamische Anpassung des Ausgangswiderstandes, der durch den NMOS-Transistor MN4 gebildet ist, ergibt nicht nur eine Erhöhung der Leerlaufverstärkung des erfindungsgemä ßen Miller-OTA-Verstärkers, sondern läßt den Phasenrand un verändert und sorgt für eine verbesserte Anstiegsgeschwindig keit.Through this dynamic adjustment of the output resistance, formed by the NMOS transistor MN4 does not result only an increase in the idle gain of the invention Miller OTA amplifier, but leaves the phase edge un changes and ensures an improved rate of increase speed.

Die Kompensationskapazität C1 liegt beim vorliegenden Ausfüh rungsbeispiel des erfindungsgemäßen Miller-OTA-Verstärker vorzugsweise nicht mehr zwischen Drain- und Gate-Anschluß des PMOS-Transistors MP3, sondern zwischen dem Ausgang Vn4 eines Pegelwandlers und dem Ausgang Vn2 der Eingangsstufe.The compensation capacity C1 is in the present version Example of the Miller-OTA amplifier according to the invention preferably no longer between the drain and gate connection of the PMOS transistor MP3, but between the output Vn4 one Level converter and the output Vn2 of the input stage.

Dieser Pegelwandler umfaßt die NMOS-Transistoren MN6 und MN7, die in Reihe zwischen das erste Versorgungspotential VDD und Masse geschaltet sind, und sein Ausgang Vn4 ist der zwischen beiden Transistoren liegende Knoten. Dabei liegt der Gate-Anschluß des NMOS-Transistors MN6 am Ausgangspotential Vout und der Gate-Anschluß des NMOS-Transistors MN7 am Steuerpo tential Vbias.This level converter comprises the NMOS transistors MN6 and MN7, which in series between the first supply potential VDD and Ground are connected, and its output Vn4 is the between nodes located in both transistors. Here lies the Gate connection of the NMOS transistor MN6 at the output potential Vout and the gate of the NMOS transistor MN7 at the Steuerpo tential Vbias.

Dieser Aufbau ermöglicht die Verwendung eines kleineren Kapa zitätswertes für die Miller-Kapazität zur Erzielung eines ge eigneten Phasenrandes für geschlossene Regelkreise, welcher durch die Aspektverhältnisse (W/L)_N der NMOS-Transistoren MN6 und MN7 einstellbar ist, als beim üblichen Miller-OTA-Verstärker gemäß Fig. 2.This structure enables the use of a smaller capacitance value for the Miller capacitance in order to achieve a suitable phase edge for closed control loops, which can be set by the aspect ratios (W / L) _{N of} the NMOS transistors MN6 and MN7, than in the conventional Miller OTA Amplifier according to FIG. 2.

Letztlich ist beim vorliegenden Ausführungsbeispiel des er findungsgemäßen Miller-OTA-Verstärker vorzugsweise eine zu sätzliche Kapazität C2 vorgesehen, die dafür sorgt, daß schnelle Störungen, wie die angesprochenen Lade- und Entlade vorgänge der Last, am Ausgang Vout eine spontane Gegenreakti on des NMOS-Transistors MN4 auslösen.Ultimately, in the present embodiment of the Miller-OTA amplifier according to the invention preferably one too additional capacity C2 is provided, which ensures that quick faults, such as the loading and unloading mentioned processes of the load, a spontaneous counter-reaction at the output Vout trigger on the NMOS transistor MN4.

Obwohl die vorliegende Erfindung anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie nicht darauf beschränkt. Although the present invention is based on a preferred one Embodiment has been described, it is not there limited.

Beispielsweise können als aktive Elemente jegliche Arten von Transistoren oder andere steuerbare Halbleiterbauelemente verwendet werden.For example, any kind of Transistors or other controllable semiconductor components be used.

Nach alledem leistet die vorliegende Erfindung einen wertvol len Beitrag auf dem Gebiet der Operationsverstärker-Schaltungs technik.After all, the present invention is valuable len contribution in the field of operational amplifier circuit technology.

Claims

1. operational amplifier, in particular CMOS operational amplifier, which has:

a) a first stage with:
- - a first branch with a first active element (MN1) controllable by a first input signal (V-)
- - A second branch connected in parallel with the first with a second active element (MN2) controllable by a second input signal (V +); and
- - A current mirror circuit device (MP1, MP2) for coupling the first and second branches; and
- - A first controllable current source device (MN3, Vbias), which is connected in series with the two branches connected in parallel between a first supply potential (VDD) and a second supply potential, in particular ground; and
b) a second stage with:
- - a third controllable active element (MP3) connected to the output (Vn2) of the first stage; and
- - A second controllable current source device (MN4), which is connected in series with the third active element (MP3), the output (Vout) of the second stage being provided at an intermediate connection note;

marked by
a control circuit (MP4, MN5), can be controlled by the second current source device (MN4) as a function of the first and two input signals (V-, V +).

2. operational amplifier according to claim 1, characterized records that the second power source device (MN4) part of a current mirror (MN4, MN5) that is with the first stage is connected and is designed such that the second current source device (MN4) the N-fold current of the first two generated.

3. operational amplifier according to claim 1 or 2, characterized ge indicates that a capacitance (C2) between the control conclusion of the second power source device (MN4) and the off gang (Vout) of the second stage is provided.

4. operational amplifier according to claim 1, 2 or 3, marked is characterized by a level converter device (MN6, MN7) Convert the output signal from the output (Vout) of the second Stage into a predetermined signal and a capacitance (C1) for Coupling the predetermined signal to the output (Vn2) of the first stage.

5. operational amplifier according to one of the preceding An sayings, characterized in that the first branch has a first NMOS transistor (MN1) as the first active element and a first PMOS transistor (MP1), which in series are switched, the first NMOS transistor (MN1) on its gate terminal receives the first input signal (V-) and the gate connection of the first PMOS transistor (MP1) with a connection node between the first NMOS train sistor (MN1) and the first PMOS transistor (MP1) connected and that the second branch is a second NMOS transistor (MN2) as a second active element and a second PMOS transistor (MP2), which are connected in series, the second NMOS transistor (MN1) at its gate on finally receives the second input signal (V +) and the Gate connection of the second PMOS transistor (MP2) with the Gate connection of the first PMOS transistor (MP1) is connected.

6. operational amplifier according to one of the preceding An sayings, characterized in that the first controllable Power source device (MN3, Vbias) a third NMOS transistor (MN3), which between a connection node ten (Vn3) of the first and second branches and ground potential is switched and a constant on at its gate connection tax potential (Vbias) can be applied.

7. operational amplifier according to one of the preceding An sayings, characterized in that the third active Ele ment a third PMOS transistor (MP3) and the second current source device is a fourth NMOS transistor (MN4), the in series between the first supply potential (VDD) and the second supply potential are switched, the Output (Vout) of the second stage at an intermediate one Connection node is provided.

8. operational amplifier according to claim 7, characterized records that the drive circuit (MP4, MN5) a fourth PMOS transistor (MP4) and a fifth NMOS transistor (MN5) has, in series between the first supply potenti al (VDD) and the second supply potential are switched, the gate terminal of the fourth PMOS transistor (MP4) with the gate connections of the first and second PMOS trans sistors (MP1, MP2) is connected and the gate terminal of the fifth NMOS transistor (MN5) and one between the four th PMOS transistor (MP4) and the fifth NMOS transistor (MN5) lying connection node with the gate connection of the fourth NMOS transistor (MN4) are connected.

9. operational amplifier according to one of claims 6 to 8, characterized in that level converter means a sixth NMOS transistor (NM6 has the in series with ei nem seventh NMOS transistor (MN7) between the first Ver care potential (VDD) and the second supply potential is switched, the gate terminal of the sixth NMOS transistor (MN6) with the output (Vout) of the second stage and the gate of the seventh NMOS transistor (MN7) is connected to the constant control potential (Vbias).