DE19704534A1 - Semiconductor body - Google Patents

Semiconductor body

Info

Publication number
DE19704534A1
DE19704534A1 DE19704534A DE19704534A DE19704534A1 DE 19704534 A1 DE19704534 A1 DE 19704534A1 DE 19704534 A DE19704534 A DE 19704534A DE 19704534 A DE19704534 A DE 19704534A DE 19704534 A1 DE19704534 A1 DE 19704534A1
Authority
DE
Germany
Prior art keywords
oxide layer
layer
semiconductor
metallization
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19704534A
Other languages
German (de)
Inventor
Oliver Dr Rer Nat Haeberlen
Peter Dr Rer Nat Nelle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19704534A priority Critical patent/DE19704534A1/en
Priority to PCT/DE1998/000228 priority patent/WO1998035384A1/en
Publication of DE19704534A1 publication Critical patent/DE19704534A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

The invention relates to a semiconductor part comprising a semiconductor substrate (10) with a first oxide layer (14), a covering semiconductive layer (16) and a second oxide layer (18) arranged on top of the latter. In a contact hole area, said layers are penetrated by a first metallization layer (20) for contacting the semiconductor substrate (10). A phosphorus-doped oxide layer (22) is placed on the first metallization layer (20), which prevents mobile ions from penetrating into the first oxide layer (14) and the dielectric strength/drift resistance of the components integrated into the semiconductor part from being reduced.

Description

Die Erfindung betrifft einen Halbleiterkörper mit folgenden Merkmalen
The invention relates to a semiconductor body with the following features

  • - ein Halbleitersubstrat,- a semiconductor substrate,
  • - eine erste Oxidschicht, die auf einer oberen Hauptfläche des Halbleitersubstrates sitzt,- A first oxide layer on an upper main surface of the semiconductor substrate sits,
  • - auf der ersten Oxidschicht sitzt eine Halbleiterschicht,a semiconductor layer sits on the first oxide layer,
  • - auf der Halbleiterschicht sitzt eine zweite Oxidschicht,a second oxide layer sits on the semiconductor layer,
  • - eine erste Metallisierungsschicht sitzt auf der zweiten Oxidschicht und durchdringt in einem Kontaktlochbereich die zweite Oxidschicht, die Halbleiterschicht und die erste Oxidschicht zur Kontaktierung des Halbleiter­ substrates,- A first metallization layer sits on the second Oxide layer and penetrates in a contact hole area the second oxide layer, the semiconductor layer and the first oxide layer for contacting the semiconductor substrates,
  • - auf der ersten Metallisierungsschicht sitzt eine dritte Oxidschicht.- A third sits on the first metallization layer Oxide layer.

Ein solcher Halbleiterkörper ist beispielsweise in dem Buch R. Müller "Bauelemente der Halbleiter-Elektronik", 4. Aufla­ ge, Springer-Verlag, 1991, auf den Seiten 164 bis 166 be­ schrieben. Der dort dargestellte MOS-FET weist ein Halblei­ tersubstrat auf, auf dessen oberer Hauptfläche eine Oxid­ schicht aus SiO2 mit darüberliegender Halbleiterschicht, die aus polykristallinem Silizium gebildet ist, angeordnet ist. Auf der Halbleiterschicht selbst sitzt wieder eine Oxid­ schicht zum Schutz der Oberfläche der Halbleiterschicht. Eine Metallisierungsschicht durchdringt die beiden genannten Oxid­ schichten und die Halbleiterschicht in Kontaktlochbereichen zur Kontaktierung des im Halbleitersubstrat ausgebildeten Sourcegebietes. In der Praxis wird über diese Metallisie­ rungsschicht eine weitere Schutzschicht, z. B. eine dritte Oxidschicht aufgebracht, und evtl. eine weitere Metallisie­ rungsebene darüber abgeschieden.Such a semiconductor body is described, for example, in the book R. Müller "Components of semiconductor electronics", 4th edition, Springer-Verlag, 1991, on pages 164 to 166. The MOS-FET shown there has a semiconductor substrate on whose upper main surface an oxide layer made of SiO 2 with an overlying semiconductor layer, which is formed from polycrystalline silicon, is arranged. An oxide layer sits on the semiconductor layer itself to protect the surface of the semiconductor layer. A metallization layer penetrates the two oxide layers mentioned and the semiconductor layer in contact hole regions for contacting the source region formed in the semiconductor substrate. In practice, a further protective layer, for. B. applied a third oxide layer, and possibly another metallization layer deposited over it.

Die über der genannten Metallisierungsschicht liegende dritte Oxidschicht kann insbesondere bei Leistungshalbleitern ein Driften von Bauelementeparametern, insbesondere der Ein­ satzspannungen von Feldeffekttransistoren, hervorrufen. Dies ist in Leistungshalbleitern bei elektrischem Betrieb dann der Fall, wenn folgende zwei Bedingungen erfüllt sind:
The third oxide layer lying above said metallization layer can cause a drift of component parameters, in particular the threshold voltages of field effect transistors, in particular in the case of power semiconductors. This is the case in power semiconductors in electrical operation if the following two conditions are met:

  • 1) In den Schichten über der ersten Metallisierungsebene ist eine Kontamination durch mobile Ionen, vor allem Na­ trium-Ionen, mit einer Dosis über etwa 1012 cm-2 vorhan­ den.1) In the layers above the first level of metallization there is contamination by mobile ions, especially sodium ions, with a dose above about 10 12 cm -2 .
  • 2) Eine Leitbahn in einer höheren Metallisierungsebene überquert ein Kontaktloch der ersten Metallisierungsebe­ ne und weist im elektrischen Betrieb ein positives Po­ tential gegenüber der ersten Metallisierungsebene auf.2) A trace in a higher level of metallization crosses a contact hole of the first metallization level ne and has a positive bottom in electrical operation potential compared to the first level of metallization.

Durch das im elektrischen Betrieb erzeugte und nach unten ge­ richtete elektrische Feld erfolgt eine Anreicherung der mobi­ len Ionen an der Oberfläche der genannten zweiten Oxidschicht und damit an der Oberfläche der ersten Metallisierungsebene. Da die zweite Oxidschicht im allgemeinen phosphordotiert ist, bildet diese eine Barriere für die mobilen Ionen. Auch die erste Metallisierungsebene bildet für gewöhnlich eine Barrie­ re. In Kontaktlöchern mit hohem Aspektverhältnis, d. h. bei sehr tiefen Kontaktierungslöchern mit engem Spalt, kann es jedoch durch die zum einen schlechte Kantenabdeckung des Me­ talls der Metallisierungsebene, z. B. des Aluminiums, und zum anderen durch evtl. vorliegende Defekte im Kontakt selbst zu einem Pfad für die mobilen Ionen bis in die erste Oxid­ schicht, im allgemeinen die Gateoxidschicht vom Feldeffekt­ transistoren, kommen. Die Besonderheit an diesem Pfad ist, daß er nicht über die zweite Oxidschicht, die über der Halb­ leiterschicht angeordnet ist, verläuft und somit die durch die Phosphordotierung gebildete Barriere der zweiten Oxid­ schicht umgeht.By the generated in electrical operation and ge down The electrical field is enriched by the mobi len ions on the surface of said second oxide layer and thus on the surface of the first metallization level. Since the second oxide layer is generally phosphorus-doped, forms a barrier for the mobile ions. Also the The first level of metallization usually forms a barrier re. In high aspect ratio vias, i. H. at very deep contact holes with a narrow gap, it can however due to the poor edge coverage of the Me talls the metallization level, e.g. B. of aluminum, and others due to possible defects in the contact itself a path for the mobile ions down to the first oxide layer, generally the gate oxide layer from the field effect transistors, come. The peculiarity of this path is that he doesn't have the second oxide layer that is over the half conductor layer is arranged, and thus the through  the phosphorus doping formed the barrier of the second oxide layer bypasses.

Aus J. Appl. Phys., Vol. 78, No. 2, 15. July 1995, Seiten 1303 bis 1311 ist ausführlich beschrieben, daß phosphordo­ tierte Oxide allgemein dazu geeignet sind, Barrieren für mo­ bile Ionen zu bilden. Die Veröffentlichung befaßt sich jedoch nicht damit, welche der in einem Halbleiterkörper vorhandenen Oxidschichten gezielt mit einer Phosphordotierung versehen werden müssen.From J. Appl. Phys., Vol. 78, No. 2, July 15, 1995, pages 1303 to 1311 describes in detail that phosphordo tated oxides are generally suitable, barriers for mo to form bile ions. However, the publication is concerned not with which of those present in a semiconductor body Provide oxide layers with a phosphorus doping Need to become.

Bei der Konstruktion von Leistungshalbleiter-Bauelementen war man bisher der Ansicht, daß die Phosphordotierung der zwi­ schen der ersten Metallisierungsschicht und der Halbleiter­ schicht sitzenden Oxidschicht völlig ausreicht, um eine aus­ reichende Barrierenwirkung für die nicht vermeidbaren mobilen Ionen in darüberliegenden Schichten des Halbleiterkörpers zu bilden. Dies ist jedoch, wie eingehende Untersuchungen ge­ zeigt haben, nicht der Fall. Die beim Auftreten eines verti­ kalen elektrischen Feldes angereicherten mobilen Ionen drin­ gen trotz der Phosphordotierung der zweiten Oxidschicht in die Gateoxidschicht vor.When designing power semiconductor components it was previously believed that the phosphorus doping of the two the first metallization layer and the semiconductor layer seated oxide layer is completely sufficient to get one out sufficient barrier effect for the unavoidable mobile Ions in overlying layers of the semiconductor body form. However, this is how in-depth research works shows, not the case. The when a verti kalen electric field-enriched mobile ions in it gene despite the phosphorus doping of the second oxide layer in the gate oxide layer.

Die bestehende Problematik wird anhand eines Ausschnitts ei­ nes Halbleiterkörpers noch weiter erläutert.The existing problem is examined based on an excerpt Nes semiconductor body explained further.

Der ausschnittsweise dargestellte Halbleiterkörper weist ein Halbleitersubstrat 10 auf, das vorliegend n-dotiert ist. In die obere Hauptfläche 11 dieses Halbleitersubstrates 10 ist eine p-dotierte Wanne 12 mit einem eingebetteten n-dotierten Sourcegebiet 13 eingebettet. Auf der oberen Hauptfläche 11 des Halbleitersubstrates 10 ist eine erste Oxidschicht 14, hier zur Ausbildung eines MOS-Transistors ein Gateoxid, auf­ getragen. Über dieser ersten Oxidschicht 14 sitzt eine Halb­ leiterschicht 16, die vorzugsweise aus hochdotierten polykri­ stallinem Silizium besteht. Die Halbleiterschicht 16 ist, wie Fig. 2 zeigt, strukturiert, d. h. im vorliegenden Ausschnitt unterbrochen, damit eine erste Metallisierungsschicht 20 in einem Kontaktlochbereich das erwähnte Sourcegebiet 13 kontak­ tieren kann. Zwischen der ersten Metallisierungsschicht 20 und der Halbleiterschicht 16 sitzt eine zweite Oxidschicht 18, die sich um die Kanten der strukturierten Halbleiter­ schicht 16 schmiegt. Die erste Oxidschicht 14 berührt ring­ förmig die erste Metallisierungsschicht 20 im Kontaktlochbe­ reich.The semiconductor body shown in sections has a semiconductor substrate 10 , which in the present case is n-doped. A p-doped well 12 with an embedded n-doped source region 13 is embedded in the upper main surface 11 of this semiconductor substrate 10 . A first oxide layer 14 , here a gate oxide to form a MOS transistor, is applied to the upper main surface 11 of the semiconductor substrate 10 . Over this first oxide layer 14 sits a semiconductor layer 16 , which preferably consists of highly doped polycrystalline silicon. The semiconductor layer 16 is, as Fig. 2 shows a structured, ie in the present segment is interrupted, so that a first metallization layer 20 may animals kontak 13 in a contact hole area, the said source region. Between the first metallization layer 20 and the semiconductor layer 16 sits a second oxide layer 18 , which nestles around the edges of the structured semiconductor layer 16 . The first oxide layer 14 touches the first metallization layer 20 in the contact hole area.

Über der ersten Metallisierungsschicht 20 sitzt eine dritte Oxidschicht 22. Auf dieser dritten Oxidschicht 22 verläuft eine weitere Metallisierungsschicht 24.A third oxide layer 22 sits over the first metallization layer 20 . A further metallization layer 24 runs on this third oxide layer 22 .

Problematisch bei einer solchen Anordnung eines Halbleiter­ körpers ist die in der dritten Oxidschicht 22 vorhandene la­ tente Kontamination mit mobilen Ionen, insbesondere Natrium- Ionen, die einmal stärker und einmal weniger stark vorhanden sind. Es wird bei den Herstellprozessen stets versucht, diese Kontamination von mobilen Ionen weitgehend zu reduzieren, aber gänzlich ist dies nicht möglich. Kritisch wird der Um­ stand vor allem dann, wenn mobile Ionen mit einer Dosis von über etwa 1012 cm-2 vorhanden sind und aus irgendwelchen Gründen ein vertikales elektrisches Feld, wie es in Fig. 2 durch das Bezugszeichen E und dem zugehörenden Pfeil angedeu­ tet ist, erzeugt wird. Ein solches nach unten gerichtetes elektrisches Feld E führt nämlich zu einer Anreicherung der mobilen Ionen an der Oberfläche der ersten Metallisie­ rungsebene 20.The problem with such an arrangement of a semiconductor body is the latent contamination in the third oxide layer 22 with mobile ions, in particular sodium ions, which are sometimes stronger and sometimes less strong. The manufacturing processes always try to largely reduce this contamination of mobile ions, but this is not entirely possible. The situation becomes critical especially when mobile ions with a dose of about 10 12 cm -2 are present and for some reason a vertical electric field, as indicated in FIG. 2 by the reference symbol E and the associated arrow is generated. Such a downward electric field E namely leads to an accumulation of the mobile ions on the surface of the first metallization level 20 .

Das elektrische Feld E kann beispielsweise dann auftreten, wenn in der oberen Metallisierungsschicht 24 eine Signalspan­ nung, z. B. U24 < 0 Volt, geführt wird und die erste Metalli­ sierungsschicht 18 das Spannungspotential U20 = 0 Volt führt. Eine solche Anreicherung der mobilen Ionen an der Oberfläche der zweiten Metallisierungsschicht 20 und der Oberfläche der zweiten Oxidschicht 18 ist im allgemeinen unkritisch. Dies deshalb, weil die zweite Oxidschicht 18, wie erwähnt, regel­ mäßig phosphordotiert ist und deswegen eine Barriere für die mobilen Ionen darstellt. Auch die erste Metallisierungsebene 18 bildet für gewöhnlich eine solche Barriere.The electric field E may occur, for example, when planning in the top metallization layer 24 is a signal chip, for example. B. U 24 <0 volts, and the first metallization layer 18 leads the voltage potential U 20 = 0 volts. Such an enrichment of the mobile ions on the surface of the second metallization layer 20 and the surface of the second oxide layer 18 is generally not critical. This is because, as mentioned, the second oxide layer 18 is regularly phosphorus-doped and therefore represents a barrier for the mobile ions. The first metallization level 18 usually also forms such a barrier.

Wenn jedoch die erste Metallisierungsschicht 20 Kontaktlöcher zu kontaktieren hat, die einen sehr tiefen Graben oder einen sehr engen Spalt erfordern, dann geht das Metall der Metalli­ sierungsschicht 18 nicht mehr konform über die im Kontakt­ lochbereich abzudeckende Kante, wodurch nur noch eine sehr dünne Kantenbedeckung erreicht wird. Eine solch dünne Kanten­ bedeckung hat natürlicherweise Schwachstellen.However, if the first metallization layer 20 has to contact contact holes that require a very deep trench or a very narrow gap, then the metal of the metallization layer 18 no longer conforms to the edge to be covered in the contact hole region, as a result of which only a very thin edge covering is achieved becomes. Such a thin edge covering naturally has weak points.

An diesen Schwachstellen können die durch das elektrische Feld angereicherten Ionen in das Gateoxid, hier also in die erste Oxidschicht 14, gelangen. Die mobilen Ionen haben in dieser ersten Oxidschicht 14 eine hohe Beweglichkeit, wodurch die Einsatzspannung des Bauteiles deutlich erniedrigt wird. Neben der Erniedrigung der Einsatzspannung tritt durch die mobilen Ionen auch eine Instabilität, d. h. ein Driften, der Bauelementeparameter ein, wenn unterschiedliche Spannungen an das Bauteil, z. B. an den Gateanschluß eines MOS-FET, ange­ legt werden. Das unerwünschte Eindringen von mobilen Ionen in die erste Oxidschicht 14 ist in Fig. 2 durch den dick darge­ stellten Pfeil schematisch angedeutet.At these weak points, the ions enriched by the electric field can get into the gate oxide, here in the first oxide layer 14 . The mobile ions have a high mobility in this first oxide layer 14, as a result of which the threshold voltage of the component is significantly reduced. In addition to lowering the threshold voltage, the mobile ions also cause instability, ie drifting, of the component parameters when different voltages are applied to the component, e.g. B. to the gate terminal of a MOS-FET, be placed. The undesired penetration of mobile ions into the first oxide layer 14 is schematically indicated in Fig. 2 by the thick arrow.

Das Problem wird bisher dadurch gelöst, daß inbesondere in den Zellenfeldern von Leistungstransistoren eine Überlappung mit höheren Metallisierungsebenen, die positives Potential führen, vermieden wurde.The problem has so far been solved in that in particular the cell fields of power transistors overlap with higher levels of metallization that have positive potential was avoided.

Der Erfindung liegt die Aufgabe zugrunde, den Halbleiterkör­ per der eingangs genannten Art so zu verbessern, daß ein Ein­ dringen von mobilen Ionen aus der dritten Oxidschicht in die erste Oxidschicht wirksam vermieden und hierdurch ein drif­ trobustes Halbleiterbauelement geschaffen wird. The invention has for its object the semiconductor body to improve by the type mentioned above so that a one penetrate from mobile ions from the third oxide layer into the first oxide layer effectively avoided and thereby a drif trobust semiconductor device is created.  

Diese Aufgabe wird bei dem Halbleiterkörper der eingangs ge­ nannten Art dadurch gelöst, daß die dritte Oxidschicht zumin­ dest im Kontaktlochbereich teilweise phosphordotiert ist.This task is at the beginning of the semiconductor body named type solved in that the third oxide layer at least at least in the contact hole area is partially doped with phosphorus.

Zweckmäßigerweise wird die gesamte dritte Oxidschicht phos­ phordotiert. Anstelle der Dotierung der gesamten dritten Oxidschicht mit Phosphor bietet es sich an, die dritte Oxid­ schicht mindestens zweilagig zu gestalten, wobei die direkt auf der ersten Metallisierungsschicht liegende Lage eine phosphordotierte Oxidlage ist. Die darüberliegende Oxidlage oder Oxidlagen können undotiert sein.The entire third oxide layer expediently becomes phos doped. Instead of doping the entire third Oxide layer with phosphorus is the third oxide layer at least two layers, the most direct layer lying on the first metallization layer is phosphorus-doped oxide layer. The overlying oxide layer or oxide layers can be undoped.

Die Phosphordotierung in der dritten Oxidschicht bildet eine Barriere für die mobilen Ionen, so daß diese nicht mehr zur ersten Oxidschicht, d. h. zur Gateoxidschicht, vordringen können und damit ein driftrobustes Halbleiterbauelement ge­ schaffen ist.The phosphorus doping in the third oxide layer forms one Barrier for the mobile ions, so that they are no longer used first oxide layer, d. H. penetrate to the gate oxide layer can and thus a drift-robust semiconductor device create is.

In einer Weiterbildung der Erfindung ist vorgesehen, daß die erste Oxidlage, die phosphordotiert ist, wesentlich dünner als die zweite Oxidlage ausgebildet ist.In a development of the invention it is provided that the first oxide layer, which is phosphorus-doped, much thinner is formed as the second oxide layer.

Die Erfindung wird nachfolgend im Zusammenhang mit einem Aus­ führungsbeispiel und einer weiteren Fig. näher erläutert. Es zeigen:The invention is explained in connection with an exemplary embodiment and a further FIG . Show it:

Fig. 1 ausschnittsweise eine Schnittansicht durch einen Halbleiterkörper mit Kontaktloch nach der Erfindung und Fig. 1 is a partial sectional view through a semiconductor body with a contact hole according to the invention and

Fig. 2 ausschnittsweise eine Schnittansicht durch einen bereits erläuterten Halbleiterkörper mit Kontakt­ loch nach dem Stand der Technik. Fig. 2 shows a section of a sectional view through an already explained semiconductor body with contact hole according to the prior art.

In Fig. 1 ist die ausschnittsweise Schnittansicht durch ei­ nen Halbleiterkörper nach der Erfindung dargestellt. Der Halbleiterkörper weist ein Halbleitersubstrat 10 auf, in wel­ chem eine p-dotierte Wanne 12 mit eingebettetem n⁺-dotierten Sourcegebiet 13 sitzt. Auf der oberen Hauptfläche 11 des Halbleitersubstrates 10 sitzt eine erste Oxidschicht 14, hier zur Ausbildung eines MOS-FET eine Gateoxidschicht. Über die­ ser ersten Oxidschicht 14 ist, wie im Zusammenhang mit Fig. 2 bereits erläutert, eine strukturierte Halbleiterschicht 16, die aus hochdotiertem polykristallinem Silizium bestehen kann, aufgebracht. Über dieser Halbleiterschicht 16 sitzt ei­ ne zweite Oxidschicht 18, die sich um die Kanten der struktu­ rierten Halbleiterschicht 16 in Richtung erster Oxidschicht 14 erstreckt und phosphordotiert sein kann.In Fig. 1 the partial sectional view is shown by egg NEN semiconductor body according to the invention. The semiconductor body has a semiconductor substrate 10 , in which a p-doped well 12 with an embedded n⁺-doped source region 13 sits. On the upper main surface 11 of the semiconductor substrate 10 sits a first oxide layer 14 , here a gate oxide layer to form a MOS-FET. As already explained in connection with FIG. 2, a structured semiconductor layer 16 , which can consist of highly doped polycrystalline silicon, is applied over the first oxide layer 14 . Above this semiconductor layer 16 sits a second oxide layer 18 , which extends around the edges of the structured semiconductor layer 16 in the direction of the first oxide layer 14 and can be phosphorus-doped.

Über dieser zweiten Oxidschicht 18 ist eine erste Metallisie­ rungsschicht 20 angeordnet, die im Kontaktlochbereich das n⁺-dotierte Sourcegebiet 13 ringförmig und die p-dotierte Wanne 12 topfförmig kontaktiert. Ringförmig ist die erste Metalli­ sierungsschicht 20 von der ersten Oxidschicht 14 berührt.Above this second oxide layer 18 , a first metallization layer 20 is arranged, which contacts the n⁺-doped source region 13 in a ring shape and the p-doped well 12 in a pot shape in the contact hole region. The first metallization layer 20 is touched in a ring shape by the first oxide layer 14 .

Über der ersten Metallisierungsschicht 20 sitzt beispielswei­ se eine zweite Metallisierungsschicht 24, die jedoch nicht notwendigerweise vorhanden sein muß. Zwischen dieser zweiten Metallisierungsschicht 24 und der ersten Metallisierungs­ schicht 20 sitzt eine dritte Oxidschicht 22, die im vorlie­ genden Ausführungsbeispiel zweilagig ausgebildet ist, nämlich eine direkt auf der ersten Metallisierungsschicht 20 sitzende erste Oxidlage 22a und eine darüber angeordnete dickere zwei­ te Oxidlage 22b. Die erwähnte zweite Metallisierungsschicht 24 kann beispielsweise dafür vorgesehen sein, um andere auf dem Halbleiterkörper befindliche Technologien, z. B. Bipolar­ transistoren, Logikbausteine usw. zu kontaktieren.For example, a second metallization layer 24 sits over the first metallization layer 20 , but does not necessarily have to be present. Between said second metallization layer 24 and first metallization layer 20 is located a third oxide layer 22, the constricting in vorlie embodiment is formed in two layers, namely a directly on the first metallization fitting 20 first oxide layer 22 a and an overlying thicker two te oxide layer 22 b. The aforementioned second metallization layer 24 can be provided, for example, in order to use other technologies located on the semiconductor body, e.g. B. contact bipolar transistors, logic devices, etc.

Die erste Oxidlage 22a der dritten Oxidschicht 22 ist erfin­ dungsgemäß phosphordotiert. Diese Oxidlage 22a bildet daher eine Barriere für möglicherweise vorhandene mobile Ionen in der darüberliegenden Oxidlage 22b. Selbst wenn ein elek­ trisches Feld E senkrecht von der oberen Metallisierungs­ schicht 24 in Richtung obere Hauptfläche 11 des Halbleiter­ substrates auftritt, weil beispielsweise die obere Metalli­ sierungsschicht 24 ein positiveres Spannungspotential im Ver­ gleich zur ersten Metallisierungsschicht 20 führt, sorgt die­ ses elektrische Feld E zwar zu einer Anreicherung der mobilen Ionen auf der Oberseite der Oxidlage 22a. Dank der erfin­ dungsgemäß vorhandenen Phosphordotierung in dieser Oxidlage 22a können diese mobilen Ionen jedoch nicht in die erste Oxidschicht 14 eindringen, weil die Oxidlage 22a ganz flächig auf der ersten Metallisierungsschicht 20 und damit auch im Kontaktlochbereich aufgebracht ist. Diese phosphordotierte Oxidlage 22a können die mobilen Ionen nicht durchdringen. Ausreichen würde im Sinne der Erfindung selbstverständlich auch eine erste, phosphordotierte Oxidlage 22a, die nur in der topfförmigen Ausnehmung der Metallisierungsschicht 20 sitzt.The first oxide layer 22 a of the third oxide layer 22 is inventively phosphorus-doped. This oxide layer 22 a therefore forms a barrier for any mobile ions that may be present in the oxide layer 22 b above it. Even if an elec tric field E perpendicular from the upper metallization layer 24 toward the upper major surface 11 of the semiconductor occurs substrate, for example because the upper Metalli sierungsschicht 24 a more positive voltage potential in comparison equal to the first metallization layer 20 performs the ses electric field E makes namely to enrich the mobile ions on the top of the oxide layer 22 a. Thanks to the phosphorus doping according to the invention in this oxide layer 22 a, these mobile ions cannot penetrate into the first oxide layer 14 , however, because the oxide layer 22 a is applied over the entire area of the first metallization layer 20 and thus also in the contact hole area. This phosphorus-doped oxide layer 22 a cannot penetrate the mobile ions. Of course, a first, phosphorus-doped oxide layer 22 a, which only sits in the cup-shaped recess of the metallization layer 20 , would also be sufficient in the sense of the invention.

Anzumerken ist in diesem Zusammenhang, daß das elektrische Feld E nicht notwendigerweise dann auftritt, wenn in der obe­ ren Metallisierungsschicht 24 ein positiveres Potential im Vergleich zur ersten Metallisierungsschicht 20 geführt wird. Selbst wenn die zweite Metallisierungsschicht 24 nicht vor­ handen ist, kann eine elektrisches Feld E auftreten, z. B. dann, wenn der Halbleiterkörper mechanisch belastet wird oder die Preßmasse, in der das Halbleiterbauelement eingebaut ist, mit elektrostatisch gesehen gewisser Leitfähigkeit ausgestat­ tet ist.It should be noted in this connection that the electric field E does not necessarily occur if a more positive potential is carried in the upper metallization layer 24 compared to the first metallization layer 20 . Even if the second metallization layer 24 is not present, an electric field E can occur, e.g. B. when the semiconductor body is mechanically loaded or the molding compound, in which the semiconductor component is installed, is equipped with a certain electrostatic conductivity.

Der wesentliche Vorteil der Erfindung besteht darin, daß die mobilen Ionen nicht mehr in die erste Oxidschicht 14 eindrin­ gen können. Dies ermöglicht ein flächenoptimiertes Layout von Halbleiterkörpern, insbesondere Leistungsfeldeffekttransisto­ ren, da die Drainmetallisierung bei solchen Leistungsfeldef­ fekttransistoren mit positivem Potential wieder das Zellen­ feld überlappen darf. The main advantage of the invention is that the mobile ions can no longer penetrate into the first oxide layer 14 . This enables an area-optimized layout of semiconductor bodies, in particular power field effect transistors, since the drain metallization with such power field effect transistors with positive potential may again overlap the cell field.

BezugszeichenlisteReference list

1010th

Halbleitersubstrat
Semiconductor substrate

1111

obere Hauptfläche
upper main surface

1212th

p-dotierte Wanne
p-doped tub

1313

Sourcegebiet
Source area

1414

Gateoxid, erste Oxidschicht
Gate oxide, first oxide layer

1616

Halbleiterschicht, Polysilizium
Semiconductor layer, polysilicon

1818th

zweite Oxidschicht
second oxide layer

2020th

erste Metallisierungsschicht
first metallization layer

2222

dritte Oxidschicht
third oxide layer

2222

a erste Oxidlage
a first oxide layer

2222

b zweite Oxidlage
b second oxide layer

2424th

zweite Metallisierungsschicht
E elektrisches Feld
U20 second metallization layer
E electric field
U 20

Potential in der ersten Metallisierungsschicht
U24 Potential in the first metallization layer
U 24

Potential in der zweiten Metallisierungsschicht
Potential in the second metallization layer

Claims (9)

1. Halbleiterkörper mit folgenden Merkmalen:
  • - ein Halbleitersubstrat (10),
  • - eine erste Oxidschicht (14), die auf einer oberen Hauptfläche (11) des Halbleitersubstrates (10) sitzt,
  • - auf der ersten Oxidschicht (14) sitzt eine Halblei­ terschicht (16),
  • - auf der Halbleiterschicht (16) sitzt eine zweite Oxidschicht (18),
  • - eine erste Metallisierungsschicht (20) sitzt auf der zweiten Oxidschicht (18) und durchdringt in ei­ nem Kontaktlochbereich die zweite Oxidschicht (18), die Halbleiterschicht (16) und die erste Oxid­ schicht (14) zur Kontaktierung des Halbleiter­ substrates (10),
  • - auf der ersten Metallisierungsschicht (20) sitzt eine dritte Oxidschicht (22),
    gekennzeichnet durch das weitere Merkmal:
  • - die dritte Oxidschicht (22) ist mindestens im Kontaktlochbereich teilweise phosphordotiert.
1. Semiconductor body with the following features:
  • - a semiconductor substrate ( 10 ),
  • - a first oxide layer ( 14 ) which sits on an upper main surface ( 11 ) of the semiconductor substrate ( 10 ),
  • - On the first oxide layer ( 14 ) sits a semiconductor layer ( 16 ),
  • - A second oxide layer ( 18 ) sits on the semiconductor layer ( 16 ),
  • - A first metallization layer ( 20 ) sits on the second oxide layer ( 18 ) and penetrates in a contact hole area the second oxide layer ( 18 ), the semiconductor layer ( 16 ) and the first oxide layer ( 14 ) for contacting the semiconductor substrate ( 10 ),
  • - A third oxide layer ( 22 ) sits on the first metallization layer ( 20 ),
    characterized by the further characteristic:
  • - The third oxide layer ( 22 ) is partially phosphorus-doped at least in the contact hole area.
2. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß die gesamte dritte Oxidschicht (22) phosphordotiert ist. 2. Semiconductor body according to claim 1, characterized in that the entire third oxide layer ( 22 ) is phosphorus-doped. 3. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Oxidschicht (22) mindestens zwei Oxidlagen (22a, 22b) aufweist, wobei die erste Oxidlage (22a) eine phos­ phordotierte Oxidlage ist, die unmittelbar auf der er­ sten Metallisierungsschicht (20) aufsitzt, und wobei die zweite Oxidlage (22b) undotiert ist.3. Semiconductor body according to claim 1, characterized in that the third oxide layer ( 22 ) has at least two oxide layers ( 22 a, 22 b), the first oxide layer ( 22 a) being a phos-doped oxide layer which is directly on the most metallization layer ( 20 ) sits, and wherein the second oxide layer ( 22 b) is undoped. 4. Halbleiterkörper nach Anspruch 3, dadurch gekennzeichnet, daß die erste Oxidlage (22a) dünner als die zweite Oxidlage (22b) ausgebildet ist.4. Semiconductor body according to claim 3, characterized in that the first oxide layer ( 22 a) is thinner than the second oxide layer ( 22 b). 5. Halbleiterkörper nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf der dritten Oxidschicht (22) eine zweite Metallisie­ rungsschicht (24) sitzt.5. Semiconductor body according to one of claims 1 to 4, characterized in that on the third oxide layer ( 22 ) sits a second metallization layer ( 24 ). 6. Halbleiterkörper nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Halbleiterschicht (16) eine hochdotierte Polysilizi­ umschicht ist.6. Semiconductor body according to one of claims 1 to 5, characterized in that the semiconductor layer ( 16 ) is a highly doped Polysilizi umschicht. 7. Halbleiterkörper nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in den Halbleiterkörper mindestens ein Leistungs-Halbleiterbauelement integriert ist.7. Semiconductor body according to one of claims 1 to 6, characterized in that in the Semiconductor body at least one power semiconductor component is integrated. 8. Hallbeiterkörper nach Anspruch 7, dadurch gekennzeichnet, daß in den Halbleiterkörper eine Vielzahl von DMOS-Transistoren in­ tegriert ist. 8. Hall element body according to claim 7, characterized in that in the Semiconductor body in a variety of DMOS transistors is tegrated.   9. Halbleiterkörper nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die erste Oxidschicht (14) im Kontaktlochbereich ringförmig die erste Metallisierungsschicht (20) berührt.9. Semiconductor body according to one of claims 1 to 8, characterized in that the first oxide layer ( 14 ) in the contact hole region touches the first metallization layer ( 20 ).
DE19704534A 1997-02-06 1997-02-06 Semiconductor body Ceased DE19704534A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19704534A DE19704534A1 (en) 1997-02-06 1997-02-06 Semiconductor body
PCT/DE1998/000228 WO1998035384A1 (en) 1997-02-06 1998-01-26 Oxide layer for a horizontal semiconductor part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19704534A DE19704534A1 (en) 1997-02-06 1997-02-06 Semiconductor body

Publications (1)

Publication Number Publication Date
DE19704534A1 true DE19704534A1 (en) 1998-08-20

Family

ID=7819516

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19704534A Ceased DE19704534A1 (en) 1997-02-06 1997-02-06 Semiconductor body

Country Status (2)

Country Link
DE (1) DE19704534A1 (en)
WO (1) WO1998035384A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150279A (en) * 1984-12-24 1986-07-08 Toshiba Corp Manufacture of mis semiconductor device
JP2791090B2 (en) * 1989-03-24 1998-08-27 株式会社日立製作所 Semiconductor device
JPH088319B2 (en) * 1990-05-11 1996-01-29 株式会社東芝 Method of manufacturing nonvolatile semiconductor memory device
EP0492991B1 (en) * 1990-12-21 1999-06-23 SILICONIX Incorporated Method of fabricating double diffused integrated MOSFET cells
DE69331362T2 (en) * 1992-08-21 2002-06-20 Stmicroelectronics, Inc. Planarization process
JPH07297276A (en) * 1992-09-22 1995-11-10 At & T Corp Formation of semiconductor integrated circuit

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J.Appl.Phys., Vol. 78, No. 2, July 1995, pp. 1303-1311 *
MÜLLER, R.: Bauelemente der Halbleiterelektronik, 1991, S. 164-166 *

Also Published As

Publication number Publication date
WO1998035384A1 (en) 1998-08-13

Similar Documents

Publication Publication Date Title
DE102008000660B4 (en) The silicon carbide semiconductor device
DE112005001675B4 (en) Power semiconductor device having a top drain using a sinker trench and method of manufacture
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE19830332C2 (en) Vertical semiconductor device with reduced electrical surface field
DE3586268T2 (en) INPUT PROTECTIVE ARRANGEMENT FOR VLSI CIRCUIT ARRANGEMENTS.
DE102008051245B4 (en) High-voltage transistor with high current carrying capacity and method of manufacture
DE69533010T2 (en) Field effect transistor with insulated control electrode
DE1918222C3 (en) Insulating gate field effect transistor
DE112014000679T5 (en) Insulating layer silicon carbide semiconductor device and process for its production
DE19919955A1 (en) Semiconductor component with high voltage strength
DE19811297A1 (en) Avalanche breakdown resistant MOS devices
DE10101081B4 (en) Schottky diode
DE69215935T2 (en) Lateral field effect semiconductor device with insulated gate electrode
DE112021000105T5 (en) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
DE102020123254A1 (en) Semiconductor device
DE69317004T2 (en) High voltage structure with oxide insulated source and RESURF drift zone in solid silicon
DE19534154C2 (en) Power semiconductor device controllable by field effect
DE10310552B4 (en) Field effect transistor and semiconductor chip with this field effect transistor
DE102016110645A1 (en) SEMICONDUCTOR DEVICE WITH ONE FIRST FIELD PLATE AND A SECOND FIELD PLATE TRANSISTOR
EP0656659B1 (en) ESD protection structure for integrated circuits
DE102007020249B4 (en) Semiconductor device, semiconductor sensor structure and apparatus and method for producing a semiconductor device
DE19704534A1 (en) Semiconductor body
DE10005772B4 (en) Trench MOSFET
WO2006133888A1 (en) Semiconductor protective structure for electrostatic discharge
DE10217935B4 (en) Semiconductor device

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection