DE19646526A1 - Addressing scheme for doubling transmission efficiency of pattern-controlled slave-to-slave communications in bus system - Google Patents
Addressing scheme for doubling transmission efficiency of pattern-controlled slave-to-slave communications in bus systemInfo
- Publication number
- DE19646526A1 DE19646526A1 DE1996146526 DE19646526A DE19646526A1 DE 19646526 A1 DE19646526 A1 DE 19646526A1 DE 1996146526 DE1996146526 DE 1996146526 DE 19646526 A DE19646526 A DE 19646526A DE 19646526 A1 DE19646526 A1 DE 19646526A1
- Authority
- DE
- Germany
- Prior art keywords
- slave
- indirect
- index
- bus
- date
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
Die Datenübertragung eines Wertes zwischen zwei nicht masterfähigen Slaves (z. B. Speicher, IO-Schnittstelle) auf einem Bussystem benötigt gewöhnlich zwei Buszyklen. Zunächst liest der Busmaster das Datum von der Quelle (Slave 1). Im zweiten Buszyklus wird dieses Datum dann an das Ziel (Slave 2) übertragen.The data transmission of a value between two non-master-capable slaves (e.g. Memory, IO interface) on a bus system usually requires two bus cycles. First the bus master reads the date from the source (slave 1). In the second Bus cycle this date is then transferred to the target (slave 2).
Im Gegensatz dazu ermöglicht das erfindungsgemäße Adressierungsschema die mastergesteuerte Datenübertragung zwischen zwei Slaves in nur einem Buszyklus. Anwendungsgebiete sind Systeme der digitalen Meßtechnik, der digitalen Signalverarbeitung sowie alle Systeme, die hohe Übertragungsraten zwischen zwei nicht masterfähigen Busteilnehmern benötigen.In contrast, the addressing scheme according to the invention enables Master-controlled data transmission between two slaves in just one bus cycle. Areas of application are systems of digital measurement technology, digital Signal processing as well as all systems that have high transmission rates between two need non-master capable bus participants.
Die Adressen eines Bussystems werden gewöhnlich durch m Adreßbits (A0. . .Am-1) repräsentiert. Von diesen m Adreßbits dienen für jeden von n Slave am Bus x0 Adreßbits (An0. . .An0+x0-1) zur Selektion dieses Slaves. Diese Adreßbits werden im folgenden "Slave Index" genannt. Weitere y Adreßbits (Am0. . .Am0+y-1) dienen zur Auswahl eines Registers oder einer Speicherzelle in dem durch den "Slave Index" selektierten Slave. Diese y Adreßbits werden im folgenden "Internal Address" genannt. In den meisten Fällen ist m0 = 0, so daß die Adressierung innerhalb eines Slaves durch die Adreßbits A0. . .Ay-1 erfolgt. Im Allgemeinen gilt: m ≦ x0+y, wobei m-(x0+y) Adreßbits bei der Adreßdekodierung unberücksichtigt bleiben.The addresses of a bus system are usually represented by m address bits (A 0 ... A m-1 ). Of these m address bits, x 0 address bits (A n0... A n0 + x0-1 ) are used for the selection of this slave for each of n slaves on the bus. These address bits are called "slave index" in the following. Additional y address bits (A m0... A m0 + y-1 ) are used to select a register or a memory cell in the slave selected by the "slave index". These y address bits are called "internal address" in the following. In most cases, m0 = 0, so that addressing within a slave using address bits A 0 . . .A y-1 takes place. The following generally applies: m ≦ x 0 + y, where m- (x 0 + y) address bits are not taken into account in the address decoding.
Der Erfindung lag die Aufgabe zugrunde, innerhalb eines Buszyklus Daten zwischen zwei nicht masterfähigen Busteilnehmern, sog. Slaves, zu übertragen.The invention was based on the problem of data between within a bus cycle to transfer two non-master capable bus participants, so-called slaves.
Die Aufgabe wird erfindungsgemäß entsprechen den Merkmalen des Anspruchs 1 gelöst. Ausgestaltende Merkmale sind in den Unteransprüchen angegeben. Durch die Definition weiterer x1 Adreßbits, so daß gilt: m ≦ = x0+x1+y, wird es ermöglicht, innerhalb eines Buszyklus' Daten zwischen zwei nicht masterfähigen Busteilnehmern, sogenannten Slaves, zu übertragen. Diese x1 Adreßbits (An1. . .An1+x1-1) werden im folgenden "Indirect Index" genannt. Die Datenübertragung erfolgt mittels eines indirekten Lesezugriffs, eines indirekten Schreibzugriffs oder eines inversen indirekten Lesezugriffs.The object is achieved according to the features of claim 1. Design features are specified in the subclaims. By defining additional x1 address bits, so that the following applies: m ≦ = x 0 + x 1 + y, it is possible to transfer data between two non-master capable bus participants, so-called slaves, within one bus cycle. These x 1 address bits (A n1 ... A n1 + x1-1 ) are called "indirect index" in the following. The data transmission takes place by means of an indirect read access, an indirect write access or an inverse indirect read access.
Zur Erläuterung der Erfindung werden die drei verschiedene Methoden vorgestellt, dieses Adressierungsschema anzuwenden.The three different methods are presented to explain the invention, apply this addressing scheme.
Das im folgenden beschriebene Konzept der indirekten Buszyklen ist ausdrücklich auch in einem Bussystem mit mehreren Busmastern, z. B. DMA-Controllern, einsetzbar, auch wenn in der Beschreibung grundsätzlich von einem Master die Rede ist. Gemeint ist jeweils der aktuelle Busmaster des Busses. Ebenso ist es anwendbar, wenn neben den in der folgenden Beschreibung verwendeten Slaves a und b weitere Slaves mit dem Bus verbunden sind. Außerdem ist für beliebige Paare Slave a und Slave b auf dem selben Bussystem anwendbar.The concept of indirect bus cycles described below is express also in a bus system with several bus masters, e.g. B. DMA controllers, can be used, even if the description basically speaks of a master is. This means the current bus master of the bus. It is also applicable if in addition to the slaves a and b used in the following description Slaves are connected to the bus. In addition, slave a and Slave b can be used on the same bus system.
Interessant ist dieses Verfahren für die Echtzeitverarbeitung von digitalen Daten, insbesondere in Meßsystemen. Aber auch PCs können davon durch eine Verringerung der Prozessor- und der Busbelastung bei der IO-Steuerung profitieren.This method is interesting for real-time processing of digital data, especially in measuring systems. But even PCs can use one Reduction of processor and bus load with IO control benefit.
Ein indirekter Lesezugriff ermöglicht eine direkte Datenübertragung von einem Slave a an einen weiteren Slave b (vergl. Fig. 1). Die Quelle (Slave a) wird wie in einem normalen Lesezugriff durch den "Slave Index" selektiert. Das Ziel (Slave b) wird durch den "Indirect Index" selektiert. Die Quelle des angeforderten Datums innerhalb des Slaves a wird durch die "Internal Address" definiert, während das Ziel des Datums innerhalb des Slaves b implizit durch die Selektion des Slaves b mit dem "Indirect Index" gegeben ist. Die Bussteuerung wird, wie bei einem normalen Lesezyklus, vom Busmaster übernommen.Indirect read access enables direct data transmission from one slave a to another slave b (see FIG. 1). The source (slave a) is selected as in a normal read access by the "slave index". The target (slave b) is selected by the "Indirect Index". The source of the requested date within slave a is defined by the "Internal Address", while the destination of the date within slave b is given implicitly by the selection of slave b with the "Indirect Index". As with a normal reading cycle, the bus master is taken over by the bus master.
Ein indirekter Lesezugriff ist mit einem normalen Lesezugriff weitestgehend identisch. Ein Master liest aus einem durch den "Slave Index" selektierten Slave a das mit der "Internal Address" angesprochene Datum aus. Dieser Lesezugriff wird zu einem indirekten Lesezugriff, wenn durch den "Indirect Index" ein weiterer Slave b aktiviert wird. Der Slave b kann damit die vom Master von Slave a angeforderten Daten übernehmen. Die Adressierung des Datums innerhalb von Slave b ist implizit durch den "Indirect Index" gegeben.Indirect read access is largely identical to normal read access. A master reads from a slave selected by the "slave index" that with the "Internal Address" addressed date. This read access becomes one indirect read access if another slave b is activated by the "indirect index" becomes. The slave b can thus receive the data requested by the master from slave a take over. The addressing of the date within slave b is implicit given the "Indirect Index".
Zur Realisierung des indirekten Lesezugriffs ist ein geringer Hardwareaufwand notwendig. Als einzige Maßnahme ist es notwendig die Adreßdekodierung des durch den "Indirect Index" angesprochenen Slave b auf die mit einem indirekten Lesezugriff verbundene Datenübernahme vorzubereiten.Little hardware effort is required to implement indirect read access necessary. As the only measure, it is necessary to decode the address by the "Indirect Index" addressed slave b to those with indirect read access prepare connected data transfer.
Ein Beispiel für die Anwendung des indirekten Lesezugriffs ist die Ausgabe von Daten aus dem Arbeitsspeicher an eine Ausgabeeinheit, z. B. einem Parallelport, am Bussystem.An example of the application of indirect read access is the output of data from the working memory to an output unit, e.g. B. a parallel port, on Bus system.
Ein indirekter Schreibzugriff ermöglicht eine direkte Datenübertragung von einem Slave b an einen weiteren Slave a (vergl. Fig. 2). Das Ziel (Slave a) wird wie in einem normalen Schreibzugriff durch den "Slave Index" selektiert. Die Quelle (Slave b) wird durch den "Indirect Index" selektiert. Die Quelle des angeforderten Datums innerhalb des Slaves b ist implizit durch die Selektion des Slaves b mit dem "Indirect Index" gegeben, während Ziel des Datums innerhalb des Slaves a durch die "Internal Address" definiert ist. Die Busteuerung wird, wie bei einem normalen Schreibzyklus, vom Busmaster übernommen.Indirect write access enables direct data transmission from one slave b to another slave a (see FIG. 2). The destination (slave a) is selected as in a normal write access by the "slave index". The source (slave b) is selected using the "Indirect Index". The source of the requested date within slave b is implicitly given by the selection of slave b with the "Indirect Index", while the destination of the date within slave a is defined by the "Internal Address". As with a normal write cycle, bus control is taken over by the bus master.
Ein indirekter Schreibzugriff ist mit einem normalen Schreibzugriff weitestgehend identisch. Ein Master überträgt an einen durch den "Slave Index" selektierten Slave a ein Datum dessen Ziel innerhalb von Slave a durch die "Internal Address" explizit definiert ist. Dieser Schreibzugriff wird zu einem indirekten Schreibzugriff, wenn durch den "Indirect Index" ein weiterer Slave b aktiviert wird. Der Slave b stellt dann, anstelle des Masters, das zu übertragende Datum für Slave a auf dem Bus bereit. Die Adressierung des Datums innerhalb von Slave b ist implizit durch den "Indirect Index" gegeben.Indirect write access is largely with a normal write access identical. A master transmits to a slave selected by the "slave index" a date whose destination is explicitly specified in slave a by the "Internal Address" is defined. This write access becomes indirect write access when through the "Indirect Index" another slave b is activated. The slave b then, instead of the master, the date to be transmitted is ready for slave a on the bus. The Addressing the date within slave b is implicit through the "Indirect Index" given.
Zur Umsetzung des indirekten Schreibzugriffs ist es notwendig, die ausgegebenen raten des aktiven Masters durch geeignete Maßnahmen vom Bus zu trennen, um einen Buskonflikt zu vermeiden. Dies könnte z. B. durch Tri-State-Buffer geschehen, die aktiviert werden, sobald durch Analyse des "Indirect Index" und weiterer Bussignale bin indirekter Schreibzugriff erkannt wird. Ähnlich dem indirekten Lesezugriff muß die Areßdekodierung des durch den "Indirect Index" angesprochenen Slave b auf die mit einem indirekten Schreibzugriff verbundene Datenausgabe vorbereitet sein. Ein Beispiel für die Anwendung des indirekten Schreibzugriffs ist das Einlesen von Daten von einer Eingabeeinheit am Bussystem, z. B. einem Parallelport, in den Arbeitsspeicher.To implement indirect write access, it is necessary to use the output advise the active master to take appropriate measures to separate it from the bus to avoid a bus conflict. This could e.g. B. done by tri-state buffer, which are activated as soon as the "Indirect Index" and other bus signals are analyzed am indirect write access is detected. Similar to indirect read access, the Address decoding of the slave b addressed by the "Indirect Index" to the with be prepared for an indirect write access associated data output. An example of using indirect write access is reading in Data from an input unit on the bus system, e.g. B. a parallel port in the Random access memory.
Ein inverser indirekter Lesezugriff ermöglicht ebenso wie der indirekte Lesezugriff eine direkte Datenübertragung zwischen zwei Slaves im Rahmen eines Lesezyklus durch den Busmaster (vergl. Fig. 3). Im Gegensatz zum indirekter Lesezugriff ist jedoch die Übertragungsrichtung umgekehrt. Die Quelle (Slave b) wird durch den "Indirect Index" selektiert. Das Ziel (Slave a) wird durch den "Slave Index" selektiert. Die Quelle des angeforderten Datums innerhalb des Slaves b ist implizit durch den "Indirect Index" gegeben, während dessen Ziel innerhalb des Slaves a durch die "Internal Address" definiert ist. Die Busteuerung wird, wie bei einem normalen Lesezyklus, vom Busmaster übernommen.An inverse indirect read access, like the indirect read access, enables direct data transmission between two slaves within the scope of a read cycle by the bus master (cf. FIG. 3). In contrast to indirect read access, the direction of transmission is reversed. The source (slave b) is selected using the "Indirect Index". The target (slave a) is selected by the "slave index". The source of the requested date within slave b is implicitly given by the "Indirect Index", while its destination within slave a is defined by the "Internal Address". As with a normal read cycle, bus control is taken over by the bus master.
Ein inverser indirekter Lesezugriff ist mit einem indirekten Lesezugriff weitestgehend identisch. Die Datenübertragungsrichtung ist jedoch entgegengesetzt. Der durch den "Indirect Index" selektierten Slave b dient als Quelle und der durch den "Slave Index" selektierte Slave a dient als Ziel. Daher wird durch die "Internal Address" die Zieladresse im empfangenden Slave a festgelegt. Bei einem indirekter Lesezugriff wird durch "Indirect Index" die Quelladresse des Datums im sendenden Slave definiert. Die Funktionalität des inversen indirekten Lesezugriffs ist daher mit dem indirekten Schreibzugriff identisch. Zusätzlich ist der Master in der Lage, das von Slave b an Slave a übertragenen Datum einzulesen und zu verarbeiten.An inverse indirect read access is largely with an indirect read access identical. However, the direction of data transmission is opposite. The one through the "Indirect Index" selected slave b serves as the source and the "Slave Index" selected slave a serves as the target. Therefore, the "Internal Address" means that Destination address specified in receiving slave a. With an indirect read access the source address of the date in the sending slave is defined by "Indirect Index". The The functionality of the inverse indirect read access is therefore the indirect one Write access identical. In addition, the master is able to start from slave b Read in and process slave a transmitted date.
Zur Realisierung des inversen indirekten Lesezugriffs ist ein geringer Hardware aufwand notwendig. Im Gegensatz zum indirekten Lesezugriff muß die Adreß dekodierung beider an der Übertragung beteiligten Slaves a und b auf den inversen indirekten Lesezugriff vorbereitet sein. Damit ist der Aufwand etwas höher als beim indirekten Lesezugriff, jedoch geringer als beim indirekten Schreibzugriff. Im Gegen satz zum indirekten Schreibzugriff ist keine Veränderung der Verbindung des Masters mit dem Bus notwendig.A small amount of hardware is required to implement the inverse indirect read access effort necessary. In contrast to indirect read access, the address decoding both slaves a and b involved in the transmission on the inverse be prepared for indirect read access. This means that the effort is slightly higher than for indirect read access, but less than indirect write access. In the opposite The indirect write access record does not change the connection of the master necessary by bus.
Der inverse indirekte Lesezugriff ist funktional mit dem indirekten Schreibzugriff identisch. Es wird ein implizit in der Quelle adressiertes Datum an ein explizit adressiertes Ziel übertragen. Im Gegensatz zum indirekten Schreibzugriff kann der Master beim inversen indirekten Lesezugriff die übertragenen Daten einlesen und bei Bedarf verarbeiten. Als Anwendungsbeispiel sei wie beim indirekten Schreibzugriff das Einlesen von Daten von einer Eingabeeinheit am Bussystem, z. B. einem Parallelport, in den Arbeitsspeicher genannt.The inverse indirect read access is functional with the indirect write access identical. A date implicitly addressed in the source becomes an explicitly transmitted addressed target. In contrast to indirect write access, the In reverse indirect read access, the master read the transferred data and at Process demand. As an application example, this is the case with indirect write access Reading data from an input unit on the bus system, e.g. B. a parallel port, called in memory.
Normale Buszyklen zur direkten Übertragung von Daten zwischen einem Master und einem Slave sind auch bei Verwendung des hier beschriebenen Adressierungs schemas weiterhin uneingeschränkt durchführbar. Hierzu muß "Indirect Index" lediglich eine Kodierung aufweisen, die keinem Busteilnehmer einen indirekten Zugriff signalisiert. Empfohlen wird, diesen Zustand durch Aktivierung oder Deaktivierung aller x1 Adreßbits des "Indirect Index" zu kodieren.Normal bus cycles for the direct transfer of data between a master and are a slave even when using the addressing described here schemas can still be carried out without restrictions. "Indirect Index" only have a coding that no bus participant indirect access signals. We recommend this condition by activating or deactivating all x1 address bits of the "Indirect Index".
Busteilnehmer, die nicht bei einem indirekten Lesezugriff als Ziel oder bei einem indirekten Schreibzugriff als Quelle dienen, können ohne Modifikation an einem Bus eingesetzt werden, der indirekte Zugriffe mit dem beschriebenen Adressierungs schema unterstützt. Sie können sogar ohne spezielle Anpassung bei einem indirekten Lesezugriff als Quelle oder bei einem indirekten Schreibzugriff als Ziel dienen. Dieses gilt insbesondere für Arbeitsspeicher (RAM).Bus participants who are not with an indirect read access as a destination or with a indirect write access can serve as a source without modification on a bus are used, the indirect access with the addressing described schema supports. You can even use an indirect one without special adjustment Serve read access as the source or in the case of indirect write access as the target. This applies in particular to working memory (RAM).
Ein Beispiel soll die Verwendung des Adressierungsschemas verdeutlichen: Ausgehend von einer Datenbusbreite m = 32 bit mit Indexgrößen von jeweils x0 = x1 = 4 bit und daraus folgender "Internal Address" von y = 24 bit, ergibt sich bei entsprechender Verteilung eine Zuordnung der Adressbits gemäß Fig. 4. Angenommen der Wert $4 für den "Indirect Index" aktiviert ein IO-Gerät (Slave b) und der Wert $1 für den "Slave Index" aktiviert den Arbeitsspeicher (Slave a). Ein Lese zugriff auf die Adresse $41000000 durch den Master wird dann den Wert der Speicher-zelle $000000 des Arbeitsspeichers an das IO-Gerät übertragen. Der gelesene Wert wird außerdem vom Master eingelesen, als hätte er einen Lesezu griff auf die Adresse $01000000 ausgeführt.An example is intended to illustrate the use of the addressing scheme: starting from a data bus width m = 32 bit with index sizes of x 0 = x 1 = 4 bit and the resulting "internal address" of y = 24 bit, there is an assignment of the corresponding distribution Address bits according to FIG. 4. Assuming the value $ 4 for the "indirect index" activates an IO device (slave b) and the value $ 1 for the "slave index" activates the working memory (slave a). A read access to the address $ 41000000 by the master will then transfer the value of the memory cell $ 000000 of the main memory to the IO device. The read value is also read in by the master as if it had read access to the address $ 01000000.
Claims (5)
m ≦ x0+y
wobei gilt m Anzahl der Adreßbits (A0. . . Am-1)
x0 Anzahl der Adreßbits (An0. . .An0+x0-1) zur Selektierung eines Slaves (Slave Index)
y Anzahl der Adreßbits (Am0. . .Am0+y-1) zur Auswahl eines Registers oder einer Speicherzellegekennzeichnet durch die Definition weiterer Adreßbits x1 (An1. . .An1+x1-1) (Indirect Index), so daß gilt m ≦ x0+x1+y und die Datenübertragung zwischen zwei Slaves mittels eines indirekten Lesezugriffs, eines indirekten Schreibzugriffs oder eines inversen indirekten Lesezugriffs erfolgt.1. Addressing scheme for doubling the transmission power of a master-controlled slave-to-slave communication in any bus system according to the scheme
m ≦ x 0 + y
where m number of address bits (A 0 ... A m-1 ) applies
x 0 number of address bits (A n0... A n0 + x0-1 ) for selecting a slave (slave index)
y number of address bits (A m0... A m0 + y-1 ) for the selection of a register or a memory cell, characterized by the definition of further address bits x 1 (A n1 ... A n1 + x1-1 ) (indirect index), so that m ≦ x 0 + x 1 + y and the data transmission between two slaves takes place by means of an indirect read access, an indirect write access or an inverse indirect read access.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996146526 DE19646526A1 (en) | 1996-10-29 | 1996-10-29 | Addressing scheme for doubling transmission efficiency of pattern-controlled slave-to-slave communications in bus system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1996146526 DE19646526A1 (en) | 1996-10-29 | 1996-10-29 | Addressing scheme for doubling transmission efficiency of pattern-controlled slave-to-slave communications in bus system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19646526A1 true DE19646526A1 (en) | 1998-04-30 |
Family
ID=7811300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1996146526 Withdrawn DE19646526A1 (en) | 1996-10-29 | 1996-10-29 | Addressing scheme for doubling transmission efficiency of pattern-controlled slave-to-slave communications in bus system |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19646526A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10254738A1 (en) * | 2002-11-23 | 2004-07-01 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg | Information transmission method for LIN network for status information or diagnosis data in a motor vehicle, transmits head signal from master station, and head signal from satellite based on event via LIN network |
| DE10049796B4 (en) * | 2000-10-09 | 2005-03-03 | Siemens Ag | Method for transmitting data by means of utopiabus and utopiabus for carrying out the method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4212058A (en) * | 1975-09-27 | 1980-07-08 | National Research Development Corporation | Computer store mechanism |
| EP0415169A1 (en) * | 1989-09-01 | 1991-03-06 | Siemens Aktiengesellschaft | Method for data transmission |
| EP0579398A1 (en) * | 1992-06-29 | 1994-01-19 | Xerox Corporation | Method of addressing devices and transferring data signals on a bus |
| DE4441752A1 (en) * | 1994-11-23 | 1996-05-30 | Siemens Ag | Arrangement with a master unit and several slave units |
-
1996
- 1996-10-29 DE DE1996146526 patent/DE19646526A1/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4212058A (en) * | 1975-09-27 | 1980-07-08 | National Research Development Corporation | Computer store mechanism |
| EP0415169A1 (en) * | 1989-09-01 | 1991-03-06 | Siemens Aktiengesellschaft | Method for data transmission |
| EP0579398A1 (en) * | 1992-06-29 | 1994-01-19 | Xerox Corporation | Method of addressing devices and transferring data signals on a bus |
| DE4441752A1 (en) * | 1994-11-23 | 1996-05-30 | Siemens Ag | Arrangement with a master unit and several slave units |
Non-Patent Citations (1)
| Title |
|---|
| BARTOSZ,Reinhold: FIP - Feldbus-Alternative aus Frankreich und Italien. In: Elektronik 10/1993, S.52,73,74,76,77 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10049796B4 (en) * | 2000-10-09 | 2005-03-03 | Siemens Ag | Method for transmitting data by means of utopiabus and utopiabus for carrying out the method |
| DE10254738A1 (en) * | 2002-11-23 | 2004-07-01 | Brose Fahrzeugteile Gmbh & Co. Kommanditgesellschaft, Coburg | Information transmission method for LIN network for status information or diagnosis data in a motor vehicle, transmits head signal from master station, and head signal from satellite based on event via LIN network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69722117T2 (en) | Uniform memory architecture with dynamic graphics memory allocation | |
| DE19719996B4 (en) | Computer system and method for operating a chipset | |
| DE3300260C2 (en) | ||
| DE3038639C2 (en) | Arrangement for data transmission between a central processing unit and n I / O units | |
| DE19830111A1 (en) | Integrated memory | |
| DE3938018A1 (en) | Information processing system and configuration determination method - using adaptor identifiers enabling more than one of each adaptor type to be plugged in simultaneously | |
| DE2340547B2 (en) | CIRCUIT ARRANGEMENT FOR TESTING LOGICAL CIRCUITS | |
| DE2801611A1 (en) | PROCEDURE AND ARRANGEMENT FOR ADDRESSING AND STORING DATA IN MEMORIES WITH OPTIONAL ACCESS | |
| DE102019107849A1 (en) | 424 encoding schemes to reduce coupling and power noise on PAM-4 data buses | |
| DE3049774C2 (en) | ||
| DE3710813A1 (en) | DATA PROCESSING SYSTEM AND PROCEDURE THEREFOR | |
| DE2813080A1 (en) | DEVICE FOR MEMORY ADDRESSING | |
| DE2830334A1 (en) | MULTIPLE DEVICE | |
| DE3009530A1 (en) | DATA PROCESSING SYSTEM | |
| DE2749884C2 (en) | ||
| DE19646526A1 (en) | Addressing scheme for doubling transmission efficiency of pattern-controlled slave-to-slave communications in bus system | |
| EP0983555A1 (en) | Addressing scheme for doubling the transmission capacity of a master-controlled slave-to-slave communication in any kind of bus system | |
| DE4029861C2 (en) | Multiprocessor system and memory control method therefor | |
| DE10056152B4 (en) | Method for performing bus arbitration between control chips of a chipset with preemptive capability | |
| DE69729598T2 (en) | A method and apparatus for address parity checking for multiple overlapping address areas on a common bus | |
| DE19581540C2 (en) | High speed test pattern transfer device for a semiconductor test device | |
| EP1567938B1 (en) | Memory system comprising a plurality of memory controllers and method for synchronizing the same | |
| DE3220645A1 (en) | DEVICE AND METHOD FOR MONITORING THE OPERATION OF AN ENGINE CONTROL COMPUTER | |
| DE3200042A1 (en) | DATA PROCESSING SYSTEM WITH CACHE STORAGE | |
| DE19720168A1 (en) | Cache memory access controller for processor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8122 | Nonbinding interest in granting licenses declared | ||
| 8127 | New person/name/address of the applicant |
Owner name: DSPECIALISTS GESELLSCHAFT FUER INNOVATIVE SIGNALVE |
|
| 8181 | Inventor (new situation) |
Free format text: HORN, RAYMOND, 10247 BERLIN, DE |
|
| 8110 | Request for examination paragraph 44 | ||
| 8127 | New person/name/address of the applicant |
Owner name: DSPECIALISTS DIGITALE AUDIO- UND MESSSYSTEME GMBH, |
|
| 8139 | Disposal/non-payment of the annual fee |