DE1960525C

DE1960525C - Logic circuit for performing one of the logical functions NOR or NAND

Info

Publication number: DE1960525C
Authority: DE
Inventors: Die Anmelder Sind
Original assignee: Conruyt, Pierre, LHay-les-Roses; Serrand, Jean-Pierre, Poussy-Saint-Antoine; (Frankreich)
Publication date: 1972-06-08

Description

Die Erfindung betrifft eine Verknüpfungsschaltung Man kann versuchen, diese Schwierigkeiten teil zur Durchführung einer der logischen Funktionen weise zu beseitigen oder zu verringern, indem mar NOR oder NAND, insbesondere für Rechner mit den Widerstandselementen eines Tores Werie gibt kurzer Zugriffszeit, mit einer Anzahl Eingangs- die in der Nähe der charakteristischen Impedanzer transistoren in Emitterschaltung, deren Emitter über 5 der Verbindungen liegen. Leider erhält man aul einen gemeinsamen Widerstand mit Bezugspotential diese Weise aber keine ausreichende Verkürzung dei verbunden sind, und mit einem Trenntransistor im Einschwingvorgänge auf diesen Leitungen, weil im Ausgang, dessen Basis mit den Emittern der Ein- allgemeinen die an den Ein- und Ausgängen einei gangstransistoren und dessen Emitter durch einen Verknüpfungsschaltung liegenden Impedanzen nichl den Ausgangswiderstand der Schaltung bildenden iq genau definiert sind und von einer Schaltung zur Widerstand mit dem Bezugspotential verbunden ist. nächsten variieren können: So ist z. B. die Zahl der Es ist bekannt, mit logischen Schaltungen für Rech- logischen Bausteine (z. B. Tore), die am Ausgang ner mit kurzen Zugriffszeiten die Booleschen Funk- einer Schaltung liefen, nicht konstant,
tionen NOR oder die duale Aussage NAND zu Man ist also gezwungen, für jeden Anwendungsrealisieren. Mit diesen Verknüpfungsschaltungen 15 fall einer Verknüpfungsschaltung, wenn es auf eine lassen sich alle logischen Bausteine für Informationen kurze Zugriffszeit ankommt, eine Anpassung der verarbeitende Maschinen herstellen, deren Reaktions- Impedanzen ihrer Zuleitungen vorzunehmen. Dies zeit unter einer Nanosekunde liegt. hat aber eine Vergrößerung der zusätzlichen Zahl Andererseits ist aber auch bekannt, daß die Ent- der Bauelemente zur Folge, die den Preis eines Bauwicklung solcher Schaltungen wegen der zahlreichen ao Steines erhöhen, und eine Dispersion und eine VerBedingungen, denen sie gerecht werden müssen, längerung der Durchlaufzeit eines Signals durch eine außerordentlich schwierig ist. Um kurze Zugriffs- Kette logischer Bausteine, die prohibkiv werden zeiten zu erreichen, darf eine Verknüpfungsschaltung kann.The invention relates to a logic circuit. One can try to partially eliminate or reduce these difficulties in order to carry out one of the logical functions by using NOR or NAND, especially for computers with the resistance elements of a gate. Werie are short access times, with a number of input in the vicinity of the characteristic impedance transistors in emitter circuit, the emitters of which are above 5 of the connections. Unfortunately you get a common resistance with reference potential in this way but not a sufficient shortening of the connected, and with an isolating transistor in the transient process on these lines, because in the output, its base with the emitters of the inputs and outputs are generally one output transistors and their emitters are precisely defined by a logic circuit impedances nichl the output resistance of the circuit forming iq and is connected to the reference potential by a circuit for resistance. next can vary: B. the number of It is known, with logic circuits for arithmetic logic modules (e.g. gates), which ran the Boolean radio of a circuit at the output ner with short access times, not constant,
functions NOR or the dual statement NAND to Man is therefore forced to implement for each application. With these logic circuits 15 in the case of a logic circuit, if a short access time can be all the logic modules for information, an adaptation of the processing machines can be made and the response impedances of their supply lines made. This time is less than a nanosecond. but has an increase in the additional number On the other hand, it is also known that the development of the components result, which increase the price of a building winding of such circuits because of the numerous ao stone, and a dispersion and a VerBedbedingungen they have to meet lengthen the transit time of a signal through a is extraordinarily difficult. In order to achieve a short access chain of logical modules, which are prohibitive times, a logic circuit may be used.

nur eine sehr kleine Anzahl elektronischer Bau- Diese Dispersion der Durchlaufzeit muß unter elemente (Transistoren und Widerstände) enthalten, 25 allen Umständen vermieden werden, denn die von deren Kennwerte und Abmessungen in engen Gren- Torschaltungen kurzer Ansprechzeit gelieferten zen liegen müssen. Signale müssen eine starre Phasenverteilung haben. Die Transistoren dürfen von den ihnen auf- Eine solche Verteilung ist insbesondere wichtig für gedrückten Spannungen niemals gesättigt werden, die Synchronisiersignale in allen Synchronmaschinen und zwar weder im Ruhe- noch im Arbeitszustand. 30 (z. B. Zeitsignale) und für die Zustandsänderungen Die durch die Ansammlung einer Ladung in der oder Sequenzen in Asynchronmaschinen. Diese DisKollektor-Basis-Verbindung eines jeden Transistors persion kann offenbar beträchtlich verringert werverursachte Verzögerung kann nur so vermieden den, indem man die Verbindungsleitungen zwischen werden. Außerdem müssen die Transistoren sehr den Toren jeweils so lang macht, daß sie für alle gleichmäßig sein, insbesondere was ihre »maximale 35 Tore eines Rechners dieselbe Verzögerungszeit ver-Oszillationsfrequenz« im Nutzbereich anbelangt, und Ursachen.only a very small number of electronic components. This dispersion of lead time must be under elements (transistors and resistors) should be avoided under all circumstances, for those of whose characteristic values and dimensions are supplied in tight limits with a short response time zen must lie. Signals must have a rigid phase distribution. The transistors are allowed to run on them- Such a distribution is particularly important for Pressed voltages are never saturated, the synchronization signals in all synchronous machines and neither in the rest nor in the working state. 30 (e.g. time signals) and for the status changes The result of the accumulation of a charge in the or sequences in asynchronous machines. This disc-collector-base connection The persion of each transistor can apparently be reduced considerably Delay can only be avoided by keeping the connecting lines between will. In addition, the transistors must make the gates so long that they are suitable for everyone be uniform, in particular what their "maximum 35 gates of a computer have the same delay time - oscillation frequency" in the usable area, and causes.

sämtlich von derselben Polarisationsspannung ver- Aufgabe der Erfindung ist, eine Verknüpfungssorgt werden, die nur klein ist, um die Zeitkonstante schaltung der eingangs genannten Art derart zu ver- und den Leistungsverbrauch klein zu halten. Außer- bessern, daß eine Verteilung der an ihre Eingänge dem erleichtert die Verwendung einer einzigen Span- 40 gelegten Signale sichergestellt ist, ohne daß auf den nungsquelle den Aufbau der Schaltkreise und ver- Verbindungsleitungen Einschwingvorgänge auftreten, ringert damit deren Herstellpreise. und zwar in der Weise, daß jene bezüglich ihrer Was die Widerstände anbetrifft, müssen deren Impedanz vollkommen angepaßt werden können, Werte verhältnismäßig niedrig sein. Dadurch wird ohne daß die Impedanzen der Signalquellen und der die Miniaturisierung erleichtert, und die parasitären 45 nachfolgenden Stufen berücksichtigt werden müssen, induktiven und kapazitiven Kopplungen werden Dabei sollen die Laufzeiten der Nutzsignale durch ebenso wie die Zahl der Verbindungen zwischen den alle Tore und über ihre Verbindungsleitungen gleich-Bauelementen einer Verknüpfungsschaltung auf ein gemacht oder einander angeglichen werden.
Minimum reduziert. Diese Aufgabe wird erfindungsgemäß dadurch geTrotz all dieser Maßnahmen wird die Funktion 50 löst, daß die Eingangstransistoren und der Trenneiner Verknüpfungsschaltung bezüglich ihrer An- transistor zwei getrennte Baugruppen bilden, die über Sprechzeit durch die verhältnismäßig langen Verbin- eine Verzögerungsleitung mit einstellbarer Verzögedungen ihrer Eingänge mit den Signalquellen einer- rung in Reihe mit einer Verbindungsleitung verbunseits und ihres Ausgangs mit den Eingängen der den sind, deren charakteristische Impedanzen gleich nachgeschalteten Bausleine andererseits nachteilig 55 sind, und daß die beiden in Reihe liegenden Leitunbeeinflußt. Dieser Einfluß wird um so gewichtiger, gen die Emitter der Eingangstransistoren mit der je kürzer die Ansprechzeit wird. Zum Beispiel wirkt Basis des Trenntransistors verbinden, die über einen sich dieser Störcinfluß bei logischen Schaltungen, die Widerstand auf Bezugspotential liegt, der denselben im Bereich einer Nanosekunde arbeiten, bereits bei Widerstandswert (2 ο) hat wie der gemeinsame Leitungslängen über 5 cm aus. 60 Emitterwiderstand der Eingangstransistoren, und daß Der schädlichste Einfluß geht von den Einschwing- die charakteristischen Impedanzen der Verbindungsrargängen auf diesen Verbindungen aus. Die durch und der Verzögerungsleitung gleich dem Wert dieses jiese Vorgänge erzeugten Signale überlagern sich Widerstandes sind. Damit wird eine große Arbeitsjen Nutzsignalen und können sogar dominant wer- geschwindigkeit der Schaltung erreicht, die auch bei Jen. Eine andere Störung rührt aus den Verzögerun- 65 Auftrennung über größere Strecken gewahrt bleibt, ;en her, die die Signale auf den Leitungen erleiden was für Rechner mit Satellitengeräten von größter ind die das Zeitverhalten der Torschaltung nachteilig Wichtigkeit ist. Durch das Auftrennen von Eingangs-'cräiidert. stufe und Ausgangsstufe ist es mit geringen Ände-The object of the invention is to provide a link which is only small in order to keep the time constant circuit of the type mentioned at the beginning and to keep the power consumption small. In addition to the fact that a distribution of the signals applied to their inputs is ensured, facilitating the use of a single voltage, without the construction of the circuits and connecting lines occurring on the voltage source, this reduces their production prices. in such a way that those with regard to their impedance must be able to be perfectly matched with regard to their resistances, values are comparatively low. As a result, inductive and capacitive couplings are avoided, without the impedances of the signal sources and the miniaturization, and the parasitic 45 subsequent stages having to be taken into account equal components of a logic circuit can be made one or matched to one another.
Minimum reduced. In spite of all these measures, function 50 is achieved in that the input transistors and the separator of a logic circuit form two separate assemblies with regard to their transistors, which over speaking time through the relatively long connection a delay line with adjustable delays of their inputs with the Signal sources are connected in series with a connecting line and their output with the inputs of the lines whose characteristic impedances are disadvantageous on the other hand, and that the two lines lying in series are not influenced. This influence is all the more important, the emitter of the input transistors with the shorter the response time. For example, the base of the isolating transistor connects, which via this interference flow in logic circuits, the resistance is at reference potential, which works in the range of a nanosecond, already has a resistance value (2 ο) like the common line length over 5 cm. 60 emitter resistance of the input transistors, and that the most damaging influence comes from the transient impedances, the characteristic impedances of the connection margins on these connections. The signals generated by and the delay line equal to the value of these processes are superimposed on each other by resistance. This means that a large workload of useful signals and can even be achieved as a dominant circuit speed, which is also the case with Jen. Another disturbance arises from the delays that the signals on the lines suffer from, which are maintained over longer distances, which is of the greatest importance for computers with satellite devices and the timing of the gate circuit is disadvantageously important. By separating input 'cräiidert. stage and output stage it is with minor changes.

rungen in der Verteilung und an den Werten einzelner Widerstünde dieser Stufen möglich, die Eingangsstufe der Schaltung über sehr kurze Leitungen mit den Signalquellen zu verbinden und entsprechend den Ausgang der Trennstufe über sehr kurze Leitungen mit den Empfangsorganen der nachfolgenden Stufen zu verbinden. Eine solche Aufteilung ist zwar bekannt, z. B. aus der deutschen Auslegeschrift 1191418 und der französischen Patentschrift 1 429 887, aber es findet sich dort kein Hinweis auf die Möglichkeit oder Notwendigkeit von ausgleichenden Verzögerungsleitungen.changes in the distribution and in the values of individuals If these stages were possible, the input stage of the circuit could withstand very short lines to be connected to the signal sources and accordingly the output of the isolator via very short lines to connect with the receiving organs of the subsequent stages. Such a division is true known, e.g. B. from the German Auslegeschrift 1191418 and the French patent specification 1 429 887, but there is no reference to the possibility or necessity of compensatory measures Delay lines.

Für die Impedanzanpassung der Reihenschaltung der beiden Leitungen werden vorteilhaft die in den beiden Stufen der Schaltung zur Polarisation ihrer Transistoren verwendeten Widerstände benutzt. Die Impedanzanpassung läßt sich auf diese Weise vollständig durchführen.For the impedance matching of the series connection of the two lines, those in the resistors used in both stages of the circuit to polarize their transistors. the Impedance matching can be carried out completely in this way.

Gemäß einer Ausgestaltung der Erfindung ist vorgesehen, daß die beiden in Reihe liegenden Leitungen die Kollektoren der Eingangstransistoren und mit der Basis des Trenntransistors verbinden, die über einen Widerstand auf Bezugspotential liegt, der denselben Widerstandswert (2 R₁) hat wie der gemeinsame Kollektorwiderstand der Eingangstransistoren, und daß die charakteristischen Impedanzen der Verbindungsund der Verzögerungsleitung gleich dem Wert dieses Widerstandes sind.According to one embodiment of the invention, it is provided that the two lines in series connect the collectors of the input transistors and to the base of the isolating transistor, which is at reference potential via a resistor which has the same resistance value (2 R ₁ ) as the common collector resistance of the input transistors , and that the characteristic impedances of the connection and delay lines are equal to the value of this resistance.

Die Erfindung wird im folgenden an Hand einiger Beispiele näher erläutert und beschrieben. In der Zeichnung bedeutetThe invention is explained and described in more detail below with the aid of a few examples. In the Drawing means

Fig. 1 eine Verknüpfungsschaltung, wie sie in der erwähnten französischen Patentschrift angegeben ist, Fig. 2 eine Abwandlung der Schaltung nach Fig. 1,Fig. 1 shows a logic circuit as shown in the mentioned French patent is indicated, Fig. 2 shows a modification of the circuit according to Fig. 1,

F i g. 3 und 4 je eine verbesserte Verknüpfungsschaltung nach der Erfindung,F i g. 3 and 4 each an improved logic circuit according to the invention,

F i g. 5 eine Schaltung herkömmlicher Art, Fig. 6 eine verbesserte Schaltung in Anwendung der Erfindung auf die Schaltung nach F i g. 5,F i g. 5 shows a circuit of a conventional type, FIG. 6 shows an improved circuit in use of the invention to the circuit according to FIG. 5,

F i g. 7 eine besondere Ausführungsform der Erfindung für einen Baustein, der in drei Teile aufgeteilt werden kann.F i g. 7 shows a particular embodiment of the invention for a building block that is divided into three parts can be.

Fig. 1 zeigt eine Torschaltung! mit kurzer Ansprechzeit nach der erwähnten französischen Patentschrift 1534 818. Sie weist drei Eingangskreise mit je einem Transistor 11,12,13 auf, die über die Eingänge 1O₁, 1O₂, IO3 angesteuert werden. Ihre Emitterkreise liegen über einen gemeinsamen Widerstand 16 an Masse. Ihre Kollektoren werden aus derselben so Spannungsquelle (+V) über einen gemeinsamen Widerstand 15 polarisiert. Eine allen drei Eingangskreisen gemeinsame Trennstufe besteht aus einem Transistor 14, dessen Kennwerte mit denen der anderen drei Transistoren 11, 12,13 übereinstimmen, dessen Basis mit deren Kollektorschiene verbunden ist und dessen Kollektor ebenfalls von derselben Gleichspannungsquelle (+V) polarisiert wird. Sein Emitter liegt über einen Widerstand 17 an Masse, an dessen Klemmen 1O₄ und 1O₅ das Ausgangssignal der ganzen Torschaltung 1 abgegriffen werden kann.Fig. 1 shows a gate circuit! with a short response time according to the aforementioned French patent specification 1534 818. It has three input circuits , each with a transistor 11, 12, 13, which are controlled via the inputs 1O ₁ , 1O ₂ , IO3. Their emitter circuits are connected to ground via a common resistor 16. Their collectors are polarized from the same voltage source (+ V) via a common resistor 15. An isolating stage common to all three input circuits consists of a transistor 14 whose characteristics match those of the other three transistors 11, 12, 13, whose base is connected to their collector rail and whose collector is also polarized by the same DC voltage source (+ V). Its emitter is connected to ground via a resistor 17, at whose terminals 1O ₄ and 1O ₅ the output signal of the entire gate circuit 1 can be tapped.

F i g. 2 zeigt eine Abänderung der Schaltung nach Fig. 1; gleiche Bauelemente tragen dasselbe Bezugszeichen. Ein Vergleich der beiden Schaltungen zeigt eine gewisse Dualität: Der Widerstand 15 und der Kollektor des Trenn transistors 14 liegen auf Nullpotential, und die Widerstände 16 und 17 liegen an einem Minuspotential (—V), Die Spannungsverteilung ist also derjenigen in F i g. 1 analog.F i g. Fig. 2 shows a modification of the circuit of Fig. 1; the same components have the same reference symbols. A comparison of the two circuits shows a certain duality: The resistor 15 and the collector of the isolating transistor 14 are at zero potential, and the resistors 16 and 17 are at a negative potential (-V). The voltage distribution is therefore that in FIG. 1 analog.

F i g. 3 zeigt nun eine verbesserte Verknüpfungsschaltung, nachfolgend auch kurz Torschaltung genannt, nach der Erfindung, ausgehend von der Schaltung nach Fig 2; gleiche Bauelemente in beiden Schaltungen tragen wieder die gleichen Bezugszeichen. F i g. 3 now shows an improved logic circuit, hereinafter also referred to as gate circuit for short, according to the invention, based on the circuit of Figure 2; same components in both Circuits again have the same reference symbols.

Die Torschaltung nach F i g. 3 ist aufgeteilt in zwei Teile 1, und I₂. Teil I₁ besteht aus den drei Eingangstransistoren 11,12,13, deren Emitter über den Widerstand 16 (Widerstandswert R.,) wie in Fig. 2 an einem negativen Potential (—^fliegen. Hingegen liegen die Kollektoren über einen Widerstand 151 an Masse, dessen Wert 2 R₁ doppelt so groß wie der des Widerstandes 15 in Fig. 2 ist.The gate circuit according to FIG. 3 is divided into two parts 1, and I ₂ . Part I ₁ consists of the three input transistors 11,12, 13 whose emitter via resistor 16 (resistance value R.,) as shown in Figure 2 at a negative potential (- ^ fly the other hand, the collectors are connected through a resistor 151 to ground.. , whose value 2 R _{1 is} twice as large as that of the resistor 15 in FIG.

TeUl₂ enthält den Trenntransistor 14, dessen Basis über einen Widerstand 152 an Masse liegt, dessen Wert ebenso groß ist wie der des Widerstandes 151 in Teil I₁ und dessen Emitter wie in Fig. 2 seine Vorspannung über einen Widerstand 17 gleicher Größe (R₃) erhält.TeUl ₂ contains the isolating transistor 14, the base of which is connected to ground via a resistor 152 , the value of which is the same as that of the resistor 151 in part I ₁ and its emitter, as in FIG. 2, its bias voltage via a resistor 17 of the same size (R ₃ ) receives.

Der Widerstand 152 ist in der Schaltung nach Fig. 2 nicht vorhanden, aber erfindungsgemäß notwendig. Des weiteren ist der Ausgang 18, der Eingangsschaltung 1, mit dem Eingang 18₂ der Trennschaltung I₂ über eine Verzögerungsleitung 19 und eine Verbirldungsleitung 20 verbunden. Die charakteristischen Impedanzen dieser beiden Leitungen sind gleich 2 R₁, und sie sind an beiden Enden durch Widerstände 151 und 152 der gleichen Größe 2A₁ abgeschlossen, d. h., daß ihre Impedanzen vollständig abgeglichen sind. Infolge der Parallelschaltung liegt zwischen Masse und den Kollektoren der Transistoren 11,12,13 einerseits und der Basis des Transistors 14 andererseits ein Widerstand R₁ wie in der Schaltung nach F i g. 2.The resistor 152 is not present in the circuit according to FIG. 2, but is necessary according to the invention. Furthermore, the output 18 of the input _{circuit 1 is connected to the input 18 2 of} the isolating circuit I ₂ via a delay line 19 and a connection line 20 . The characteristic impedances of these two lines are equal to 2 R ₁ , and they are terminated at both ends by resistors 151 and 152 of the same size 2A ₁ , that is, their impedances are completely matched. As a result of the parallel connection, there is a resistor R ₁ between ground and the collectors of the transistors 11, 12, 13 on the one hand and the base of the transistor 14 on the other hand, as in the circuit according to FIG. 2.

Indem man der Verzögerungsleitung 19 einen passenden Wert gibt, wie zuvor erläutert wurde, kann man sicherstellen, daß die Übertragung der impulsförmigen, auf die Eingänge 1O₁,10_ä, 1O₃ gegebenen und schließlich am Ausgang 1O₄ erscheinenden Signale in einer genau definierten Zeit geschieht.By giving the delay line 19 a suitable value, as explained above, one can ensure that the transmission of the pulse-shaped _{signals given to the inputs 1O 1} , 10 _ä , 10 ₃ and finally appearing at the output 1O ₄ in a precisely defined time happens.

Die Verzögerungsleitung 19 kann ein Stück einer Koaxialleitung oder eine gedrillte Leitung sein, oder sie kann aus zwei parallelen Leiterstücken gebildet sein in Form einer gedruckten Schaltung, die nach dem Abgleich eingegossen ist.The delay line 19 can be a piece of coaxial line or a twisted line, or it can be formed from two parallel conductor pieces in the form of a printed circuit, which according to the adjustment is poured.

Bei der Schaltung nach F i g. 3 liegt ein Leiter der Verbindungsleitung 20 auf Massepotential. Um aber das Potential (—V) an die Klemmen 1O₅₁ und 1O₅₂ der beiden Teile I₁ und I₂ zu legen, benötigt man einen zusätzlichen Leiter. Die Schaltung nach Fig. 2, die von der Schaltung nach F i g. 1 ausgeht, überträgt die Signale in der gleichen Weise wie die nach Fig. 3, liefert die Spannung für den Trenntransistor aber über die Verzögerungsleitung 19 und die Verbindungsleitung 20. Gleiche Bauelemente in den Fig. 1 und 4 haben wieder gleiche Bezugszeichen. Fig. 5 zeigt eine logische Torschaltung 2 mn kurzer Ansprechzeit nach dem Stand der Technik. Sie unterscheidet sich von der nach F i g. 1 insofern, als die Basis des Trenntransistors 14 an das heiße Ende des Widerstandes 160 (Wert«) geführt ist, der den Emitterkreis der Eingangstransistoren bildet.In the circuit according to FIG. 3, a conductor of the connecting line 20 is at ground potential. But in order to apply the potential (-V) to the terminals 1O ₅₁ and 1O _{52 of} the two parts I ₁ and I ₂ , an additional conductor is required. The circuit of FIG. 2, which is derived from the circuit of FIG. 1, transmits the signals in the same way as that of FIG. 3, but supplies the voltage for the isolating transistor via the delay line 19 and the connecting line 20. The same components in FIGS. 1 and 4 again have the same reference numerals. Fig. 5 shows a logic gate circuit 2 mn short response time according to the prior art. It differs from that according to FIG. 1 insofar as the base of the isolating transistor 14 is led to the hot end of the resistor 160 (value «), which forms the emitter circuit of the input transistors.

Fi g. 6 zeigt, daß die Schaltung nach Fi g. 5 wiedei in zwei Teile aufgeteilt werden kann. Die Abschlußwiderstände 161 und 162 der Leitungen 19 und 20 Fi g. 6 shows that the circuit of FIG. 5 can be split into two parts. The terminating resistors 161 and 162 of lines 19 and 20

haben wieder den Wert 2 ρ, einer bildet den Emitterkreis der Eingangstransistoren 11,12,13, und der andere verbindet die Basis des Trenntransistors 14 mit Masse.again have the value 2 ρ, one forms the emitter circuit of the input transistors 11, 12, 13, and the other connects the base of the isolating transistor 14 to ground.

F i g. 7 entspricht einer bekannten Schaltung, mit der man gleichzeitig an zwei Ausgängen ein Signal und sein Komplement aus impulsförmigen Signalen, die an die Eingänge der Torschaltungen gelegt werden, erhalten kann. Erfindungsgemäß kann eine solche Schaltung in drei Teile I₁,1₂,1₃ aufgeteilt werden. Das Studium der F i g. 7 zeigt, daß der Teil I₁, verbunden über die Leitungen W₁ und 2O₁ mit dem Teil I₂, der Schaltung nach Fig. 4 entspricht. F i g. 7 corresponds to a known circuit with which a signal and its complement of pulse-shaped signals which are applied to the inputs of the gate circuits can be obtained at two outputs at the same time. According to the invention, such a circuit can be divided into three parts I ₁ , 1 ₂ , 1 ₃ . The study of F i g. 7 shows that part I ₁ , connected via lines W ₁ and 2O ₁ to part I ₂ , corresponds to the circuit according to FIG.

Teil I₁ in F i g. 7 unterscheidet sich von dem nach F i g. 4 insofern, als noch ein Transistor 10 vorgesehen ist, dessen Emitter über denselben Widerstand 16 (Wert R₂) an Masse liegt, wie die Emitterschiene der Eingangstransistoren 11,12,13.Part I ₁ in FIG. 7 differs from that according to FIG. 4 insofar as a transistor 10 is also provided, the emitter of which is connected to ground via the same resistor 16 (value R ₂ ) as the emitter rail of the input transistors 11, 12, 13.

Hingegen liegt der Kollektor des Transistors 10 über einen eigenen Widerstand 251 an der Spannungsquelle (+V); die beiden Widerstände 151 und 251 können den gleichen Wert 2A₁ haben. An die Enden des Widerstandes 251 sind die Verzögerungsleitung 19₂ und die Verbindungsleitung 2O₂ angeschaltet, die Teil I₁ mit dem dritten Teil der Schaltung und dem zweiten Trennkreis I₃ verbinden.In contrast, the collector of transistor 10 is connected to the voltage source (+ V) via its own resistor 251; the two resistors 151 and 251 can have the same value 2A ₁ . _{The delay line 19 2} and the connecting line 2O _{2 are} connected to the ends of the resistor 251 _{and connect part I 1} to the third part of the circuit and the second isolating circuit I ₃ .

Die Basis des zusätzlichen Transistors 10 erhält eine Referenz-Gleichspannung V_n deren Wert von der Größe der auf die Eingänge 1O₁,1O₂,1O₃ gegebenen Impulse abhängt. Wenn mit E_n und E₁ die beiden Spannungswerte gegen Masse bezeichnet werden, die die Eingangssignale für die beiden logischen Zustände der Torschaltung einnehmen können, kann man den Betrag der Referenz-Spannung V_t angeben mitThe base of the additional transistor 10 receives a reference direct voltage V _n, the value of which depends on the size of the pulses applied to the inputs 1O ₁ , 1O ₂ , 1O _3. If E _n and E ₁ denote the two voltage values to ground that the input signals for the two logical states of the gate circuit can assume, the magnitude of the reference voltage V _t can be specified with

Bei diesen Bedingungen fügt man der Polarisationsspannung (+V), die an der Klemme 1O₅₁ liegt, eine Spannung geeigneter Größe hinzu, derart, daß für einen bestimmten Zustand der Transistor 10 gesperrt ist. Dieser Zustand entspricht dem höchsten Signalpegel, der an einen der Eingänge gelegt werden kann. In diesem Falle wird der entsprechende Transistor 11 bis 13 leitend, und am Ausgang 1O₄₂ der Trennschaltung I₂ tritt ein dem Eingangssignal komplementäres Signal von geringer Spannung auf und am Ausgang 1O₄₃ der Trennschaltung I₃ ein Signal hoher Spannung von gleicher Art wie das Eingangssignal. Under these conditions , a voltage of suitable magnitude is added to the polarization voltage (+ V) which is applied to the terminal 10 ₅₁ , in such a way that the transistor 10 is blocked for a certain state. This state corresponds to the highest signal level that can be applied to one of the inputs. In this case, the corresponding transistor 11 to 13 becomes conductive, and a signal of low voltage complementary to the input signal occurs _{at the output 10 42 of} the isolating circuit I ₂ and a high voltage signal of the same type as the input signal occurs _{at the output 10 43 of} the isolating circuit I ₃ .

Legt man an einen der Eingänge 1O₁ oder 1O₃ ein Signal niedriger Spannung, so wird der zugehörige Eingangstransistor gesperrt. Hingegen wird der Transistor 10 leitend, und am Ausgang 1O₄₂ der Trennschaltung I₂ erhält man ein Ausgangssignal gleicher Art wie das Eingangssignal, während am Ausgang das komplementäre Signal auftritt.If a signal of low voltage is applied to one of the inputs 1O ₁ or 1O ₃ , the associated input transistor is blocked. In contrast, the transistor 10 becomes conductive, and an output signal of the same type as the input signal is obtained _{at the output 10 42 of} the isolating circuit I _{2, while the complementary signal occurs at the output.}

Claims

Claims: IO

1. Logic circuit for performing one of the logical functions NOR or NAND, especially for computers with short access times, with a number of input transistors

X5 in emitter circuit, the emitters of which are connected to reference potential via a common resistor, and with an isolating transistor in the output whose base is connected to the emitters of the input transistors and whose emitter is connected to the reference potential through a resistor forming the output resistance of the circuit, characterized in that the input transistors (11,12,13) and the isolating transistor (14) form two separate assemblies (I ₁₁ I ₂ ^ pZ ₂ ) which are connected in series to a connecting line (20) via a delay line (19) with an adjustable delay, whose characteristic impedances are the same, and that the two lines (19, 20) in series connect the emitters (18j) of the input transistors (2,) to the base of the isolating transistor (14), which is at reference potential via a resistor (162) , which has the same resistance value (2 g) as the common

same emitter resistance (161) of the input transistors, and that the characteristic Impedances of the connection and delay lines equal to the value of this resistance are (Fig. 6).

2. logic circuit according to claim 1,

characterized in that the two lines (19, 20) lying in series connect the collectors of the input transistors (I ₁ ) and to the base of the isolating transistor (14), which is at reference potential via a resistor (152) and has the same resistance value (2K ₁ ) has like the common collector resistance (151) of the input transistors, and that the characteristic impedances of the connection and the delay

line are equal to the value of this resistor (Fig. 3, 4).

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings