DE1959231C3

DE1959231C3 - Method and device for correcting up to three errors in a code word consisting of 23 bits

Info

Publication number: DE1959231C3
Application number: DE1959231A
Authority: DE
Inventors: Bradford S. Derwood Clark Jun.; Alexander Hamilton Gaithersburg Frey Jun.
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1969-02-28
Filing date: 1969-11-26
Publication date: 1979-01-04
Also published as: DE1959231B2; CH532815A; DE1959231A1; GB1280550A; US3622982A

Description

eindeutige Fehlermuster den Inhalt des Prüfwortgenerators bilden. Wenn schließlich das erste Bit in Verbindung mit zwei anderen Bits innerhalb des 23 Bits enthaltenden Wortes fehlerhaft ist, dann gibt es 253 andere eindeutige Fehlermuster, die den Inhalt des Prüfwortgenerators bilden · können. Es gibt somit insgesamt 276 unterschiedliche Fehlermuster, die dem Vorliegen von drei oder weniger Fehlern innerhalb eines 23 Bits enthaltenden Wortes zugeordnet sind. Wenn irgendeines der eindeutigen Fehlermuster von dem Prüfwortgenerator festgestellt wird, sind dadurch, daß bekannt ist, welches Bit zu einem gegebenen Zeitpunkt abgefragt wird, auch die Stellen der Fehler bekannt Es sei bemerkt, daß nach dem Stand der Technik 276 UND-Glieder mit je elf Eingängen sowie die notwendige Steuerschaltung erforderiich sind. Dieser hohe Aufwand an Bauelementen macht die Verwendung des Golay-Codes für die Korrektur von dreifachen Fehlern unzweckmäßig.clear error patterns form the content of the check word generator. Finally, when the first bit in If the connection with two other bits within the 23-bit word is incorrect, then there are 253 other unambiguous error patterns which may constitute the content of the check word generator. So there is a total of 276 different error patterns, indicating the presence of three or fewer errors within of a word containing 23 bits. If any of the clear failure patterns of the the check word generator is determined by knowing which bit corresponds to a given Time is queried, and the locations of the errors are known. It should be noted that according to the status of the Technology 276 AND gates with eleven inputs each and the necessary control circuit are required. This high expenditure on components makes the use of the Golay code for the correction of triple errors inexpedient.

Dieser Nachteil wird durch das Verfahren gemäß der Erfindung vermieden. Dieses Verfahren zur Korrektur von bis zu drei Fehlern eines aus 23 Bits bestehenden Codewortes, das nach einem zyklischen Go'ay-Code verschlüsselt ist und aus zwölf Daten- und elf Prüfbits besteht, und bei dem das empfangene Codewort gespeichert und von ihm die Prüfbits erneut abgeleitet werden und bestimmt wird, ob jedes einzelne Bit des Wortes allein oder in Verbindung mit bis zu zwei anderen Bits fehlerhaft ist, ist dadurch gekennzeichnet, daß die einzelnen Bits nacheinander mittels je eines Abfragezyklus darauf abgefragt werden, ob sie allein oder in Verbindung mit bis zu zwei weiteren Bits fehlerhaft sind und dadurch, daß ein Abfragezyklus folgende Schritte enthält: das Komplementieren des ersten oder empfangsseitig abgeleiteten Prüfbits unter der Annahme, daß das abzufragende Bit fehlerhaft ist, das Feststellen, ob weniger als drei gültige Fehler durch die empfangsseitig abgeleiteten und modifizierten Prüfbits angezeigt werden, die Korrektur des abgefragten Bits des gespeicherten Codewortes, wenn weniger als drei gültige Fehler durch die empfangsseitig abgeleiteten und modifizierten Prüfbits angezeigt werdet, und das erneute Komplementieren des ersten empfangsseitig abgeleiteten Prüfbits, wenn nach seinem ersten Komplementieren das Vorliegen von weniger als drei gültigen Fehlern nicht angezeigt wurde.This disadvantage is avoided by the method according to the invention. This procedure for correction of up to three errors of one consisting of 23 bits Code word that is encrypted according to a cyclic Go'ay code and made up of twelve data and eleven check bits exists, and in which the received code word is stored and the check bits are derived from it again and it is determined whether each individual bit of the word alone or in conjunction with up to two other bits is incorrect, is characterized in that the individual bits one after the other by means of one Interrogation cycle can be queried whether they are used alone or in conjunction with up to two other bits are faulty and in that a query cycle contains the following steps: complementing the first check bits or test bits derived at the receiving end, assuming that the bit to be queried is faulty, determining whether there are fewer than three valid errors by the ones derived and modified at the receiving end Check bits are displayed, correcting the requested bit of the stored code word, if less indicated as three valid errors by the check bits derived and modified at the receiving end and the renewed complementing of the first check bit derived on the receiving end, if after his first complement the presence of fewer than three valid errors was not indicated.

Gemäß einer Weiterbildung der Erfindung ist das Verfahren dadurch gekennzeichnet, daß nach dem Abfragen des letzten Bits des gespeicherten Codewortes festgestellt wird, ob die Prüfbits aus lauter Nullen bestehen und daß, wenr das der Fall ist, ein Signal erzeugt wird, das eine erfolgreiche Fehlerkorrektur des Codeworte* anzeigt.According to a development of the invention, the method is characterized in that after Querying the last bit of the stored code word determines whether the check bits are all zeros exist and that, if this is the case, a signal is generated that a successful error correction of the Code words *.

Nach einer weiteren Ausbildung der Erfindung ist das Verfahren dadurch gekennzeichnet, daß das nacheinander erfolgende Abfragen der einzelnen Bits auf das Vorliegen von Fehlern nur für die zwölf Datenbits vorgenommen wird, und daß nur festgestellt wird, ob die empfangsseitig abgeleiteten elf Prüfbits weniger als vier Fehler enthalten und daß ein Signal für eine erfolgreiche Fehlerkorrektur der zwölf Datenbits erzeugt wird, wenn das der Fall ist.According to a further embodiment of the invention, the method is characterized in that one after the other subsequent queries of the individual bits for the presence of errors only for the twelve data bits is carried out, and that it is only determined whether the eleven check bits derived at the receiving end are less than four Contain errors and that a signal for successful error correction of the twelve data bits is generated, if that's the case.

Das Verfahren der Erfindung beruht auf dem Konzept, daß, wenn das erste Bit fehlerhaft ist und wenn drei oder weniger Fehler innerhalb des 23 Bits enthaltenden Wortes vorliegen, durch Korrigieren des ersten Bits die Anzahl der Fehler auf zwei oder weniger verringert wird, d. h., wenn drei Fehler vorhanden waren, werden die Fehler dadurch jetzt auf zwei verringert, wenn zwei Fehler vorhanden waren, werden die Fehler auf einen verringert. Wenn nur ein Fehler vorlag, liegt nach der Korrektur keiner mehr vor. Wenn jedoch die Annahme falsch war, dann wurde, wenn keine Fehler vorhanden waren, die Anzahl der Fehler auf 1 erhöht. Wenn ein Fehler vorhanden war, dann wurde die Anzahl der Fehler auf zwei erhöht, und wenn zwei Fehler vorhanden waren, dann wurde die Anzahl auf drei erhöht. Wenn drei Fehler bereits vorlagen, dann wird die Anzahl der Fehler auf vier erhöht Das Verfahren sucht nach Anzeigen für das Vorliegen von zwei, einem oder keinem Fehler. In den Fällen, in den ursprünglich zwei oder mehr Fehler vorhanden waren, liefert eine falsche Annahme Ergebnisse, die nicht zu identifizieren sind. Es ist somit ersichtlich, daß eine gewisse Zweideutigkeit vorliegt, ob die Annahme falsch war und ursprünglich ein oder zwei Fehler in dem 23 Bits enthaltenden Wort vorlagen. Es wurde jedoch gefunden, daß die Fehleranzeigen, die sich aufgrund einer falsciien Annahme ergeben, zu eindeutigen Zeitpunkten während der Abfrage er . neinen und daher festgestellt und unbeachtet gelassen werd. n.The method of the invention is based on the concept that if the first bit is in error and if there are three or fewer errors within the 23-bit word by correcting the first bits reduce the number of errors to two or less, d. that is, if there are three errors the errors are now reduced to two if there were two errors the errors reduced to one. If there was only one error, there is none after the correction. if however, if the assumption was wrong, then if there were no errors then the number of errors became increased to 1. If there was an error then the number of errors was increased to two, and if so there were two errors, the number was increased to three. If there were already three errors, then increases the number of errors to four The procedure searches for indications of the presence of two, one or no mistake. In those cases where there were originally two or more errors, a false assumption gives results that cannot be identified. It can thus be seen that a There is some ambiguity as to whether the assumption was wrong and originally one or two errors in the 23rd Word containing bits. However, it has been found that the error indications that arise due to result in a false assumption, at clear points in time during the query. no and therefore noticed and ignored. n.

Das Verfahren beruht kurz gesagt darauf, anzuneh men, daß das abzufragende Bit fehlerhaft ist und dieses Bit zu korrigieren. Anschließend werden die restlichen 22 Bits aJ das Vorliegen von zwei oder weniger Fehlern untersucht. Wenn zwei oder weniger Fehler gefunden werden, dann wird das Fehlermuster nicht als ein fälschliches identifiziert, das aufgrund einer falschen Annahme bezüglich des abgefragten Bits entstand.In short, the method is based on assuming that the bit to be interrogated is faulty and this Correct bit. Then the remaining 22 bits aJ become the presence of two or fewer errors examined. If two or fewer errors are found, then the error pattern is not considered to be one incorrectly identified that arose due to a false assumption regarding the requested bit.

Das abgefragte Bit war dann in der Tat fehlerhaft und muß im Speicher korrigiert werden. Das Verfahren verlangt das Abfragen jedes der 23 Bits, um festzustellen ob dieses Bit in der Tat fehlerhaft ist. Eine Entscheidung wird nur getroffen, ob das abgefragte Bit fehlerhaft ist, nicht jedoch darüber, wo weitere Fehler in dem 23 Bits enthaltenden Wort vorliegen. Durch die Annahme, daß das abgefragte Bit fehlerhaft ist, und dadurch, daß es nicht interessiert, wo die anderen Fehlei voniegen, sondern nur, ob sie vorliegen, wird die Verringerung der Bauteile bei einer Vorrichtung zur Durchführung des Venahrens gemäß der Erfinung ermöglicht.The queried bit was then actually incorrect and must be corrected in the memory. The procedure requests each of the 23 bits to be interrogated to determine whether that bit is in fact incorrect. A decision it is only determined whether the queried bit is incorrect, but not as to where there are further errors in the 23 bits containing word. By assuming that the bit queried is incorrect, and by having it does not care where the other flaws lie, but only whether they are present, the reduction in will Components in a device for performing the Venahrens made possible according to the invention.

Im folgenden wird die Erfindung durch die genauere Beschreibung eines bevorzugten Ausführungsbeispieles in Verbindung mit den Zeichnungen näher erläutert. Von den Zeichnungen zeigtIn the following the invention is illustrated by the more detailed description of a preferred embodiment explained in more detail in connection with the drawings. From the drawings shows

F i g. 1 ein Blockdiagramm einer Vorrichtung zur Erkennung und Korrektur von drei oder weniger Fehlern innerhalb eines 23 Bits umfassenden Wortes, das nach dem Golay-Code verschlüsselt ist,F i g. 1 is a block diagram of an apparatus for detecting and correcting three or fewer Errors within a 23-bit word encoded according to the Golay code,

F i g. 2 ein Schallbild des in F i g. 1 dargestellten Prüfwortgenerators,F i g. 2 is a sound image of the in FIG. 1 illustrated check word generator,

F i g. 3 das Schaltbild djs Entschlüsselet nach Fig. 1.F i g. 3 the circuit diagram djs decrypted according to FIG. 1.

Fi₀.4 das Schaltbild der Sperrschaltung und der Fehlereinwirkungsschaltung der Vorrichtung nach Fig. 1.Fi ₀ .4 shows the circuit diagram of the blocking circuit and the fault influencing circuit of the device according to FIG. 1.

Das Verfahren gemäß der Erfindung dient der Gewinnung der für die Fehlerkorrektur erforderlichen Information aus einem (23, !2) Golay-Code. Das Verfahren verwendet für den Golay-Code den bekannten Bose-ChaudhurUCode. Der GolayCode ergibt 2048 (2") verschiedene Fehlermuster zur Anzeige von drei oder weniger Fehlern innerhalb eines Wortes von 23 Bits. Zwölf der 23 Bits sind Datenbits, und die restlichen elf Bits sind Redundanzbits. Bei der Verwendung von zyklischen Codes besteht das Verfahren darin, das eintreffende 23 Bits enthaltende Wort durch dasThe method according to the invention is used to obtain those required for error correction Information from a (23,! 2) Golay code. The method uses the known one for the Golay code Bose-ChaudhurU code. The GolayCode is 2048 (2 ") different error patterns to indicate three or fewer errors within one word of 23 Bits. Twelve of the 23 bits are data bits and the remaining eleven bits are redundancy bits. When using cyclic codes, the method consists in separating the incoming word containing 23 bits by the

Verschlüsselungspolynom zu dividieren, um ein Prüfwort zu erhalten. Durch das Prüfwort liißt jedes der verschiedenen Fehlermuster darstellen, die beim Vorliegen von drei oder weniger Fehlern in dem ursprünglichen, 23 Bits enthaltenden Wort erhalten werden. Das Verfahren gemäß der Erfindung beruht auf dem grundlegenden Konzept, daß man, wenn man nur eine Information darüber gewinnen will, ob ein vorgegebenes Bit fehlerhaft ist anstatt zu versuchen, alle möglichen erkennbaren Fehler gleichzeitig zu bestimmen, eine gewaltige Verringerung der Bauelemente und der Kosten erzielen kann. Das Verfahren erfordert das Prüfen jedes Bits des 23 Bits enthaltenden Wortes, um festzustellen, ob es allein oder in Verbindung mit zwei oder weniger anderen Bits fehlerhaft ist. Wenn diese Kriterieren vorliegen, wird das Fehlerbit im Speicher korrigiert.Divide the encryption polynomial to get a check word. Each of the represent different error patterns that occur when there are three or fewer errors in the original, Word containing 23 bits can be obtained. The method according to the invention is based on basic concept that if you just want to get information about whether a given Bit is in error instead of trying to determine all possible detectable errors at the same time, can achieve a huge reduction in components and costs. The procedure requires that Examine each bit of the 23-bit word to see if it is alone or in conjunction with two or less other bits are incorrect. If these criteria are met, the error bit is in memory corrected.

Das Verfahren macht von den Eigenschaften des Golay-Codes Gebrauch, wenn dieser mit zyklischen Codes zusammengefaßt wird. Eine erwünschte Eigenschaft ist die, daß der Prüfwortgenerator ein Schieberegister ist und gleichzeitig elf Bits des 23 Bits enthaltenden Wortes überprüft. Wenn bei einem nach dem Golay-Code verschlüsselten Codewort zwei oder weniger Fehler innerhalb der elf Bits vorliegen, die zu einem vorgegebenen Zeitpunkt sich in dem Prüfwortgenerator befinden, dann enthält der Prüftwortgenerator zwei oder weniger Einsen, alle übrigen Stellen des Prüfwortgenerators enthalten Nullen. Wenn daher der inhalt des Prüfwortgenerators 23mal verschoben wird, werden damit 23 sich überlappende Gruppen von elf Bits überprüft, und es wird das Vorliegen von zwei oder weniger Fehlern in den elf Bits nach jeder Verschiebung erkannt, indem festgestellt wird, ob zwei oder weniger Einsen nach jeder Verschiebung in dem Prüfwortgenerator vorhanden sind.The method makes use of the properties of the Golay code when it is combined with cyclic Codes is summarized. A desirable property is that the check word generator is a shift register and at the same time checking eleven bits of the word containing 23 bits. If after one the Golay code encrypted codeword there are two or fewer errors within the eleven bits that are to be a predetermined point in time are in the check word generator, then contains the check word generator two or less ones, all other digits of the check word generator contain zeros. So if the content of the check word generator is shifted 23 times, this results in 23 overlapping groups of eleven Bits are checked and there are two or fewer errors in the eleven bits after each shift is recognized by determining whether two or less ones are after each shift in the check word generator available.

Es gibt jedoch einen Fall, der gesondert behandelt werden muß. Zunächst ist zu beachten, daß zwei Fehler nicht weiter als elf Bits voneinander entfernt sein dürfen. Wenn ein Fehler in der Stelle 1 und ein Fehler in der Stelle 12 des 23 Bits enthaltenden Wortes vorhanden ist, sind die beiden Fehler elf Bits voneinander entfernt, und die beiden Fehler befinden sich zu keinem Zeitpunkt gleichzeitig in dem Prüfwortgenerator. Da der Code ein zyklischer ist, ist dann, wenn das Bit 12 sich in der ersten Stufe des Prüfwortgenerators befindet, das fehlerhafte Bit, das anfangs sich in der Bitstelle 1 befand, zwölf Bits von dieser Bitstelle entfernt Wenn jedoch das Bit 1 des 23 Bits enthaltenden Wortes und das Bit 13 dieses Wortes fehlerhaft sind, dann beträgt der Abstand zwischen den beiden fehlerhaften Bits ursprünglich zwölf Bits. Es foigt daraus, daß, wenn das Bit 13 in die erste Stufe des Prüfwortgenerators hineingeschoben wird, das Bit 1 elf Bits davon entfernt ist Daher befinden sich diese beiden fehlerhaften Bits zu keinem Zeitpunkt gleichzeitig in dem Prüfwortgenerator. Da der Code zyklisch ist, könnten die speziellen Fälle, in denen zwei Fehler innerhalb des 23 Bits enthaltenden Wortes auftreten, erkannt werden, wenn es möglich ist einen Abstand von elf Bits zwischen zwei Fehlern zu erkennen.However, there is one case that needs to be dealt with separately. First, note that there are two errors may not be more than eleven bits apart. If there is an error in digit 1 and an error in the Position 12 of the word containing 23 bits is present, the two errors are eleven bits apart and the two errors are not at any point in time simultaneously in the check word generator. Since the code is a cyclic one, then when bit 12 is in the first Level of the check word generator is the erroneous bit, which was initially in bit position 1, twelve bits removed from this bit position if, however, bit 1 of the word containing 23 bits and bit 13 of this Word are erroneous, then the distance between the two erroneous bits is originally twelve bits. It follows that when bit 13 is pushed into the first stage of the check word generator Therefore, bit 1 is eleven bits away These two erroneous bits never appear simultaneously in the check word generator. Since the code is cyclic, the special cases where two errors within the 23-bit word occur, to be detected when it is possible to have a gap of eleven bits between two errors recognize.

Es exisitiert im Golay-Code ein eindeutiges Fehlermuster für zwei Fehler, das zwei Fehlern, die einen Abstand von elf Bits aufweisen, zugeordnet ist Wenn daher dieses eindeutige Fehlermuster für zwei Fehler und die Bedingung von zwei oder weniger Einsen im Inhalt des Prüfwortgenerators abgefragt werden, können alle möglichen Fehlerkombinationen von zwei oder wertiger Fehlern, die sich im Prüfwortgenerator befinden, erkannt werden.In the Golay code there is a clear error pattern for two errors, the two errors, one Therefore, if this unique error pattern is associated with two errors, if the distance of eleven bits is spaced and the condition of two or fewer ones in the content of the check word generator is queried, can all possible error combinations of two or more significant errors that are in the check word generator are located.

Das Verfahren erfordert daher das systematische Abfragen jedes der 23 Bits des Wortes in der folgenden Weise:The method therefore requires the systematic interrogation of each of the 23 bits of the word in the following Way:

1. Erzeugen des Prüfwortes in dem Prüfwortgenerator. 1. Generating the check word in the check word generator.

2. Der Inhalt des Prüfwörtgenerators stellt jetzt die Bitstellen 1 bis 11 des 23 Bits enthaltenden Wortes dar. Es wird angenommen, daß ein Fehler das erste Bit des 23 Bits enthaltenden Wortes betrifft, und dieser Fehler wir durch Komplementieren des Inhaltes der ersten Stufe des Prüfwortgenerators korrigiert.2. The content of the check word generator now represents the bit positions 1 to 11 of the word containing 23 bits It is assumed that an error affects the first bit of the word containing 23 bits, and this error is made by complementing the content of the first stage of the check word generator corrected.

3. Der Inhalt des Prüfwortgenerators wird um eine Stelle verschoben. Der Prüfwortgenerator zeigt nun Fehlermuster an, die mit den Bits 2 bis 12 des ursprünglichen 23 Bits enthaltenden Wortes verbunden sind.3. The content of the check word generator is shifted by one place. The check word generator shows error patterns associated with bits 2 through 12 of the original 23-bit word are.

4. Der Inhalt des Prüfwortgenerators wird bezüglich des eindeutigen Fehlermusters, das zwei Fehler in den Bits 2 und 13 des 23 Bits enthaltenden Wortes anzeigt, und bezüglich des Vorhandenseins von zwei oder weniger Einsen abgefragt. Das Vorliegen von zwei oder weniger Einsen zeigt an, daß zwei oder weniger Fehler innerhalb der Bits 2 bis 12 des ursprünglichen 23 Bits enthaltenden Wortes vorliegen. 4. The content of the check word generator is related to the clear error pattern that two errors in indicates bits 2 and 13 of the word containing 23 bits, and the presence of asked for two or fewer ones. The presence of two or less ones indicates that two or fewer errors exist within bits 2 through 12 of the original 23-bit word.

5. Wenn das eindeutige, zwei Fehler anzeigende Fehlermuster vorliegt oder der Inhalt des Prüfwortgenerators zwei oder weniger Einsen enthält, wird das Vorliegen dieser Bedingungen gespeichert. 5. If there is the clear error pattern indicating two errors or the contents of the check word generator contains two or less ones, the existence of these conditions is stored.

6. Die Schritte 3, 4 und 5 werden noch 22mal ausgeführt.6. Steps 3, 4 and 5 are carried out 22 times.

7. Es wird geprüft, ob der Prüfwortgenerator nach irgendeiner Verschiebung das Vorliegen des eindeutigen, zwei Fehler anzeigenden Fehlermusters oder das Vorhandensein von zwei oder weniger Einsen im Inhalt des Prüfwortgenerators gespeichert hat.7. It is checked whether the check word generator after any shift the presence of the unique error pattern indicating two errors or the presence of two or has fewer ones stored in the content of the check word generator.

8. Wenn das Vorliegen dieser Bedingung gespeichert wurde, dann war das Bit 1 des 23 Bits enthaltenden Wortes in der Tat fehlerhaft und sollte korrigiert werden. Wenn die vorher erwähnten Bedingungen nicht vorlagen, dann war Bit 1 des 23 Bits enthaltenden Wortes richtig und sollte in der ersten Stufe des Prüfwortgenerators erneut komplementiert werden. Es sei bemerkt, daß nach 23 Verschiebungen der Prüfwortgenerator wieder das ursprüngliche Fehlermuster enthält, das e* nach dem Schritt 2 enthielt Die Schritte 2 bis 8 sind Abfragezyklen.8. If the presence of this condition was stored, then bit 1 was the one containing 23 bits Word indeed mistaken and should be corrected. If the aforementioned conditions did not exist, then bit 1 of the word containing 23 bits was correct and should be in the first Stage of the check word generator can be complemented again. It should be noted that after 23 The check word generator shifts back to containing the original error pattern that e * after Contained in Step 2 Steps 2 through 8 are polling cycles.

9. Der Inhalt des Prüfwortgenerators wird um eine Stelle verschoben. Dadurch bilden die Bits 2 bis 12 jetzt den Inhalt des Prüfwortgenerators.9. The content of the check word generator is shifted by one place. This creates bits 2 to 12 now the content of the check word generator.

10. Der Abfragezyklus wird wiederholt10. The query cycle is repeated

11. Die Schritte 9 und 10 werden wiederholt bis das Bit 1 wieder in der Stufe 1 des Prüfwortgenerators enthalten ist11. Steps 9 and 10 are repeated until the bit 1 is again included in stage 1 of the check word generator

IZ Der Inhalt des Prüfwortgenerators wird auf das Vorliegen von lauter Nullen geprüft Wenn der Prüfwortgenerator Einsen enthält dann liegen mehr als drei Fehler in dem 23 Bits enthaltenden Wort vor.IZ The content of the check word generator is checked for all zeros. If the Checkword generator ones then contains more than three errors in the 23-bit containing one Word before.

Es muß jedoch bemerkt werden, daß die Annahme, ein vorgegebenes Bit sei fehlerhaft, nicht zuzutreffenIt must be noted, however, that the assumption that a given bit is erroneous does not hold true

lolo

braucht. Wenn diese Annahme nicht zutrifft, dann würde die Anzahl der Fehler in dem 23 Bits enthaltenden Wort vergrößert. Wenn also ursprünglich keine Fehler vorlagen, dann liegt jetzt ein Fehler vor. Wenn ursprünglich ein Fehler vorhanden war, dann sind es jetzt zwei. Wenn ursprünglich zwei Fehler vorlagen, dann liegen nun drei Fehler vor. Wenn drei Fehler vorhanden waren, dann sind es jetzt vier. Da jedoch der Deco/fcr nur auf das Vorliegen von zwei oder weniger Fehlern abfragt, wird in den Fällen kein Muster entschlüsselt, in denen ursprünglich zwei oder mehr Fehler vorhanden waren. In dem Fall jedoch, in dem ursprünglich kein oder ein Fehler vorlag, verursacht die Erhöhung auf einen oder zwei Fehler ein richtiges Ansprechen der Fehlererkennungsschaltung. Es laßt sich jedoch zeigen, daß das Auftreten eines einzelnen oder eines doppelten Fehlers, das durch eine unrichtige Annahme bedingt war, zu eindeutigen Zeitpunkten innerhalb des Abfragezyklus auftritt. Diese Zeitpunkte sind so eindeutig, daß keine richtige Pphlpranypigp für einen einzelnen oder einen doppelten Fehler zu den Zeitpunkten in dem Prüfwortgenerator erscheint, an denen Fehler angezeigt werden, die aufgrund einer falschen Annahme hervorgerufen wurden. Es ist daher ersichtlich, daß die einzelnen Zeitpunkte des Abfragezyklus dazu verwendet werden können, den Ausgang der Fehlererkennungsschaltung für die Anzeige bestimmter Fehler, die in Wahrheit falsche Anzeigen der abgefragten Bedingungen sind, zu sperren. Eine vollständigere Erkärung des Verfahrens erhält man anhand der Beschreibung der Schaltung zur Durchführung des Verf; hrens, die folgtneeds. If this assumption is incorrect then the number of errors would be in the 23 bits containing word enlarged. So if there were no errors originally, then there is now an error. If there was one bug originally, there are now two. If there were originally two errors, then there are now three errors. If there were three errors, there are now four. However, since the Deco / fcr only on the presence of two or less Queries errors, no pattern is deciphered in those cases in which two or more Errors were present. However, in the event that there was initially no error or an error, the Increase to one or two errors a correct response of the error detection circuit. Let it however, it can be seen that the occurrence of a single or a double error caused by an incorrect Assumption was conditional, occurs at clear times within the query cycle. These points in time are so unique that no correct Pphlpranypigp for a single or double error appears at the times in the check word generator errors are displayed that were caused by an incorrect assumption. It is therefore it can be seen that the individual points in time of the interrogation cycle can be used to determine the output of the Error detection circuit for the display of certain errors that are in truth false displays of the queried Conditions are to lock. A more complete explanation of the procedure can be obtained from the Description of the circuit for performing the method; hearing that follows

Die Schaltung zum Erkennen und Korrigieren von drei oder weniger Fehlern in einem 23 Bits enthaltenden und nach dem Golay-Code verschlüsselten Wortes ist in 'Fig. 1 dargestellt Zur Vereinfachung der Erklärung ist ein 23stufiges Speicherschieberegister zur Speicherung des ursprünglichen 23 Bits enthaltenden Worte·, verwendet worden. Die Erfindung ist jedoch nicht auf die Verwendung dieses speziellen Speicherelementes beschränkt, vielmehr kann sie in Verbindung mit jeder beliebigen Speichervorrichtung zusammen mit zusätzlichen Schaltungen angewandt werden, um die gegebene !Information zu benutzen. Die Schaltung gemäß der Erfindung hat den Zweck, eine Information darüber zu erhalten, wo der Fehler sich befindet nicht jedoch darüber, wie der Fehler tatsächlich innerhalb des Speichers korrigiert wird.The circuitry for detecting and correcting three or fewer errors in one containing 23 bits and after the Golay code coded word is shown in 'Fig. 1 is shown to simplify the explanation a 23-stage memory shift register for storing the original 23-bit word ·, been used. However, the invention is not limited to the use of this particular memory element Rather, it can be used in conjunction with any storage device along with additional Circuits are applied to use the given information. The circuit according to the The purpose of the invention is to obtain information about where the error is, but not how the error is actually corrected within memory.

F i g. 1 zeigt das Blockschaltbild der Schaltung gemäß der Erfindung. Das eintreffende Wort wird dem 23stufigen Speicherschieberegister 1 zur Speicherung zugeführt Außerdem wird das 23 Bits enthaltende Wort auch einem llstufigen Prüfwortgenerator 2 zugeführt, der ein aus elf Bits bestehendes Prüfwort erzeugt Der Entschlüssler 3, der notwendig ist, um zu bestimmen, ob das eindeutige Muster für einen doppelten Fehler oder ob zwei oder weniger Einsen sich in dem Prüfwortgenerator befinden, ist mit dem Prüfwortgenerator 2 verbunden. Eine Sperrschaltung 4 ist ebenfalls an den Prüfwortgenerator 2 angeschlossen, ferner an den Entschlüsseier 3 und die Steuerschaltung 6 zur Bestimmung, ob die Anzeige des Entschlüsselers 3 eine Anzeige wirklicher Fehlerbedingungen oder eine Anzeige trügerischer Fehler ist, die aufgrund einer falschen Annahme entstanden. Die Fehler-Einwirkungsschaltung 5 liefert ein Ausgangssignal, das anzeigt ob das abgefragte Bit fehlerhaft ist oder nicht, an das Speicherschieberegister 1 und den Prüfwortgenerator 2.F i g. 1 shows the block diagram of the circuit according to the invention. The incoming word will be dem 23-stage memory shift register 1 is supplied for storage. In addition, the word containing 23 bits is supplied is also fed to an 11-stage test word generator 2 which generates a test word consisting of eleven bits Decoder 3, which is necessary to determine whether the unique pattern for a double error or Check word generator 2 determines whether there are two or fewer ones in the check word generator tied together. A blocking circuit 4 is also connected to the test word generator 2, also to the Decryptor 3 and the control circuit 6 to determine whether the display of the decryptor 3 is a An indication of real error conditions or an indication of deceptive errors caused by a wrong assumption arose. The error action circuit 5 provides an output signal indicating whether the queried bit is incorrect or not, to the memory shift register 1 and the check word generator 2.

Die Steuerschaltung 6 liefert alle erforderlichen Schiebesignale, Köniptementiersignale und Abtastimpulse. Die Steuerschaltung 6 enthält ebenso die notwendigen Taktgeber und Zähler, um die Anzahl der Verschiebungen in einem Abfragzyklus und die Anzahl der Abfragczyklcn bei der Prüfung eines 23 Bits enthaltenden Wortes zu steuern.The control circuit 6 supplies all the necessary shift signals, deletion signals and sampling pulses. The control circuit 6 also contains the necessary clocks and counters to the number of Shifts in a query cycle and the number of query cycles when checking a 23 bit containing word to control.

Die in der Steuerschaltung 6 verwendeten Schaltungen gehören zum Stand der Technik, und es liegt im Rahmen des Könnens eines Durchschnittsfachmanns, die erforderlichen Taktgeber und Zähler aufzubauen und für die Verteilung der Taktsignale ari die übrige Schallung zu sorgen, so daß eine speziellere Beschreibung des Aufbaus der Steuerschaltung nicht erforderlich ist.The circuits used in the control circuit 6 are state of the art, and it is in Within the ability of one of ordinary skill in the art to set up the necessary clocks and counters and to take care of the distribution of the clock signals ari, so that a more specific description the structure of the control circuit is not required.

In F i g. 2 ist der «Ifstufige Prüfwortgenerator 2 dargestellt. Dieser Generator ist von einer zum Stand der Technik gehörenden Art. Der einzige Unterschied zwischen Prüfwortgeneratoren nach dem Stand der Technik und d?n in Fig ? dargestellten besteht darin, daß der Inhalt der ersten Stufe Π des Prüfwortgenerators 2 komplementiert werden kann. Wenn der Prüfwortgenerator das Prüfwort aus dem eintreffenden, 23 Bits enthaltenden Wort erzeugt, wird das 23 Bits enthaltende Wort dem Eingang des exklusiven ODER-Gliedes zugeführt. Das Erzeugen des Prüfwortes durch das aufeinanderfolgende Eingeben der 23 Bits ist bekannt. Eine genauere Beschreibung der Arbeitsweise des Prüfwortgenerators ist daher entbehrlich.In Fig. 2 shows the “If-stage check word generator 2”. This generator is of a prior art type. The only difference between prior art check word generators and the d? N in FIG. shown is that the content of the first stage Π of the check word generator 2 can be complemented. When the check word generator generates the check word from the incoming word containing 23 bits, the word containing 23 bits is fed to the input of the exclusive OR gate. It is known to generate the check word by entering the 23 bits one after the other. A more detailed description of the mode of operation of the check word generator is therefore unnecessary.

Nach dem Erzeugen des Prüfwortes aus dem eingegebenen, 23 Bits enthaltenden Wortes wird dem Eingang des exklusiven ODER-Gliedes 11 während aller Abfragezyklen der Wert 0 zugeführt. Die Ausgänge der elf Stufen Π bis Γ11 des Prüfwortgenerators 2 bilden die elf Ausgangsleitungen t\ bis fi ι.After the test word has been generated from the input word containing 23 bits, the value 0 is supplied to the input of the exclusive OR element 11 during all interrogation cycles. The outputs of the eleven stages Π to Γ11 of the test word generator 2 form the eleven output lines t \ to fi ι.

Fig.3 zeigt den Entschlüsseier 3 der in Fig. 1 dargestellten Schaltung. Die Ausgangsleitungen ii bis tu des Prüfwortgenerators 2 führen an die Eingänge des Entschlüsselers 3.FIG. 3 shows the decoder 3 of the circuit shown in FIG. The output lines ii to tu of the check word generator 2 lead to the inputs of the decoder 3.

Das eindeutige Fehlermuster des Golay-Codes, das zwei Fehlern zugeordnet ist, die elf Bits voneinander entfernt sind, wobei das erste Bit sich in der ersten Stelle des Prüfwortgenerators 2 befindet, ist 00101110001. Die Inverter 51,52,53,54,55 und 56 sowie das UND-Glied 57 dienen dazu, den Inhalt des Prüfwortgenerators auf dieses eindeutige Fehlermuster für das Vorliegen zweier Fehler zu überprüfen. Wenn ein Ausgangsimpuls auf der Ausgangsleitung Xi des UND-Gliedes 57 erscheint, dann ist das eindeutige Fehlermuster für das Vorliegen zweier Fehler in dem Inhalt des Prüfwortgenerators 2 durch den Entschlüsseier 3 festgestellt worden.The unique error pattern of the Golay code associated with two errors that are eleven bits apart, the first bit being in the first digit of the check word generator 2, is 00101110001. The inverters 51,52,53,54,55 and 56 and the AND element 57 serve to check the content of the check word generator for this clear error pattern for the presence of two errors. If an output pulse appears on the output line Xi of the AND element 57, then the clear error pattern for the presence of two errors in the content of the test word generator 2 has been determined by the decoder 3.

Die exklusiven ODER-Glieder 31, 32, 33, 34, 35, 36, 37,38 und 39 bilden eine Erkennungsschaltung, die einen von dem ODER-Glied 35 erzeugten Ausgangsimpuls liefert wenn auf den Leitungen i2 bis t\ \ eine ungerade Anzahl von Einsen vorhanden ist Der Ausgangsimpuls des exklusiven ODER-Gliedes 35 wird dem Inverter 49 zugeführt Dieser liefert einen positiven Ausgangsimpuls, wenn die Anzahl der auf den Leitungen fe bis fn vorhandenen Einsen geradzahlig oder Mull ist Der Entschlüsseier 3 enthält außerdem eine Schaltung zur Feststellung, ob weniger als zwei Einsen auf den Eingangsleitungen h bis f, ι vorhanden sind. Die für das Feststellen dieser Bedingung erforderliche Schaltung besteht aus dem ODER-Glied 30 in Verbindung mit den UND-Gliedern 41 bis 48 und den exklusiven ODER-Gliedern 3i bis 33 und 34 bis 39. Die logischen Verknüpfungen, die an den Ausgängen der UND-Glie-The exclusive OR gates 31, 32, 33, 34, 35, 36, 37, 38 and 39 form a detection circuit which delivers an output pulse generated by the OR gate 35 when an odd number of on lines i2 to t \ \ The output pulse of the exclusive OR gate 35 is fed to the inverter 49. This supplies a positive output pulse if the number of ones present on the lines fe to fn is even or mull. The decoder 3 also contains a circuit to determine whether there are fewer as two ones on the input lines h to f, ι are present. The circuit required to establish this condition consists of the OR gate 30 in conjunction with the AND gates 41 to 48 and the exclusive OR gates 3i to 33 and 34 to 39. Smooth

2525th

3030th

der 40 bis 48 vorliegen, können der Tabelle I entnommen werden.40 to 48 are available from Table I.

Table I.

UND-Glied AND element

Logische VerknüpfungLogical connection

40 ff 11 · fio)40 ff 11 fio)

41 (tu + tio) ■ (to+ta) ίο41 (tu + tio) ■ (to + ta) ίο

42 (ta ■ tu) 42 (ta ■ tu)

43 flu+ /ίο+te+te) . ffc+ö+M+fe+fc+fr)43 flu + / ίο + te + te). ffc + ö + M + fe + fc + fr)

44 (ti ■ fts)44 (ti ■ fts)

45 (ti + te) ■ (h + ii)45 (ti + te) ■ (h + ii)

46 (H ■ U) is46 (H ■ U) is

47 ff7+f6+f5+fc) · (tl+tl) 47 ff7 + f6 + f5 + fc) (tl + tl)

48 (ti ■ ti) 48 (ti ■ ti)

Qoc AiicorancTccicrnal Apk ODFR-filipHpK IfI stallt rlip on Qoc AiicorancTccicrnal Apk ODFR-filipHpK IfI stalls rlip on

ODER-Verknüpfung der Ausgangssignale der UND-Glieder 40 bis 48 dar. Durch Entwicklung der logischen Ausdrücke der Tabelle I läßt sich zeigen, daß jede mögliche Kombination von zwei Einsen, die auf den Leitungen t₂ bis in vorliegen, ein Ausgangssignal des ODER-Gliedes 30 erzeugt. Das ODER-Glied 35 liefert immer dann ein positives Ausgangssignal, wenn mehr als zwei Einsen auf den Leitungen t₂ bis in vorhanden sind. Das Ausgangssignal des ODER-Gliedes 30 wird dem Inverter 50 zugeführt Der Inverter 50 liefert dann ein positives Ausgangssignal, wenn weniger als zwei Einsen auf den Eingangsleitungen t₂ bis t\\ vorhanden sind. Das UND-Glied 58 liefert ein Ausgangssignal, wenn auf der Eingangsleitung fi eine Eins vorhanden ist und der Inverter ein positives Ausgangssignal liefert. Genauer gesagt erzeugt das UND-Glied 58 ein positives Ausgangssignal auf der Leitung X 2, wenn die erste Stufe des Prüfwortgenerators eine Eins enthält und die restlichen zehn Stufen T2 bis TIl des Prüfwortgenerators lauter Nullen enthalten oder irgendeine dieser Stufen eine weitere Eins enthältOR operation of the output signals of AND gates 40 to 48. By developing the logical expressions in Table I it can be shown that every possible combination of two ones present on lines t ₂ to in is an output signal of the OR gate 30 generated. The OR gate 35 always supplies a positive output signal when there are more than two ones on the lines t ₂ to in. The output signal of the OR gate 30 is fed to the inverter 50. The inverter 50 then supplies a positive output signal when there are fewer than two ones on the input lines t ₂ to t \\ . The AND gate 58 supplies an output signal when a one is present on the input line fi and the inverter supplies a positive output signal. More precisely, the AND gate 58 produces a positive output signal on the line X 2 when the first stage of the test word generator contains a one and the remaining ten stages T2 to TIl of the test word generator contain all zeros or any of these stages contains a further one

Ein Eingang des UND-Gliedes 59 ist mit dem Ausgang des Inverters 51 verbunden, dessen Eingang seinerseits an die Leitung t\ angeschlossen ist Der zweite Eingang des UND-Gliedes 59 ist mit dem Ausgang des Inverters 49 verbunden, während der dritte Eingang des UND-Gliedes 59 an den Ausgang des ■Inverters 50 angeschlossen ist Auf der Ausgangsleitung X 3 des UND-Gliedes 58 erscheint ein Ausgangssignal, wenn auf der Leitung ii eine Null vorhanden ist, wenn die Zahl der Einsen auf den Eingangsleitungen t₂ bis in nicht ungerade ist und wenn die Zahl der Einsen auf den Eingangsleitungen t₂ bis in kleiner als zwei ist Daher kann ein Ausgan.gssignal auf der Ausgangsleitung X3 des UND-Gliedes 59 nur erscheinen, wenn auf allen Eingangsleitungen fi bis fn Nullen vorhanden sind.One input of the AND element 59 is connected to the output of the inverter 51, the input of which is in turn connected to the line t \ The second input of the AND element 59 is connected to the output of the inverter 49, while the third input of the AND Element 59 is connected to the output of the inverter 50. An output signal appears on the output line X 3 of the AND element 58 if a zero is present on the line ii, if the number of ones on the input lines t ₂ to in is not odd and when the number of ones on the input lines to t ₂ in less than two Therefore, a Ausgan.gssignal on the output line X3 of the aND gate 59 can only appear if fi on all input lines to fn zeros are present.

Der Entschlüsseier prüft auf die Bedingungen, die bei der Beschreibung des Verfahrens nach der Erfindung angegeben wurden; d. h. er prüft auf das Vorhandensein des eindeutigen Fehlermusters, das zwei Fehler anzeigt. Diese Anzeige liefert das Ausgangssignal auf der Leitung Xi. Weiter prüft der Entschlüsseier auf das Vorhandensein von zwei Einsen oder einer Eins im Prüfwortgenerator, was ein Signal auf der Leitung X 2 anzeigt Schließlich prüft er darauf, daß keine Einsen in dem Prüfwortgenerator vorhanden, was ein Signal auf der Leitung X3 anzeigt Es sei bemerkt, daß, da das Verfahren verlangt, daß zwei oder weniger Einsen in dem Prüfwortgenerator vorhanden' sind, beträchtliche Einsparungen an Bauelementen bei dem Aufbau der gezeigten Schaltung ermöglicht werden. Dabei wird von der Tatsache Gebrauch gemacht, daß, wenn zwei Fehler in den elf Bits vorliegen, die während eines bestimmten Zyklus in dem Prüfwortgenerator abgetastet werden, dieser eine oder zwei Einsen enthält, während alle seine übrigen Stufen Nullen enthalten. Dieses Muster bleibt bestehen und wird durch den Prüfwortgenerator geschoben, bis ein Fehler durch eine Eins in der ersten Stufe Tl des Prüfwortgenerators angezeigt wird. Wenn zwei Fehler vorhanden waren, dann bildet der eine den Inhalt der Stufe Ti, während der andere Fehler den Inhalt einer der restlichen zehn Stufen des Prüfwortgenerators bildet. Es ist nur erforderlich, zu bestimmen, ob eine Eins auf den Leitungen t₂ bis in des Prüfwortgenerators vorhanden ist und ob eine Eins auf der Leitung t\ vorlag. Alle Fehlermuster, die bei einem nach dem Golay-Code verschlüsselten Wort beim Vorliegen »on 0. 1 orfer 2 Fehlern auftreten, können durch den Entschlüsseier 3 erkannt werden.The decoder checks for the conditions given in the description of the method according to the invention; that is, it checks for the presence of the unique error pattern that indicates two errors. This display provides the output signal on line Xi. The decoder also checks for the presence of two ones or one in the check word generator, which indicates a signal on line X 2 Finally, it checks that there are no ones in the check word generator, which indicates a signal on line X3 . that since the method requires that there be two or fewer ones in the check word generator, considerable savings in components are made possible in the construction of the circuit shown. This makes use of the fact that if there are two errors in the eleven bits sampled in the check word generator during a given cycle, the check word generator will contain one or two ones while all of its remaining stages contain zeros. This pattern remains and is pushed through the check word generator until an error is indicated by a one in the first stage T1 of the check word generator. If there were two errors, then one forms the content of level Ti, while the other error forms the content of one of the remaining ten levels of the check word generator. It is only necessary to determine whether there was a one on lines t ₂ through in of the check word generator and whether there was a one on line t \ . All error patterns that occur in a word encoded according to the Golay code when there are »on 0.1 orfer 2 errors can be recognized by the decoder 3.

F i g. 4 zeigt die Sperrschaltung 4 und die Fehler-Einwirkungsschaltungen der Schaltung nach Fig. 1. Wenn die zugrunde liegende Annahme, daß das überprüfte Bit fehlerhaft ist, falsch ist, wird ein fehlerfreies Bit in ein fehlerhaftes Bit umgewandelt, was sich in dem Fehlermuster eines im Golay-Code verschlüsselten Wortes wiederspiegelt Dies ist besonders problematisch, wenn ursprünglich kein Fehler oder ein Fehler in dem 23 Bits enthaltenden Wort vorlag. Es wurde gefunden, daß diese falschen Anzeigen zu eindeutig bestimmten Zeitpunkten auftreten, so daß sie nicht mit echten Fehleranzeigen verwechselt werden können. Daher ist es jetzt erforderlich, die möglichen Fälle, echte und falsche Fehleranzeigen von dem Entschlüsseier zu erhalten, zu diskutieren.F i g. Figure 4 shows the lockout circuit 4 and the failure action circuits the circuit of Fig. 1. If the underlying assumption that the checked bit is incorrect, is incorrect, an error-free bit is converted into an incorrect bit, which is reflected in the Reflects the error pattern of a word encoded in the Golay code This is particularly problematic when if there was originally no error or an error in the 23-bit word. It was found that these false indications occur at clearly specified times so that they do not match real error indications can be confused. Hence, it is now necessary to make real the possible cases and to receive false error reports from the decider.

Der erste zu untersuchende Fall ist der, bei dem keine Fehler in dem 23 Bits enthaltenden Wort vorliegen. Daher besteht das Prüfwort in dem Prüfwortgenerator aus lauter Nullen. Durch das Komplementieren des ersten Bits in dem Prüfwortgenerator bei dem Versuch, einen angenommenen Fehler zu korrigieren, wurde in der Tat ein Fehler erzeugt Das Fehlermuster in dem Prüfwortgenerator lautet 10000000000, das von dem Entschlüsseier 3 als ein gültiges Fehlermuster erkannt wird. Nach 23 Verschiebungen des Inhalts des Prüfwortgenerators 2 während des Abfragezyklus erscheint das gleiche Muster erneut und wird erneut durch den Entschlüsseier 3 interpretiert Daher werden unechte Fehler zu den Zeitpunkten So und S-a festgestellt.The first case to be examined is where there are no errors in the 23-bit word. Therefore, the check word in the check word generator consists of all zeros. By complementing the first bit in the check word generator in an attempt to correct an assumed error, an error was indeed generated. The error pattern in the check word generator is 10000000000 which is recognized by the decoder 3 as a valid error pattern. After 23 shifts of the content of the check word generator 2 during the interrogation cycle, the same pattern appears again and is interpreted again by the decoder 3. Therefore, spurious errors are found at the times So and Sa.

Der zweite zu untersuchende Fall ist der, bei dem ein Fehler in dem 23 Bits enthaltenden Wort vorliegt und dieser Fehler das erste Bit des Wortes betrifft Der inhalt des Prüfwortgenerators ist dann 10000000000. Nach dem Komplementieren des Inhalts der Stufe 1 aufgrund der Annahme, daß das Bit in der Tat fehlerhaft war, besteht der Inhalt des Schieberegisters aus lauter Nullen. Dieser Zustand des Prüfwortgenerators 2 wird durch den Entschlüsseier 3 erkannt und es erscheint ein Ausgangssignal auf der Ausgangsleitung X3 des Entschlüssele« 3. Dieses Ausgangssignal ist eine echte Anzeige. Es sei bemerkt, daß keine Möglichkeit besteht eine falsche Anzeige auf der Ausgangsleitung X3 des Entschlüsselet 3 zu erhalten.The second case to be investigated is where there is an error in the word containing 23 bits and this error affects the first bit of the word. The content of the check word generator is then 10000000000 Bit was indeed incorrect, the contents of the shift register are all zeros. This state of the check word generator 2 is recognized by the decoder 3 and an output signal appears on the output line X3 of the decoder 3. This output signal is a real display. It should be noted that there is no way to get a false display on the output line X3 of the decryptor 3.

Der dritte zu untersuchende Fall ist der, bei dem ein Fehler vorhanden ist und der Fehler sich unter den Bits 2 bis 11 des 23 Bits enthaltenden Wortes befindet DasThe third case to be investigated is that in which a There is an error and the error is among bits 2 through 11 of the 23-bit word Das

Fohleimuster in dem Prüfwortgenerator besteht aus lauter Nullen mit Ausnahme einer Eins, die in der Stufe des Prüfwortgenerators 2 vorhanden ist, die der Bitstelle ais 23 Bits enthaltenden Wortes entspricht, die fehlerhaft war. Durch das Komplementieren des Inhaltes der ersten Stufe des Prüfwortgeneratcrs 2 wird ein zweiter Fehler erzeugt, der unmittelbar von dem Entschlüsseier 3 zum Zeitpunkt So erkannt wird. Nach 23 Verschiebungen wird das gleiche Fehlermuster erneut von dem Entschlüsseier zum Zeitpunkt S23 entschlüsselt, und ein Ausgangssignal erscheint auf der Ausgangsleitung X2. Somit können unrichtige Anzeigen von doppelten Fehlern vor dem Verschieben, d. h. zum Zeitpunkt So und nach der 23. Verschiebung zum Zeitpunkt 523 erhalten werden.Foal pattern in the check word generator consists of all zeros with the exception of a one which is present in the stage of the check word generator 2, which corresponds to the bit position as a word containing 23 bits which was erroneous. A second fault is generated by complementing the contents of the first stage of the Prüfwortgeneratcrs 2, which is so recognized directly by the Entschlüsseier 3 at the time. After 23 shifts, the same error pattern is decrypted again by the decoder at time S23, and an output signal appears on output line X2. Thus, incorrect indications of duplicate errors can be obtained before the shift, ie at time So and after the 23rd shift at time 523.

Der vierte zu untersuchende Fall ist der, bei dem das Bit 12 des 23 Bits enthaltenden Wortes fehlerhaft ist. Wenn der Inhalt der ersten Stufe des Prüfwortgenerators 2 komplementiert wird, ist das Fehlermuster in dem Prüfwortgenerator 2 das eindeutige Fehlermuster für zwei Fehler, die elf Bits voneinander entfernt sind. Auch in diesem F.iil erkennt der Entschlüsseier 3 unmittelbar das Fehlermuster in dem Prüfwortgenerator 2. Und wieder erscheint nach der 23. Verschiebung das gleiche Fehlermuster in dem Prüfwortgenerator 2 und wird durch den Entschlüsseier 3 erneut entschlüsselt, und ein Ausgangssignal erscheint auf der Ausgangsleitung Xi. Es sei bemerkt, daß das Vorliegen von Fehlern anzeigende Ausgangssignal, das beim Vorliegen des eindeutigen, zwei Fehler anzeigenden Fehlermusters erzeugt wird, zu den Zeitpunkten Sn und Sn erscheint.The fourth case to be examined is where bit 12 of the 23-bit word is incorrect. When the content of the first stage of the check word generator 2 is complemented, the error pattern in the check word generator 2 is the unique error pattern for two errors which are eleven bits apart. In this code too, the decoder 3 immediately recognizes the error pattern in the check word generator 2. And again after the 23rd shift, the same error pattern appears in the check word generator 2 and is decrypted again by the decoder 3, and an output signal appears on the output line Xi . It should be noted that the error-indicating output signal, which is generated in the presence of the unique error pattern indicating two errors, appears at times Sn and Sn .

Der fünfte zu untersuchende Fall ist derjenige, bei dem das Bit 13 des 23 Bits enthaltenden Wortes fehlerhaft ist. Nach dem Komplementieren des Inhalts des Prüfwortgenerators 2 wird das Fehlermuster, das in dem Prüfwortgenerator vorhanden ist, durch den Entsrhlüsseler3 nicht erkannt. Nach zwölf Verschiebungen jedoch befindet sich zum Zeitpunkt S12 das 13. Bit des 23 Bits enthaltenden Wortes in der ersten Stufe des Prüfwortgenerators 2, und das fehlerhaft gewordene erste Bit des 23 Bits enthaltenden Wortes wird als nächstes Bit dem Prüfwortgenerator 2 zugeführt Es ist daher ersichtlich, daß die beiden Fehler 11 Bits voneinander entfernt sind. Das Fehlermuster in dem Prüfwortgenerator 2 zeigt dies an und das eindeutige Fehlermuster für zwei Fehler ist vorhanden. Es sei bemerkt, daß das eindeutige Fehlermuster für zwei Fehler, das zum Zeitpunkt Sn festgestellt wird, trügerisch ist.The fifth case to be investigated is that in which bit 13 of the 23-bit word is incorrect. After the content of the check word generator 2 has been complemented, the error pattern which is present in the check word generator is not recognized by the decoder 3. After twelve shifts, however, at time S12 the 13th bit of the word containing 23 bits is in the first stage of check word generator 2, and the first bit of the word containing 23 bits that has become incorrect is fed to check word generator 2 as the next bit. that the two errors are 11 bits apart. The error pattern in the check word generator 2 indicates this and the clear error pattern for two errors is present. It should be noted that the unique error pattern for two errors found at time Sn is deceptive.

Der sechste zu untersuchende Fall ist derjenige, bei dem ein Fehler unter den Bits 14 bis 23 des 23 Bits enthaltenden Wortes vorliegt. Es erscheint ein Ausgangssignal auf der Leitung X 2 des Entschlüsselet 3. Die speziellen Zeitpunkte für die besonderen Fehlermuster in dem Prüfwortgenerator, die einem Fehler in den Stellen 14 bis 23 des 23 Bits enthaltenden Wortes zugeordnet sind, sind in der Tabelle II angegeben. Bei den Fehtermustern handelt es sich um unechte Fehlermuster.The sixth case to be investigated is that in which there is an error among bits 14 to 23 of the word containing 23 bits. An output signal appears on the line X 2 of the decryptor 3. The specific times for the particular error patterns in the check word generator which are associated with an error in positions 14 to 23 of the word containing 23 bits are given in Table II. The failure patterns are spurious failure patterns.

6060

65 Bit in Stelle 65 bits in place

Tabelle IITable II Zeitpunkttime PrüfwortgeneratorCheck word generator Bit in StelleBit in place SnSn
ShSh
SisSis 10000000001
I0000000010
1000000010010000000001
I0000000010
10000000100 14
15
1614th
15th
16

Zeitpunkttime

PrüfwortgeneratoCheckword generator

1717th Sieshe 1000000100010000001000 1818th Si 7Si 7 1000001000010000010000 1919th Si 8Si 8 1000010000010000100000 2020th Sl9Sl9 100010000Of)100010000Of) 2121 S20S20 1001000000010010000000 2222nd S21S21 1010000000010100000000 2323 SnSn 1100000000011000000000

Der siebte zu untersuchende Fall ist derjenige, bei dem das 23 Bits enthaltende Wort zwei Fehler aufweist, deren einer das erste Bit und deren anderer eines der restlichen 22 Bits betrifft.The seventh case to be examined is the one in which the word containing 23 bits has two errors, one of which relates to the first bit and the other of which relates to one of the remaining 22 bits.

Wenn daher der Inhalt der ersten Stufe des Prüfwortgenerators komplementiert wird, wird ein Fehler korrigiert, und die Anzahl der Fehler in dem Prüfwortgenerator wird von zwei auf eines vermindert. Das Fehlermuster 10000000000 erscheint während der Zeitpunkte Si bis S22, um anzuzeigen, daß ein Fehler vorliegt. Dabei handelt es sich um echte Fehleranzeigen. Es sei bemerkt, daß zu den Zeitpunkten So oder S23 das vorher genannte Fehlermuster, das das Vorhandensein eines echten Fehlers anzeigt, nicht erscheint.Therefore, when the content of the first stage of the check word generator is complemented, a Errors are corrected and the number of errors in the check word generator is reduced from two to one. The error pattern 10000000000 appears during times Si to S22 to indicate that an error has occurred is present. These are real error messages. It should be noted that at times So or S23 the the aforementioned error pattern, which indicates the presence of a real error, does not appear.

Der achte zu untersuchende Fall ist derjenige, bei dem zwei Fehler in den Bitstellen 2 bis 23 des 23 Bits enthaltenden Wortes vorliegen und bei dem durch Komplementieren des Inhaltes des PrüfwortgeneratorsThe eighth case to be investigated is the one in which there are two errors in bit positions 2 to 23 of the 23 bit containing word are present and in which by complementing the content of the check word generator

2 ein zusätzlicher Fehler erzeugt wird. In diesem Fall wird von dem Entschlüssler 3 kein Fehlermuster erkannt, und daher können keine irrtümlichen Fehleranzeigen abgegeben werden.2 an additional error is generated. In this case, the decoder 3 does not produce an error pattern detected, and therefore no erroneous error indications can be given.

Der neunte zu untersuchende Fall ist derjenige, bei dem drei Fehler innerhalb der Schieberegisterstellen 2 bis 23 vorliegen und ein vierter Fehler durch Komplementieren des Inhaltes der ersten Stufe des Prüfwortgenerators 2 erzeugt wird. Auch in diesem Fall wird das Fehlermuster, das erhalten wird, von dem Entschlüssler 3 nicht entschlüsselt. Daher wird auch in diesem Fall keine trügerische Fehleranzeige von dem Entschlüsseier 3 abgegeben.The ninth case to be examined is the one in which three errors within the shift register positions 2 to 23 are present and a fourth error by complementing the content of the first stage of the Check word generator 2 is generated. In this case as well, the error pattern that is obtained is from the Decryptor 3 not decrypted. Therefore, in this case too, the Decider 3 handed in.

Der zehnte und letzte zu untersuchende Fall ist derjenige, bei dem das 23 Bits enthaltende Wort drei Fehler aufweist, von denen einer das erste Βιί betrifft Durch Komplementieren des Inhaltes der ersten Stufe des Prüfwortgenerators wird der Fehler beseitigt und die Anzahl der Fehler, die durch das Prüfwort wiedergegeben wird, wird von drei auf zwei verringert. Es läßt sich zeigen, daß alle Kombinationen von zwei Einsen aus den restlichen 22 Bits von dem EntschlüsslerThe tenth and final case to be examined is that in which the word containing 23 bits is three Has errors, one of which concerns the first Βιί By complementing the content of the first stage of the check word generator, the error is eliminated and the number of errors represented by the check word is reduced from three to two. It can be shown that all combinations of two ones out of the remaining 22 bits are taken from the decoder

3 während der 23 Verschiebungen erkannt werden. Es sei jedoch bemerkt, daß die Fehlermuster, die in den Fällen 3, 4, 5 und 6 für das Vorliegen von doppelten Fehlern existieren, nicht auch durch echte Fehler hervorgerufen werden können. Die Fehlermuster zur Korrektur echter doppelter Fehler und die zur Korrektur trügerischer doppelter Fehler sind einander ausschließende Teilmengen der Gesamtmenge der Fehlermuster zur Korrektur doppelter Fehler und können daher getrennt werden.3 can be recognized during the 23 shifts. It should be noted, however, that the error patterns shown in the Cases 3, 4, 5, and 6 for the presence of duplicate errors exist, not also due to real errors can be evoked. The error patterns for correcting real double errors and those for False duplicate error correction are mutually exclusive subsets of the total of the Error pattern to correct duplicate errors and can therefore be separated.

In Fig.4 ist die erforderliche Sperrschaltung dargestellt Die drei Ausgangsleitungen des Entschlüsse-Iers 3 führen zu drei UND-Selbsthalteschaltungen der Sperrschaltung 4. Eine UND-Selbsthalteschaltung ist eine Schaltung, die beim Eintreten zweier Ereignisse ausgelöst wird und diesen Zustand auch nach dem Verschwinden der Eingangssignale beibehält SolcheIn Fig.4 the required blocking circuit is shown. The three output lines of the decision maker 3 lead to three AND self-holding circuits of the Lock circuit 4. An AND latch circuit is a circuit that is triggered when two events occur and this state also after the Disappearance of the input signals keeps such

UND-Selbsthalteschaltungen sind bekannt und werden daher hier nicht näher beschrieben.AND latches are known and will be therefore not described in detail here.

Das Ausgangssignal auf der Leitung X 3 des Entschlüsslers 3 wird der Selbsthalteschaltung 62 zugeführt Es sei bemerkt, daß gemäß der vorausgehenden Erörterung der zehn möglichen Fälle diese Ausgangsleitung n<e gesperrt werden muß.The output signal on the line X 3 of the decoder 3 is fed to the self-holding circuit 62. It should be noted that, in accordance with the preceding discussion of the ten possible cases, this output line n <e must be blocked.

Die Ausgangsleitung X 2 des Entschlüsslers 3 liefert eine Fehleranzeige nur, wenn der Fehler in der ersten Stelle des Prüfwortgenerators vorlag oder wenn außerdem ein weiterer Fehler im Inhalt der restlichen zehn Stufen des Prüfwortgenerators 2 vorhanden ist. Wie im Zusammenhang mit dem ersten und dritten Fall gezeigt wurde, sind diejenigen Ausgangssignale, die auf der Leitung X 2 während der Zeitpunkte Sb bis S₂I erscheinen, trügerisch. Daher sollte ihre Weiterleitung unterbunden werden. Somit wird das Auslösen der UND-SelhEthalteschaltung 61 verhindert, wenn eine Anzeige von dem Entschlüsseier 3 zu den Zeitpunkten So bis Sa eintrifft.The output line X 2 of the decoder 3 only supplies an error display if the error was present in the first digit of the check word generator or if there is also another error in the content of the remaining ten stages of the check word generator 2. As shown in connection with the first and third cases, those output signals which appear on line X 2 during times Sb through S ₂ I are deceptive. Therefore, it should be prevented from being forwarded. The triggering of the AND latch circuit 61 is thus prevented when an indication from the decoder 3 arrives at the times So to Sa.

Wie in Verbindung mit dem Fall 6 gezeigt wurde, können die zwei Fehlermuster, die zu bestimmten Zeitpunkten vorhanden sind, falsche Ergebnisse liefern. Die UND-Selbsthalteschaltungen 63-72 fragen das Vorhandensein dieser Bedingungen ab. Da nur eine dieser Bedingungen während eines Abfragezyklus vorliegt, sind die Ausgangsleitungen der UND-Selbsthalteschaltungen 63 bis 72 alle mit dem ODER-Glied 73 verbunden. Die Wirkung des Auslösens der UND-Sclbsthalteschaltung 61 durch ein Signal auf der Leitung X 2, das nicht zu den Zeitpunkten Sa und S₂ j auftritt, wird aufgehoben, wenn irgendeine der Selbsthalteschaltungen 63 bis 72 ausgelöst wurde. Daher kann das UND-Glied 75 nur ein positives Ausgangssignal liefern, wenn ein Ausgangssignal auf der Leitung X2 des Entschlüsselet 3 vorhanden ist und die vorher beschriebenen Fälle 1. 2 und 7 nicht gegeben sind. Die Ausgangsleitung Xl des Entschlüssele« 3 ist mit der UND-Selbsthalteschaltung 60 verbunden. Die UND-Selbsthalteschaltung 60 wird ausgelöst, wenn auf der Ausgangsleitung X1 ein Ausgangssignal zu anderen Zeitpunkten als Sa. Sn und Sa vorhanden ist. Die Zeitpunkte So. S\2 und ^i sind mit Rücksicht auf die vorher erörterten Fälle 4 und 5 ausgenommen.As shown in connection with Case 6, the two error patterns that exist at certain points in time can give incorrect results. The AND latches 63-72 query the existence of these conditions. Since only one of these conditions is present during an interrogation cycle, the output lines of the AND latches 63 to 72 are all connected to the OR gate 73. The effect of triggering the AND latch circuit 61 by a signal on the line X 2 which does not appear at times Sa and S ₂ j is canceled if any of the latches 63 to 72 has triggered. The AND element 75 can therefore only deliver a positive output signal when an output signal is present on the line X2 of the decryptor 3 and the previously described cases 1, 2 and 7 are not present. The output line X 1 of the decryption key 3 is connected to the AND latch circuit 60. The AND latch circuit 60 is triggered when an output signal is present on the output line X 1 at times other than Sa, Sn and Sa. The times So. S \ 2 and ^ i are excluded with regard to the cases 4 and 5 discussed above.

Die Ausgänge der UND-Selbsthalteschaltungen 60 und 61 sowie der Selbsthalteschaltung 62 sind mit dem ODER-Glied 80 verbunden. Der Ausgang des ODER-Gliedes 80 ist der Ausgang der Sperrschaltung. Der einzige Zeitpunkt, an dem das ODER-Glied 80 ein Ausgangssignal liefert, ist der, zu dem eine gültige Bedingung vorliegt, d. h. wenn das eindeutige, das Vorliegen zweier Fehler anzeigende Fehlermuster festgestellt wurde oder zwei oder weniger Einsen in dem Inhalt des Prüfwortgenerators vorhanden waren.The outputs of the AND latches 60 and 61 and the latch circuit 62 are with the OR gate 80 connected. The output of the OR gate 80 is the output of the locking circuit. Of the the only point in time at which the OR gate 80 supplies an output signal is that at which a valid one Condition exists, d. H. if the unambiguous error pattern indicating the presence of two errors was detected or there were two or less ones in the contents of the check word generator.

Die Fehler-Einwirkungsschaltung besteht aus dem Inverter 81 und den Torschaltungen 82 und 83. Nach der 23. Verschiebung, nach der der Prüfwortgenerator wieder seinen ursprünglichen Zustand annimmt, wird ein Abtastimpuls El —E12 erzeugt. El dient der Abtastung des ersten Bits. E2 der des zweiten Bits usw. Der Abtastimpuls wird durch die Steuerschaltung 6 erzeugt und tastet die Torschaltungen 82 und 83 ab. Wenn kein Fehler in der überprüften Bitstelle vorlag, schaltet die Torschaltung 82 den Abtastimpuls durch, und dieser komplementiert erneut den Inhalt der ersten Stufe des Prüfwortgenerators 2, Wenn ein Fehler vorlag, durchläuft der Abtastimpuls die Torschaltung 83 und komplementiert das fehlerhafte Bit. In dem gegebenen Beispiel komplementiert das Ausgangssignal der Torschaltung 83 den Inhalt der ersten Stufe des Speicherschißberegisters 1. Der Inhalt des Speicherschieberegisters wird dann verschoben, wobei das nächste abzufragende Bit in die erste Stufe gelangt, und das Abfragen des nächsten Bits erfolgt in der gleichen Weise, in der das erste Bit geprüft wurde.The error action circuit consists of the inverter 81 and the gate circuits 82 and 83. After the 23. Shift, after which the check word generator assumes its original state again a sampling pulse E1-E12 is generated. El serves the Sampling the first bit. E2 that of the second bit, etc. The sampling pulse is generated by the control circuit 6 generates and samples gates 82 and 83. If there was no error in the checked bit position, the gate circuit 82 switches on the sampling pulse, and this again complements the content of the first Stage of the check word generator 2, if there was an error, the sampling pulse passes through the gate circuit 83 and complements the erroneous bit. In the example given, the output signal is complementary the gate circuit 83 receives the contents of the first stage of the memory failure register 1. The contents of the memory shift register is then shifted, with the next bit to be interrogated going to the first stage, and the next bit is queried in the same way as the first bit was checked.

Die vorausgehende Erörterung beschrieb zehn mögliche Kombinationen der ersten elf Bits eines 23 Bits enthaltenden Wortes, das dem Prüfwortgenerator zugeführt wurde. Da der verwendete Code ein zyklischer Code ist, ist die Frage, welches das erste Bit des 23 Bits enthaltenden Wortes ist, eine Frage willkürlicher Bezugnahme. Durch einmaliges Verschieben des Inhalts des Schieberegisters wird das Bit 2 des 23 Bits enthaltenden Wortes nun das Bit 1, und alle die gleichen Regeln und Erörterungen, die für das ursprüngliche Bit 1 des 23 Bits enthaltenden Wortes galten, gelten auch jetzt.The previous discussion described ten possible combinations of the first eleven bits of a 23 Word containing bits that was fed to the check word generator. Since the code used is a is cyclic code, the question of which is the first bit of the 23-bit word is a question arbitrary reference. By shifting the contents of the shift register once, bit 2 of the The word containing 23 bits is now bit 1, and all the same rules and discussions that apply to the original bit 1 of the word containing 23 bits were valid, are also valid now.

Es sei bemerkt, daß es, da zwölf der Bits des 23 Bits enthaltenden Wortes Datenbits sind, in den meisten Fällen nur erwünscht äst, die Datenbits zu korrigieren. Daher kann die Korrektur nach dem Abfragen des zwölften Bits beendet werden. Wenn in dem 23 Bits enthaltenden Wort drei oder weniger Fehler vorlagen, dann ist zu diesem Zeitpunkt jeder Fehler, der in den ersten zwölf Bits vorhanden war, korrigiert. Um festzustellen, ob erfolgreich korrigiert wurde, braucht man nur den Inhalt des Prüfwortgenerators noch einmal zu verschieben, so daß die elf Bits, die den Inhalt des Prüfwortgenerators bilden, die elf Prüfbits sind (Bits 12—23). Unter diesen Bedingungen wird eine Anzahl von Einsen, die in dem Prüfwortgenerator 2 vorhanden itt. gezählt. Wenn jedoch die Anzahl der Einsen in dem Prüfwortgenerator größer als drei ist, dann muß angenommen werden, daß die zwölf Datenbits noch fehlerhaft sind.It should be noted that since there are twelve of the bits of the 23 bit Word containing data bits are, in most cases, only desirable to correct the data bits. Therefore, the correction can be terminated after the twelfth bit has been interrogated. If in the 23 bits If there were three or fewer errors in the word containing the word, then any error in the first twelve bits was present, corrected. In order to determine whether it has been successfully corrected, one needs you just shift the content of the check word generator again so that the eleven bits that make up the content of the Check word generator, which are eleven check bits (bits 12-23). Under these conditions there will be a number of ones present in the check word generator 2. counted. However, if the number of ones in the Check word generator is greater than three, then it must be assumed that the twelve data bits are still are faulty.

Zusammenfassend ist festzuhalten, daß ein allgemeiner Überblick über eine vollständige Operation der Schaltung hier gegeben wird. Nach dem Speichern des 23 Bits enthaltenden Wortes in dem Speicherschieberegister 1 und dem Erzeugen des Prüfwortes in dem Prüfwortgenerator 2 beginnt das Gewinnen der erforderlichen Korrekturinformation durch das Prüfwort. Der Inhalt des Prüfwortgenerators 2 entspricht den Bits 1 -11 des 23 Bits enthaltenden Wortes. Der Inhalt der dem Bit 1 zugeordneten Stufe des Prüfwortgenerators wird aufgrund der Annahme, daß der Inhalt fehlerhaft ist. komplementiert. Das erzeugte Prüfwort wird dann 23mal verschoben, worauf der Inhalt des Prüfwortgenerators 2 wieder seinen ursprünglichen Wert annimmt. Der Entschlüsseier 3 überwacht den Inhalt des Prüfwortgenerators und liefert ein Ausgangssignal, wenn das eindeutige Fehlermuster für zwei Fehler, die genau elf Bits voneinander entfernt sind, auftritt oder wenn der Inhalt des Prüfwortgenerators 2 zwei oder weniger Einsen enthält. Das Ausgangssignal der Entschlüsselungsschaltung wird der Sperrschaltung zugeführt, in der es mittels Selbsthalteschaltungen gespeichert wird. Nach der 23. Verschiebung erscheint am Ausgang der Sperrschaltung 4 ein Ausgangssignal, Wenn der Entschlüssler 3 eine der vorher genannten Bedingungen feststellt und wenn diese Bedingungen keine trügerischen waren. Die Steuerschaltung erzeugt dann einen ersten Abtastinv puls, der die Fehlereiriwirküngsschaltühg 5 abtastet, die, Wenn kein Fehler festgestellt wurde, den inhalt der ersten Stufe des Prüfwortgenerators 2 erneut komple-In summary, it should be noted that a general overview of a complete operation of the Circuit is given here. After storing the 23-bit word in the memory shift register 1 and the generation of the check word in the check word generator 2 begins the extraction of the necessary correction information through the check word. The content of the check word generator 2 corresponds bits 1-11 of the word containing 23 bits. The content of the level of the assigned to bit 1 Checkword generator is based on the assumption that the content is incorrect. complemented. That generated The check word is then shifted 23 times, whereupon the content of the check word generator 2 returns to its original state Assumes value. The decoder 3 monitors the content of the check word generator and provides an output signal when the unique error pattern for two errors that are exactly eleven bits are distant from each other, occurs or when the content of the check word generator 2 is two or less ones contains. The output signal of the decryption circuit is fed to the blocking circuit, in which it is by means of Latching circuits is stored. After the 23rd shift, the blocking circuit appears at the output 4 an output signal when the decoder 3 detects one of the aforementioned conditions and when these conditions were not deceptive. The control circuit then generates a first sample inv pulse, which scans the error rejection switch 5, which, If no error was found, check the contents of the first stage of the check word generator 2 again completely

mentiert Wenn ein Fehler festgestellt wurde, wird das erste Bit des 23 Bits enthaltenden Wortes durch die Fehler-Einwirkungsschaltung komplementiert Der Inhalt des Prüfwortgenerators wird dann um eine Stelle verschoben, und das Prüfwort besteht aus den Bits 2— 11. Der Inhalt der ersten Stufe des Prüfwortgenerators wird dann komplementiert Der Inhalt des Prüfwortgeneratoirs wird erneut 23mal verschoben, wobei der Entschlüsseier den Inhalt überwacht, um festzustellen, ob eine der Bedingungen vorliegt Die Sperrschaltung verhindert wieder falsche Anzeigen. Die Fehler-Einwirkungsschaltung liefert einen Impuls, der entweder den Fehler in der zweiten Stelle des Datenwortes korrigiert oder den Inhalt der ersten Stellementiert If an error is detected, this will be first bit of the word containing 23 bits is complemented by the error handling circuit. The content of the check word generator is then shifted one place, and the check word consists of the bits 2-11. The content of the first stage of the check word generator is then complemented Checkword generators are shifted again 23 times, with the decoder monitoring the content in order to determine whether one of the conditions is present The blocking circuit prevents false displays again. the Error action circuit delivers a pulse that either identifies the error in the second digit of the Corrected data word or the content of the first position

des Prüfwortgenerators 2 erneut komplementiertof the check word generator 2 is complemented again

Der Inhalt des Prüfwortgenerators wird dann um eine Stelle verschoben, so daß die Bits 3—14 den Inhalt des Prüfwortgenerators bilden, und es wird der Inhalt der ersten komplementiert Der Zyklus wird für das dritte Bit und für alle die restlichen Bits fortgesetzt, bis das 23. Bit in gleicherweise abgefragt wurde.The content of the check word generator is then shifted one place so that bits 3-14 represent the content of the And the content of the first is complemented. The cycle is used for the third Bit and continued for all the remaining bits until the 23rd bit was queried in the same way.

Zu diesem Zeitpunkt sollte der Inhalt des Prüfwortgenerators aus lauter Nullen bestehen. Das würde anzeigen, daß, falls drei oder weniger Fehler vorlagen, diese drei oder weniger Fehler korrigiert wurden. Wenn jedoch der Inhalt des Prüfwortgenerators noch Einsen enthält dann befinden sich unter den 23 Bits noch Fehler.At this point the content of the check word generator should consist of all zeros. That would indicate that if there were three or fewer errors, those three or fewer errors have been corrected. if However, the content of the check word generator still contains ones, then the 23 bits are still located Failure.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Method for correcting up to three errors in a code word consisting of 23 bits, which according to a cyclic Golay code and consists of 12 data and 11 check bits, in which Procedure, the received code word is stored and the check bits are derived from it again and it is determined whether each individual bit of the word alone or in conjunction with up to two other ι ο Bits is faulty, characterized in that the individual bits one after the other by means of each a query cycle can be queried whether they are used alone or in conjunction with up to two others Bits are incorrect and that an interrogation cycle contains the following steps: Completing the first of the check bits derived on the receiving end, assuming that the bit to be queried is incorrect, determining whether fewer than three valid errors by the ao and modified check bits are displayed, the correction äes queried bits of the stored Code word if less than three valid errors derived and modified by the receiving end Check bits are displayed, and the renewed complementation of the first derived on the receiving end Check bits if, after its first complement, there are fewer than three valid error was not displayed.

2. The method according to claim 1, characterized in that after querying the last bit of the stored code word is determined whether the check bits consist of all zeros and that, if that is the case, a signal is generated which indicates successful error correction of the code word.

3. The method according to claim 1, characterized in that the successive interrogation of the individual bits for the presence of errors is made only for the 12 data bits and that only w is determined whether the derived on the receiving side

11 check bits contain fewer than 4 errors and that a signal for successful error correction of the

12 data bits is generated if that is the case.

4. Device for carrying out the method -15 according to claims 1 to 3, characterized in that the output stage (T-I; Fig. 2) is one Eleven-stage shift register check word generator (2; Fig. 1) for deriving the check bits at the receiving end has an additional input to which the signal for complementing the content of this stage is supplied via an OR gate (10; Fig. 2), one input of which is connected to a control circuit (6; Fig. 1) and its other input connected to a fault action circuit (5; Fig. 1) is, the second output (83; Fig.4) to the Complement input of the output stage of a 23-stage memory slice register (1; Fig. I) connected is, further characterized in that the outputs of the eleven stages of the shift register check word generator (li) are connected to a decoder (3, F i g. 1; F i g, 3), the outputs of which are at an error display blocking circuit (4; F i g; 1) connected are, with def also the outputs of stages 2 to 11 of the PrüfwörtgefierätöFS are connected and whose output is connected to the fault influence circuit.

The invention relates to a method for correcting up to three errors in a code word consisting of 23 bits, which is encrypted according to a cyclic Golay code and consists of twelve data and eleven check bits allowed to correct three errors in a word of 23 bits. With a word consisting of 23 bits, exactly 2 "unique combinations of three or fewer errors are possible. The Golay code reproduces all possible error patterns of a word consisting of 23 bits by means of 2 ¹ 'unique error patterns.

It has been found that the (23, 12) Golay code as a cyclic code, such as e.g. B. the Bode-Chaudhuri-Code, can be realized. Ir. in this case twelve of the 23 Bits of a word data bits and eleven check bits. A data word of twelve bits is encrypted so that In addition, eleven check bits are generated so that the total word length is 23 bits. The data word is decrypted at the receiving end by means of a check word generator. The check word generator generates one out of eleven Bits test word that is an error pattern within the code word consisting of 23 bits The check word can therefore be deciphered by comparing it with the 2 "unambiguous error patterns, the error combinations different from the 2 "of three or fewer errors within one of 23 bits existing code words. If the code word containing 23 bits has more than three errors then none of the 2 "unique error patterns correspond to those generated by the check word generator Error patterns. Therefore no correction can be made. However, if there are three or fewer errors in the 23 bits containing word are present, then the content of the check word generator is the same as one of the 2 " clear error pattern of the Golay code. By identifying the content of the check word generator, therefore determine which of the 23 bits of a word are incorrect and then correct them.

The main problem so far has been to find a simple device to convert 23 bits containing, after the Golay-Ccde encrypted word to obtain the information, which of the 23 bits are incorrect if there were up to three errors. One possibility is to make a decider from 2 " To build AND gates, in which each AND gate has eleven inputs. It is clear that this solution has one requires a tremendous amount of components.

With the knowledge that the Golay code can be implemented as a cyclic code, the properties cyclic codes can be used to great advantage. A cyclic code enables the Instead of using 1024 AND elements, decide to build up only with 276 AND elements, each of which has eleven Has inputs. This is possible because the check word generator runs its cycle 23 times, what it enables each of the 23 bits to be queried individually, whether it is alone or in conjunction with up to two other bits of the 23-bit word is in error. After generating the check word is the content of the output stage of the check word generator an equivalent for all the error patterns that the first Bits of the word containing 23 bits. If the first bit of the word containing 23 bits is incorrect, then a clear error pattern appears as the content of the check word generator. If the first bit is in Connection with any second bit of the 23-bit word is incorrect, then 22