DE19547778C1

DE19547778C1 - CMOS driver circuit especially for driving bus

Info

Publication number: DE19547778C1
Application number: DE1995147778
Authority: DE
Inventors: Gerd Rombach
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 1995-12-20
Filing date: 1995-12-20
Publication date: 1997-05-07
Anticipated expiration: 2015-12-21

Abstract

The circuit has a current mirror (N1,N2,R1) with an FET in the output branch and an FET in the input branch, whereby the FET gates are connected together. A first switch (P4) which is controlled by a signal on the driver input (E), is connected in the input branch and interrupts the current (I(C1)) in the input branch when open. A second switch (N3) in the current path to the source-drain path of the FET in the input branch, is connected in series with the first switch and controls the current flowing through the FET in the input branch. The FET gates are connected to the junction of the two switches. A control circuit (14) is used to control the conducting state of the FET in the input branch according to the signal at the driver input.

Description

Die Erfindung bezieht sich auf eine CMOS-Treiberschaltung zur Verwendung als Bus-Treiber, der eine Signalflanke an einem Treibereingang zu einem an einen Bus angeschlossenen Treiberausgang durchschaltet.The invention relates to a CMOS driver circuit for use as a bus driver that has a signal edge a driver input to one connected to a bus Driver output switched through.

Bei modernen Bus Systemen mit sehr hohen Taktraten ist ein sauberer physikalischer Aufbau der Leitungsverbindungen er forderlich, um Störsignale, die durch parasitäre kapazitive und induktive Kopplungen entstehen, zu vermeiden. Wenn die durch den Aufbau bedingten Störungen immer noch höher sind, als es für den speziellen Anwendungsfall zulässig ist, wer den Treiber mit sehr kleinem Signalhub und kleiner Signal flankensteilheit eingesetzt. Eine kleine Flankensteilheit ist aber wegen der geforderten hohen Taktraten unerwünscht.In modern bus systems with very high clock rates, one is clean physical structure of the line connections required to avoid interference signals caused by parasitic capacitive and to avoid inductive couplings. If the disturbances caused by the construction are still higher, than it is permissible for the special application who the driver with a very small signal swing and small signal edge steepness used. A small slope is undesirable because of the high clock rates required.

Das Verhalten einer herkömmlichen Treiberstufe läßt sich anhand der Fig. 2 und 3 erklären. In Fig. 2 ist eine Treiberschaltung auf das wesentliche Element, nämlich einen von einem Feldeffekttransistor gebildeten Schalter S redu ziert, der eine Signalflanke vom Treibereingang E zum Treiberausgang A durchschalten kann. Die Ausgangslast der Treiberschaltung setzt sich aus einem ohmschen und einem kapazitiven Anteil zusammen. Der ohmsche Anteil wird durch den Wellenwiderstand des mit dem Treiberausgang A verbunden Busses B gebildet, der als Widerstand R_B dargestellt ist. Der kapazitive Anteil ist die Summe aus der Leistungskapa zität und der weiteren parasitären Kapazitäten am Bus. Die ser kapazitive Anteil ist in Fig. 2 als Kondensator C_B dar gestellt. Wenn die am Bus anliegende Spannung U, wie Fig. 3 zeigt, entsprechend der Signalflanke am Eingang E vom hohen Wert U_H auf den niedrigen Wert U_L umgeschaltet werden soll, dann ergibt sich in der Prinzip-Treiberschaltung von Fig. 2 am Bus der in Fig. 3 angegebene Spannungsverlauf 1 abhängig von der Zeit. Der Ausgangsstrom I folgt der Spannungsände rung am Treibereingang E.The behavior of a conventional driver stage can be explained with reference to FIGS. 2 and 3. In Fig. 2, a driver circuit is reduced to the essential element, namely a switch S formed by a field effect transistor, which can switch through a signal edge from driver input E to driver output A. The output load of the driver circuit consists of an ohmic and a capacitive component. The ohmic component is formed by the characteristic impedance of the bus B connected to the driver output A, which is shown as the resistor R _B. The capacitive component is the sum of the power capacity and the further parasitic capacities on the bus. The water capacitive component is shown in Fig. 2 as capacitor C _B. If, as shown in FIG. 3, the voltage U present on the bus is to be switched over from the high value U _H to the low value U _{L in} accordance with the signal edge at input E, then the principle driver circuit of FIG Voltage curve 1 given in FIG. 3 depends on the time. The output current I follows the voltage change at the driver input E.

Wie Fig. 3 zeigt, hat der Spannungsverlauf von U_H nach U_L einen Übergangsbereich mit relativ großer Steilheit. In die sem Bereich der schnellen Spannungsänderung entstehen am Bus Störsignale, die durch einen langsameren Spannungsübergang vermieden werden könnten.As shown in FIG. 3, the voltage curve from U _H to U _{L has} a transition region with a relatively high steepness. In this area of rapid voltage changes, interference signals are generated on the bus that could be avoided by a slower voltage transition.

Der Erfindung liegt die Aufgabe zugrunde, eine CMOS-Trei berschaltung der eingangs angegebenen Art so auszugestalten, daß der Übergang von einem Signalpegel zum anderen am Bus mit einer weniger steilen Flanke erfolgt, ohne daß dadurch die Gesamtschaltzeit verlängert wird.The invention has for its object a CMOS Trei to design the circuit of the type specified at the beginning, that the transition from one signal level to another on the bus with a less steep flank, without this the total switching time is extended.

Diese Aufgabe wird gemäß der Erfindung bei einer CMOS-Trei berschaltung der eingangs angegebenen Art gelöst durch einen Stromspiegel mit einem Eingangszweig und einem Ausgangs zweig, einem Feldeffekttransistor im Eingangszweig und einem Feldeffekttransistor im Ausgangszweig, wobei die Gate-An schlüsse der beiden Feldeffekttransistoren miteinander ver bunden sind, einem vom Signal am Treibereingang gesteuerten ersten Schalter, der im Eingangszweig des Stromspiegels an geordnet ist und im geöffneten Zustand den im Eingangszweig fließenden Strom unterbricht, einen zweiten, im Stromweg zur Source-Drain-Strecke des Feldeffekttransistors im Eingangs zweig mit dem ersten Schalter in Serie angeordneten Schalter zur Steuerung des durch den Feldeffekttransistor im Ein gangszweig fließenden Stroms, wobei die Gate-Anschlüsse der beiden Feldeffekttransistoren am Verbindungspunkt der zwei in Serie geschalteten Schalter angeschlossen ist, und eine Steuerschaltung zum Steuern des Leitungszustandes des im Eingangszweig liegenden Feldeffekttransistors in Abhängig keit vom Signal am Treibereingang.This object is achieved according to the invention in a CMOS tree Switching of the type specified by a Current mirror with an input branch and an output branch, a field effect transistor in the input branch and one Field effect transistor in the output branch, the gate-on closes the two field effect transistors together are bound, one controlled by the signal at the driver input first switch, which is in the input branch of the current mirror is ordered and in the open state that in the input branch flowing current interrupts, a second, in the current path to Source-drain path of the field effect transistor in the input two switches arranged in series with the first switch to control the in through the field effect transistor current branch flowing current, the gate terminals of the two field effect transistors at the junction of the two series connected switch is connected, and a Control circuit for controlling the line status of the im Dependent field effect transistor in dependent speed of the signal at the driver input.

Bei der erfindungsgemäßen CMOS-Treiberschaltung ergibt sich beim Übergang von einem Signalpegel am Bus zum anderen Signalpegel ein linearer Verlauf mit geringerer Steilheit als dies im steilsten Bereich des Übergangs der Fall ist, der bei dem oben unter Bezugnahme auf Fig. 2 beschriebenen Prinzipaufbau der Treiberschaltung der Fall ist. In anderen Worten heißt dies, daß die Spannungsänderung dU/dt, die bei der erfindungsgemäßen CMOS-Treiberschaltung maximal auf tritt, niedriger als der entsprechende Maximalwert bei der bekannten Schaltung ist.In the case of the CMOS driver circuit according to the invention, when changing from one signal level on the bus to the other signal level, there is a linear profile with less steepness than is the case in the steepest region of the transition, which is the case with the basic structure of the driver circuit described above with reference to FIG Case is. In other words, this means that the voltage change dU / dt, which occurs maximally in the CMOS driver circuit according to the invention, is lower than the corresponding maximum value in the known circuit.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.Advantageous developments of the invention are in the Subclaims marked.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigen:The invention will now be described by way of example with reference to the drawing explained. Show it:

Fig. 1 eine CMOS-Treiberschaltung nach der Erfindung, Fig. 1 shows a CMOS driver circuit according to the invention,

Fig. 2 ein Prinzipschaltbild einer bekannten Treiberschal tung und Fig. 2 is a block diagram of a known driver circuit device and

Fig. 3 ein Spannungs-Zeit-Diagramm zur Erläuterung des Spannungsverlaufs am Ausgang der Treiberschaltung bei der bekannten Treiberschaltung und bei der er findungsgemäßen Treiberschaltung. Fig. 3 is a voltage-time diagram for explaining the voltage curve at the output of the driver circuit in the known driver circuit and in the inventive driver circuit.

Die in Fig. 1 dargestellte erfindungsgemäße CMOS-Treiber schaltung enthält einen Stromspiegel, der im Eingangzweig einen NMOS-Transistor N2 und im Ausgangszweig einen NMOS- Transistor N1 enthält. Der im Eingangszweig fließende Strom wird durch eine Stromquelle bestimmt, die der Einfachheit halber als hochohmiger Widerstand R1 dargestellt ist. Im Eingangszweig liegen in Serie zwischen einer Versorgungs spannungsklemme 10, an der die Versorgungsspannung V_cc liegt, und Masse der Widerstand R1, die Source-Drain-Strecke eines als Schalter wirkenden PMOS-Transistors P4, die Source-Drain-Strecke eines NMOS-Transistors N3 sowie die Source-Drain-Strecke des bereits erwähnten NMOS-Transistors N2. Die Gate-Anschlüsse der beiden den Stromspiegel bilden den Transistoren N1 und N2 sind mit dem Verbindungspunkt der Source-Drain-Strecken der beiden Transistoren P4 und N3 ver bunden. Der Gate-Anschluß des PMOS-Transistors P4 ist mit dem Treibereingang E verbunden, und der Gate-Anschluß des NMOS-Transistors N3 ist mit dem Ausgang 12 einer Steuer schaltung 14 verbunden, deren Eingang 16 mit dem Eingang E der Treiberschaltung verbunden ist. Die Source-Drain-Strecke des NMOS-Transistors N1 liegt zwischen dem Treiberausgang A und Masse.The CMOS driver circuit according to the invention shown in FIG. 1 contains a current mirror which contains an NMOS transistor N2 in the input branch and an NMOS transistor N1 in the output branch. The current flowing in the input branch is determined by a current source which, for the sake of simplicity, is shown as a high-resistance resistor R1. In the input branch are in series between a supply voltage terminal 10 , to which the supply voltage V _cc is connected, and ground, the resistor R1, the source-drain path of a PMOS transistor P4 acting as a switch, the source-drain path of an NMOS transistor N3 and the source-drain path of the NMOS transistor N2 already mentioned. The gate connections of the two the current mirror form the transistors N1 and N2 are connected to the connection point of the source-drain paths of the two transistors P4 and N3. The gate terminal of the PMOS transistor P4 is connected to the driver input E, and the gate terminal of the NMOS transistor N3 is connected to the output 12 of a control circuit 14 , the input 16 of which is connected to the input E of the driver circuit. The source-drain path of the NMOS transistor N1 lies between the driver output A and ground.

Wie dem Fachmann bekannt ist, verhält sich der von den NMOS- Transistoren N1 und N2 gebildete Stromspiegel so, daß er bei gleicher Größe dieser beiden Transistoren den im Eingangs zweig fließenden Strom I_C1 auch im Ausgangszweig erzeugt.As is known to the person skilled in the art, the current mirror formed by the NMOS transistors N1 and N2 behaves in such a way that, with the same size of these two transistors, it also generates the current I _C1 flowing in the input branch in the output branch.

Die erwähnte Steuerschaltung 14 enthält zwischen der Ver sorgungsspannungsklemme 10 und Masse die Serienschaltung aus der Source-Drain-Strecke eines PMOS-Transistors P5, die Source-Drain-Strecke eines NMOS-Transistors N5 und einen Widerstand R2. Der Verbindungspunkt der Source-Drain- Strecken der Transistoren P5 und N5 ist mit dem Ausgang 12 der Steuerschaltung 14 und damit mit dem Gate-Anschluß des NMOS-Transistors N3 verbunden, während die Gate-Anschlüsse des PMOS-Transistors P5 und des NMOS-Transistors N5 mitein ander und mit dem Ausgang eines Negators 18 verbunden sind, dessen Eingang den Eingang 16 der Steuerschaltung 14 bildet, der, wie erwähnt, mit dem Treibereingang E verbunden ist.The mentioned control circuit 14 contains between the supply voltage terminal 10 and ground, the series circuit from the source-drain path of a PMOS transistor P5, the source-drain path of an NMOS transistor N5 and a resistor R2. The connection point of the source-drain paths of the transistors P5 and N5 is connected to the output 12 of the control circuit 14 and thus to the gate connection of the NMOS transistor N3, while the gate connections of the PMOS transistor P5 and the NMOS transistor N5 mitein other and connected to the output of an inverter 18 , whose input forms the input 16 of the control circuit 14 , which, as mentioned, is connected to the driver input E.

Der Treiberausgang A ist mit dem schematisch angedeuteten Bus verbunden, der als Impedanz mit einem ohmschen Anteil R_B und einem kapazitiven Anteil C_B betrachtet werden kann.The driver output A is connected to the schematically indicated bus, which can be regarded as an impedance with an ohmic component R _B and a capacitive component C _B.

Die in Fig. 1 dargestellte Treiberschaltung verhält sich im Betrieb wie folgt:
Zunächst sei angenommen, daß im Ruhezustand am Treiberein gang ein Signal mit hohem Spannungswert vorhanden ist, das den H-Pegel repräsentiert. Dieser hohe Spannungswert liegt auch am Gate-Anschluß des PMOS-Transistors P4, so daß sich dieser im gesperrten Zustand befindet. Dies hat zur Folge, daß im Eingangszweig des Stromspiegels kein Strom fließt, so daß demgemäß auch kein Strom durch den NMOS-Transistor N1 fließt.The driver circuit shown in FIG. 1 behaves as follows during operation:
First, assume that a signal with a high voltage value is present at the driver input in the idle state, which represents the H level. This high voltage value is also present at the gate connection of the PMOS transistor P4, so that the latter is in the blocked state. As a result, no current flows in the input branch of the current mirror, so that accordingly no current flows through the NMOS transistor N1.

Der H-Pegel am Treibereingang E wird im Negator 18 negiert und gelangt als P-Pegel an die Gate-Anschlüsse der Transi storen P5 und N5. Dies hat zur Folge, daß sich der PMOS- Transistor P5 im leitenden Zustand befindet, während der NMOS-Transistor N5 gesperrt gehalten wird. Aufgrund des lei tenden Zustandes des Transistors P5 liegt am Gate-Anschluß des NMOS-Transistors N3 ein hoher Spannungswert, der diesen Transistor leitend hält.The H level at driver input E is negated in negator 18 and reaches the gate terminals of transistors P5 and N5 as P level. As a result, the PMOS transistor P5 is in the conductive state, while the NMOS transistor N5 is kept blocked. Due to the conductive state of transistor P5, a high voltage value is present at the gate terminal of NMOS transistor N3, which keeps this transistor conductive.

Wenn nun am Treibereingang E eine Umschaltung vom H-Pegel auf den L-Pegel erfolgt, dann hat dies zur Folge, daß der PMOS-Transistor P4 in den leitenden Zustand übergeht. Die unmittelbare Folge, die nahezu ohne zeitliche Verzögerung eintritt, besteht darin, daß der im Eingangszweig des Strom spiegels fließende Strom I_C1 auch im Ausgangszweig durch den NMOS-Transistor N1 fließt, unter der Annahme, daß die Tran sistoren N1 und N2 gleich groß sind. Dieser Strom kann als erste Stromkomponente I_R mit konstantem Wert betrachtet wer den, die im Bus fließt. If the driver input E now switches from the H level to the L level, this has the consequence that the PMOS transistor P4 changes to the conductive state. The immediate consequence, which occurs almost without delay, is that the current I _C1 flowing in the input branch of the current mirror also flows in the output branch through the NMOS transistor N1, assuming that the transistors N1 and N2 are of the same size . This current can be regarded as the first current component I _R with a constant value, which flows in the bus.

Der Wechsel vom H-Pegel zum L-Pegel am Treibereingang E hat zur Folge, daß über den Negator 18 an die Gate-Elektroden der Transistoren P5 und N5 ein Signal mit H-Pegel, also mit hohem Spannungswert angelegt wird. Dieser hohe Spannungs wert sorgt dafür, daß der Transistor P5 gesperrt und der Transistors N5 leitend wird. Mit einer durch den Negator 18 eingeführten Verzögerungszeit und abhängig von der Größe des als Stromquelle wirkenden Widerstandes R2 beginnt die Span nung am Gate-Anschluß des NMOS-Transistors N3 zu sinken, so daß der Transistor N3 in den gesperrten Zustand versetzt wird. Mit diesem Übergang des Transistors N3 in den gesperr ten Zustand wird der Eingangszweig des Stromspiegels unter brochen, so daß in der Treiberschaltung keine Stromspiegel funktion mehr vorhanden ist. Der Strom durch den Transistor N1 wird, sobald der Transistor N3 gesperrt ist, durch die Spannung an seinem Gate-Anschluß bestimmt, die abgesehen vom Spannungsabfall am PMOS-Transistor P4 im wesentlichen gleich der Spannung V_cc an der Versorgungsspannungsklemme 10 ist.The change from the H level to the L level at the driver input E has the result that a signal with an H level, that is to say a high voltage value, is applied to the gate electrodes of the transistors P5 and N5 via the negator 18 . This high voltage value ensures that the transistor P5 is blocked and the transistor N5 is conductive. With a delay time introduced by the negator 18 and depending on the size of the resistor R2 acting as a current source, the voltage at the gate terminal of the NMOS transistor N3 begins to decrease, so that the transistor N3 is put into the blocked state. With this transition of the transistor N3 into the blocked state, the input branch of the current mirror is interrupted, so that no current mirror function is present in the driver circuit. As soon as transistor N3 is blocked, the current through transistor N1 is determined by the voltage at its gate terminal, which, apart from the voltage drop across PMOS transistor P4, is essentially equal to the voltage V _cc at supply voltage terminal 10 .

Der Beitrag des Stroms durch den Transistor N1, der durch die direkte Ansteuerung seiner Gate-Elektrode ohne Einwir kung des Stromspiegels zustande kommt, ist ein mit dem fortschreitenden Sperren des Transistors N3 linear anstei gender Strom. Der im Bus fließende Strom setzt sich somit während der Übergangsphase des Signals am Treibereingang vom H-Pegel zum L-Pegel aus einem konstanten Strom, der auf die Stromspiegelwirkung zurückzuführen ist, und aus einem linear ansteigenden Strom, der auf das allmähliche Abschalten des Stromspiegels zurückzuführen ist, zusammen. Die Summe der beiden Stromanteile ist wiederum ein linear ansteigender Strom am Bus, der den in Fig. 3 angegebenen linearen Verlauf 2 der Busspannung vom Wert U_H zum Wert U_L zur Folge hat. Wie Fig. 3 zeigt, ist die Spannungsänderung dU/dt beim Span nungsübergang 2 wesentlich geringer als bei dem Übergang 1, der sich bei der Anwendung eines einfachen, lediglich aus einem Ansteuertransistor bestehenden Bustreibers ergeben würde. Die Dauer des Übergangs von einem Signalpegel zum andern ist dabei nicht wesentlich verlängert.The contribution of the current through the transistor N1, which comes about through the direct control of its gate electrode without the effect of the current level, is a current which increases linearly with the progressive blocking of the transistor N3. During the transition phase of the signal at the driver input from the H level to the L level, the current flowing in the bus thus consists of a constant current which is due to the current mirror effect and a linearly increasing current which is due to the gradual switching off of the current level is together. The sum of the two current components is in turn a linearly increasing current on the bus, which results in the linear profile 2 of the bus voltage from the value U _H to the value U _L indicated in FIG . As shown in FIG. 3, the voltage change dU / dt in the voltage transition 2 is significantly less than in the transition 1 , which would result from the application of a simple bus driver consisting only of a drive transistor. The duration of the transition from one signal level to another is not significantly extended.

Mit der beschriebenen Treiberschaltung ist es somit möglich, eine Signalflanke vom Treibereingang E zum Treiberausgang A mit optimaler Flankensteilheit ohne wesentliche Verlängerung der Schaltdauer durchzuschalten.With the driver circuit described, it is thus possible a signal edge from driver input E to driver output A with optimal slope without significant extension the switching duration.

Die beschriebene Treiberschaltung dient dazu, einen Übergang von einem hohen Signalwert zu einem niedrigen Signalwert vom Treibereingang zum Treiberausgang durchzuschalten. Für die Durchschaltung des Übergangs von einem niedrigen Signalwert zu einem hohen Signalwert wird im Prinzip die gleiche Trei berschaltung angewendet, wobei lediglich die Transistortypen und ihre Verbindung mit den Klemmen der Versorgungsspannung entsprechend geändert werden. Eine solche Anpassung der Schaltung ist dem Fachmann aber geläufig, so daß sie hier nicht näher beschrieben werden muß.The driver circuit described serves a transition from a high signal value to a low signal value from Connect driver input to driver output. For the Switching through the transition from a low signal value in principle, the same signal becomes a high signal value Switching applied, only the transistor types and their connection to the terminals of the supply voltage be changed accordingly. Such an adjustment of the Circuit is familiar to the expert, however, so that it is here need not be described in more detail.

Claims

1.CMOS driver circuit for use as a bus driver, which connects a signal edge at a driver input to a driver output connected to a bus, characterized by a current mirror (N1, N2, R1) with an input branch and an output branch, a field effect transistor ( N2) in the input branch and a field effect transistor (N1) in the output branch, the gate connections of the two field effect transistors (N1, N2) being connected to one another, a first switch (P4) controlled by the signal at the driver input (E), which is in the input branch of the current mirror is arranged and in the open state interrupts the current flowing in the input branch (I _C1 ), a second, in the current path to the source-drain path of the field effect transistor (N2) in the input branch with the first switch (P4) in series with ordered switches ( N3) for controlling the current (I _C1 ) flowing through the field effect transistor (N2) in the input branch, the gate connections of the two fields effect transistors (N1, N2) is connected to the connection point of the two switches (P4, N3) connected in series, and a control circuit ( 14 ) for controlling the line status of the field effect transistor (N2) in the input branch depending on the signal at the driver input (E ).

2. CMOS driver circuit according to claim 1, characterized records that the first switch (P4) has a field effect transistor is formed, the field effect transistors (N1, N2) in the input branch and in the output branch of the current mirror is complementary and its gate connection with the Driver input (E) is connected.

3. CMOS driver circuit according to claim 1 or 2, characterized characterized in that with the first switch (P4) in Series second switches (N3) from a field effect transistor of the same type as the field effect transistors (N1, N2) of the current mirror is formed.

4. CMOS driver circuit according to claim 3, characterized in that the control circuit ( 14 ) contains two complementary field effect transistors (N5, P5) whose source-drain paths are connected in series with a current source (R2) between two supply voltage terminals of the driver circuit, wherein the gate connections of the two complementary field effect transistors (N5, P5) are connected to one another and the connection point of the two source-drain paths are connected to the gate connection of the field effect transistor forming the second switch (N3), and that between the driver input (E) and the connected gate terminals of the complementary field effect transistors (N5, P5) of the control circuit ( 14 ), an inverter ( 18 ) is inserted.