DE19544326A1 - Semiconductor component with Schottky contact - Google Patents

Semiconductor component with Schottky contact

Info

Publication number
DE19544326A1
DE19544326A1 DE1995144326 DE19544326A DE19544326A1 DE 19544326 A1 DE19544326 A1 DE 19544326A1 DE 1995144326 DE1995144326 DE 1995144326 DE 19544326 A DE19544326 A DE 19544326A DE 19544326 A1 DE19544326 A1 DE 19544326A1
Authority
DE
Germany
Prior art keywords
layer
silicon
contact
metal
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1995144326
Other languages
German (de)
Inventor
Hubert Dipl Phys Werthmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1995144326 priority Critical patent/DE19544326A1/en
Priority to PCT/DE1996/002285 priority patent/WO1997020350A2/en
Publication of DE19544326A1 publication Critical patent/DE19544326A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

The invention relates to a semiconductor device having a Schottky contact on a silicon layer (1), which contact has a metal silicide layer (2) formed in a contact window (13) of a surface passivation (5). The surface passivation comprises a first passivation layer (15) and a second passivation layer (16) which defines the contact window (3). The boundary between the metal silicide layer (2), a guard ring (6) and the surface passivation is moved towards the middle of the guard ring by the second passivation layer (16). Consequently, increased short-circuit resistance, a reduced risk of an early breakdown or of a formation of a channel are achieved.

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer Siliziumschicht, mindestens einer über der Silizium­ schicht angeordneten Passivierungsschicht und einem Schott­ kykontakt, der die Siliziumschicht durch ein Kontaktfenster in der Passivierungsschicht hindurch kontaktiert.The invention relates to a semiconductor component a silicon layer, at least one over the silicon layer arranged passivation layer and a bulkhead kykontakt that the silicon layer through a contact window contacted in the passivation layer.

Solche Halbleiterbauelemente sind beispielsweise aus R. Paul, Elektronische Halbleiterbauelemente, Teubner Stuttgart, 1986, bekannt. Darin ist eine Schottkydiode beschrieben, bei der auf einer Silziumschicht eine Siliziumdioxidschicht als Pas­ sivierungsschicht aufgebracht ist. Die Silziumdioxidschicht besitzt ein Fenster, durch das die Siliziumschicht mittels einer Metallschicht kontaktiert ist. Um die bekanntlich un­ vermeidbare Dejustierung der Fotolitographie während der Mas­ senproduktion von Halbleiterbauelementen zu kompensieren und folglich die Kontaktierung des gesamten Fensterbereichs zu gewährleisten, ist die Metallschicht derart hergestellt, daß sie einen Überlapp mit der Siliziumdioxidschicht aufweist. Als geeignete Metalle für die Metallschicht sind beispiels­ weise Aluminium, Chrom, Molybdän, Nickel, Platin, Titan und Wolfram genannt.Such semiconductor components are, for example, from R. Paul, Electronic semiconductor components, Teubner Stuttgart, 1986, known. It describes a Schottky diode in which a silicon dioxide layer as a pas on a silicon layer sivierungsschicht is applied. The silicon dioxide layer has a window through which the silicon layer by means of a metal layer is contacted. To the well-known un avoidable misalignment of the photolithography during the mas to compensate for the production of semiconductor components and consequently the contacting of the entire window area ensure, the metal layer is made such that it has an overlap with the silicon dioxide layer. Examples of suitable metals for the metal layer are such as aluminum, chrome, molybdenum, nickel, platinum, titanium and Called tungsten.

Weiterhin sind Schottkydioden bekannt, bei denen die Metall­ schicht und ein Teil der an die Metallschicht angrenzenden Oberfläche der Passivierungsschicht mit einer zweiten Metall­ schicht bedeckt ist. Derartige Schottkydioden befinden sich auf dem Markt. Bei manchen dieser Schottkydioden besteht die Metallschicht, die den Kontakt mit der Siliziumschicht aus­ bildet, aus Molybdän. Die über dieser Metallschicht angeord­ nete zweite Metallschicht besteht beispielsweise aus einer Schichtenfolge, die sich aus einer Ti-Schicht (Dicke z. B. 240 nm), einer Pt-Schicht (Dicke z. B. 170 nm) und einer Au-Schicht (Dicke z. B. 600 nm) zusammensetzt. Die zweite Me­ tallschicht dient im wesentlichen dazu, ein Abheben der auf der Siliziumnitridschicht schlecht haftenden Molybdänschicht zu verhindern.Furthermore, Schottky diodes are known in which the metal layer and part of those adjacent to the metal layer Surface of the passivation layer with a second metal layer is covered. Such Schottky diodes are located on the market. With some of these Schottky diodes there is Metal layer, which is the contact with the silicon layer forms, from molybdenum. The arranged above this metal layer Nete second metal layer consists for example of a Layer sequence consisting of a Ti layer (thickness e.g.  240 nm), a Pt layer (thickness e.g. 170 nm) and one Au layer (thickness e.g. 600 nm). The second me tallschicht essentially serves to lift off the the silicon nitride layer poorly adhering molybdenum layer to prevent.

Trotzdem führen jedoch Verspannungen im oben beschriebenen Schichtensystem einer Schottkydiode, die vorwiegend während der Produktion aber auch im Betrieb auftreten, häufig zu ei­ nem Abheben der Molybdänschicht von der Siliziumnitrid-Schicht und teilweise auch von der Siliziumschicht. Derartige Schäden rufen Funktionsstörungen der Schottkydiode hervor und können sogar zu Rissen in der Siliziumschicht führen, die im Extremfall den Ausfall des Bauelements zur Folge haben.Nevertheless, there is tension in the above Layer system of a Schottky diode, which predominantly during of production but also occur in operation, often too lifting the molybdenum layer from the silicon nitride layer and partly also from the silicon layer. Such Damage causes malfunctions of the Schottky diode and can even lead to cracks in the silicon layer, which in the In extreme cases, the component may fail.

Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbau­ element der eingangs genannten Art zu entwickeln, das einen Schottkykontakt aufweist, bei dem die Gefahr des Abhebens der Metallschicht von der Passivierungsschicht und der Silizium­ schicht nicht auftritt. Weiterhin soll ein Verfahren zur Her­ stellung eines solchen Halbleiterbauelements angegeben wer­ den.The invention has for its object a semiconductor construction to develop an element of the type mentioned at the beginning Has Schottky contact, in which the risk of lifting the Metal layer from the passivation layer and the silicon layer does not occur. Furthermore, a method for manufacturing Position of such a semiconductor device specified who the.

Das erstgenannte Ziel wird dadurch erreicht, daß der Schott­ kykontakt eine auf der Siliziumschicht ausgebildete Metall­ silizidschicht aufweist, die derart ausgebildet ist, daß kein Überlapp zwischen der Metallsilizidschicht und der Passivie­ rungsschicht vorhanden ist.The first goal is achieved in that the bulkhead kykontakt a metal formed on the silicon layer Has silicide layer, which is designed such that no Overlap between the metal silicide layer and the passive layer is present.

Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche 2 bis 5. Ein bevorzugtes Verfahren zur Herstellung des Halbleiterbauelements ist Gegenstand des Anspruchs 6.Further developments of the invention are the subject of the Unteran Proverbs 2 to 5. A preferred method of manufacture of the semiconductor component is the subject of claim 6.

Die Erfindung wird anhand von zwei Ausführungsbeispielen in Verbindung mit den Fig. 1 bis 3 näher erläutert. Es zei­ gen:The invention is explained in more detail using two exemplary embodiments in conjunction with FIGS. 1 to 3. Show it:

Fig. 1 eine schematische Darstellung eines Querschnitts durch das erste Ausführungsbeispiel, Fig. 1 is a schematic representation of a cross-section through the first embodiment,

Fig. 2 eine schematische Darstellung eines Querschnitts durch das zweite Ausführungsbeispiel, Fig. 2 is a schematic representation of a cross section through the second embodiment,

Fig. 3 eine schematische Darstellung eines Verfahrensablaufs zur Herstellung einer Mehrzahl von Halbleiterbauelementen ge­ mäß dem zweiten Ausführungsbeispieles. Fig. 3 is a schematic representation of a process flow for producing a plurality of semiconductor devices ge according to the second embodiment.

Bei dem Halbleiterbauelement 3 von Fig. 1 ist auf einem Substrat 10 eine beispielsweise mit Phosphor n-dotierte Sili­ ziumepitaxieschicht 1 aufgebracht. Das Substrat 10 besteht beispielsweise aus mit Arsen oder Antimon n-dotiertem Sili­ zium und ist auf seiner der Siliziumepitaxieschicht 1 gegen­ überliegenden Seite mit einer Kontaktmetallisierung 14 verse­ hen. Die Kontaktmetallisierung 14 besteht beispielsweise aus einer AuAs-, einer AuSb-Legierung oder aus einem anderen dem Fachmann als geeignet bekannten metallischen Werkstoff.In the semiconductor component 3 of FIG. 1, a silicon epitaxial layer 1 , for example n-doped with phosphorus, is applied to a substrate 10 . The substrate 10 consists, for example, of arsenic or antimony-doped silicon and is hen on its silicon epitaxial layer 1 opposite side with a contact metallization 14 verses. The contact metallization 14 consists, for example, of an AuAs, an AuSb alloy or another metallic material known to the person skilled in the art to be suitable.

Auf der Siliziumepitaxieschicht 1 ist eine Passivierungs­ schicht 5 mit einem Kontaktfenster 13 angeordnet. Als Mate­ rial für die Passivierungsschicht 5 eignet sich beispiels­ weise Siliziumdioxid oder Siliziumnitrid. Sie kann aber auch aus einer Schichtenfolge aus mindestens einer Siliziumdioxid­ schicht und mindestens einer Siliziumnitridschicht zusammenge­ setzt sein. Innerhalb des Kontaktfensters 13 ist eine Metall­ silizidschicht 2 angeordnet, von der ein erster Teil in der Siliziumepitaxieschicht 1 eingebettet ist und ein zweiter Teil in das Kontaktfenster 13 hineinragt und an den Seiten­ flächen von der Passivierungsschicht 5 begrenzt ist. Die Me­ tallsilizidschicht 2 besteht beispielsweise aus Molybdänsi­ lizid, aus Platinsilizid oder aus Palladiumsilizid.On the silicon epitaxial layer 1 , a passivation layer 5 is arranged with a contact window 13 . A suitable material for the passivation layer 5 is, for example, silicon dioxide or silicon nitride. However, it can also be composed of a layer sequence of at least one silicon dioxide layer and at least one silicon nitride layer. Within the contact window 13 , a metal silicide layer 2 is arranged, of which a first part is embedded in the silicon epitaxial layer 1 and a second part protrudes into the contact window 13 and is delimited on the sides by the passivation layer 5 . The metal silicide layer 2 consists, for example, of molybdenum silicide, platinum silicide or palladium silicide.

In diesem ersten Ausführungsbeispiel sind das Substrat 10 und die Siliziumepitaxieschicht 1 n-leitend. Denkbar ist jedoch auch, daß diese beiden Komponenten p-leitend ausgebildet sind. Zur Dotierung können alle dem Fachmann als geeignet be­ kannten Dotierstoffe verwendet werden.In this first exemplary embodiment, the substrate 10 and the silicon epitaxial layer 1 are n-type. However, it is also conceivable that these two components are p-type. All dopants known to the person skilled in the art to be suitable can be used for doping.

Bei dem zweiten Ausführungsbeispiel nach Fig. 2 ist analog zum ersten Ausführungsbeispiel eine Siliziumepitaxieschicht 1 auf einem mit einer Kontaktmetallisierung 14 versehenen Substrat 10 aufgebracht. Die Materialien der einzelnen Kompo­ nenten entsprechen beispielsweise denen des ersten Ausfüh­ rungsbeispieles.In the second exemplary embodiment according to FIG. 2, a silicon epitaxial layer 1 is applied analogously to the first exemplary embodiment on a substrate 10 provided with a contact metallization 14 . The materials of the individual components correspond, for example, to those of the first exemplary embodiment.

In der Siliziumepitaxieschicht 1 ist ein Guardring 6 ausge­ bildet, der vom entgegengesetzten Leitungstyp ist wie die Si­ liziumepitaxieschicht 1. Im Falle einer n-dotierten Silizium­ epitaxieschicht 1 kann der Guardring 6 beispielsweise mit­ tels Bordotierung hergestellt sein.In the silicon epitaxial layer 1 , a guard ring 6 is formed, which is of the opposite conductivity type as the silicon epitaxial layer 1 . In the case of an n-doped silicon epitaxial layer 1 , the guard ring 6 can be produced, for example, using on-board doping.

Auf der Siliziumepitaxieschicht 1 ist eine beispielsweise aus einer Siliziumdioxidschicht 15 und einer Siliziumnitrid­ schicht 16 bestehende Passivierungsschicht 5 mit einem Kon­ taktfenster 13 aufgebracht. Das Kontaktfenster 13 ist derart ausgebildet, daß der außerhalb des Guardringes 6 liegende Be­ reich der Siliziumepitaxieschicht 1 und ein Teilbereich des Guardringes 6 von der Passivierungsschicht 5 abgedeckt ist. Innerhalb des Kontaktfensters 13 ist auf der Siliziumepita­ xieschicht 1 eine Metallsilizidschicht 2 angeordnet, die in den Guardring 6 hineinreicht.On the silicon epitaxial layer 1 an existing, for example, a silicon dioxide layer 15 and a silicon nitride passivation layer 16 5 is applied with a clock window Kon. 13 The contact window 13 is formed such that the outside of the guard ring 6 loading area of the silicon epitaxial layer 1 and a portion of the guard ring 6 is covered by the passivation layer 5 . A metal silicide layer 2 , which extends into the guard ring 6, is arranged on the silicon epitaxy layer 1 within the contact window 13 .

Wie beim ersten Ausführungsbeispiel ist auch hier ein erster Teil (z. B. 2/3) der Metallsilizidschicht 2 in der Siliziume­ pitaxieschicht 1 eingebettet und ein zweiter Teil ragt in das Kontaktfenster 13 hinein, so daß dieser an den Seitenflächen 4 von der Passivierungsschicht 5 begrenzt ist. Die Metallsi­ lizidschicht 2 besteht wiederum beispielsweise aus Molybdän­ silizid, aus Platinsilizid oder aus Palladiumsilizid.As in the first embodiment is also here a first part (z. B. 2/3) of the metal silicide layer 2 in the Siliziume pitaxieschicht 1 embedded and a second part protrudes into the contact window 13 in, so that the latter on the side surfaces 4 of the passivation layer 5 is limited. The metal silicide layer 2 in turn consists of molybdenum silicide, platinum silicide or palladium silicide, for example.

Als letzte Schicht ist auf der Metallsilizidschicht 2 und auf einem Randbereich der Passivierungsschicht 5 um das Kontakt­ fenster 13 herum eine Metallschicht 17 aufgebracht. Diese setzt sich zum Beispiel aus einer Ti-Schicht (Dicke z. B. 240 nm), einer Pt-Schicht (Dicke z. B. 170 nm) und einer Au-Schicht (Dicke z. B. 600 nm) zusammen.As the last layer, a metal layer 17 is applied to the metal silicide layer 2 and to an edge region of the passivation layer 5 around the contact window 13 . This consists for example of a Ti layer (thickness e.g. 240 nm), a Pt layer (thickness e.g. 170 nm) and an Au layer (thickness e.g. 600 nm).

Bei dem in der Fig. 3 schematisch dargestellten Verfahrens­ ablauf zum Herstellen einer Mehrzahl von Halbleiterbauelemen­ ten 3 gemäß dem zweiten Ausführungsbeispiel wird zunächst auf einer Substratscheibe 18 eine Siliziumepitaxieschicht 1 auf­ gebracht. Anschließend wird beispielsweise mittels Aufdampfen oder Oxidieren auf der Siliziumepitaxieschicht 1 eine Sili­ ziumdioxidschicht 15 ausgebildet. In dieser Siliziumdioxid­ schicht wird entsprechend einem vorgegebenen Raster bei­ spielsweise mittels Fotolitographie und anschließendem Ätzen eine Mehrzahl von Fenstern 19 hergestellt.In the schematically illustrated in FIG. 3, the method for producing a plurality of running Halbleiterbauelemen th 3 according to the second embodiment, a silicon epitaxial layer 1 is first brought up on a substrate plate 18. Subsequently, a silicon dioxide layer 15 is formed, for example by means of vapor deposition or oxidation, on the silicon epitaxial layer 1 . A plurality of windows 19 is produced in this silicon dioxide layer in accordance with a predetermined grid, for example by means of photolithography and subsequent etching.

Als nächster Schritt wird beispielsweise mittels Implantieren und Diffundieren eines Dotierstoffes in der Siliziumepita­ xieschicht 1 eine Mehrzahl von Guardringen 6 und eine Mehr­ zahl von Ritzbahnen 12 ausgebildet. Hierzu kann im Falle ei­ ner n-dotierten Siliziumepitaxieschicht 1 beispielsweise Bor verwendet werden.As the next step, a plurality of guard rings 6 and a plurality of scoring tracks 12 are formed, for example, by implanting and diffusing a dopant in the silicon epitaxial layer 1 . In the case of an n-doped silicon epitaxial layer 1 , boron, for example, can be used for this purpose.

Auf die Siliziumdioxidschicht 15 und auf die freie Oberfläche 11 der Siliziumepitaxieschicht 1 (Guardringe 6 + Ritzbahnen 12) wird nun zum Beispiel mittels Aufdampfen eine Siliziumni­ tridschicht 16 aufgebracht. Diese wird anschließend z. B. mittels Fotolitographie und Ätzen mit einer Mehrzahl von Kon­ taktfenstern 13 versehen, derart, daß die auf den später zu kontaktierenden Kontaktzonen 7 der Siliziumepitaxieschicht 1 befindlichen Teilbereiche 20 der Siliziumdioxidschicht 15 freiliegen. Gleichzeitig werden bei diesem Schritt auch die Ritzbahnen 12 wieder freigelegt.A silicon nitride layer 16 is now applied to the silicon dioxide layer 15 and to the free surface 11 of the silicon epitaxial layer 1 (guard rings 6 + scoring tracks 12 ), for example by means of vapor deposition. This is then z. Example by means of photolithography and etching with a plurality of windows 13 provided Kon clock, such that the exposed on the later located to be contacted contact zones 7 of the silicon epitaxial layer 1 sub-areas 20 of the silicon dioxide layer 15 °. At the same time, the scoring tracks 12 are also exposed again in this step.

Die Teilbereiche 20 werden anschließend beispielsweise mit­ tels Ätzen entfernt. Auf die Kontaktzonen 7 und auf den Rand­ bereich der Siliziumnitridschicht 16 zu den Kontaktfenstern 13 hin wird dann jeweils eine Metallschicht 8 aufgebracht, derart, daß jeweils ein Überlapp 9 zwischen der Metallschicht 8 und der Siliziumnitridschicht 16 hergestellt wird.Sub-areas 20 are then removed, for example, by means of etching. A metal layer 8 is then applied in each case to the contact zones 7 and to the edge region of the silicon nitride layer 16 towards the contact windows 13 , such that an overlap 9 is produced in each case between the metal layer 8 and the silicon nitride layer 16 .

Die Metall schichten 8 weisen beispielsweise eine Dicke von etwa 100 nm auf, bestehen beispielsweise aus Molybdän oder aus einem anderen geeigneten Metall und werden zum Beispiel mittels Aufdampfen oder Aufsputtern gefertigt.The metal layers 8 have a thickness of, for example about 100 nm, consist for example of molybdenum or made of another suitable metal and for example manufactured by vapor deposition or sputtering.

Als nächster Verfahrens schritt erfolgt ein Temperprozeß, der bewirkt, daß im Bereich der Kontaktzonen 7 jeweils eine Me­ tallsilizidschicht 2 erzeugt wird. Bei Verwendung einer Me­ tallschicht 8 aus Molybdän eignet sich beispielsweise eine Temperphase, bei der die Scheibe in Wasserstoffatmosphäre zwei Stunden lang bei ca. 510°C gehalten wird. Dieser Tem­ perprozeß dient zum Herstellen von Metallsilizidschichten 2 im Bereich der Kontaktfenster 13. Von den Metallsilizid­ schichten 2 ist jeweils ein erster Teil in der Siliziumepita­ xieschicht 1 eingebettet, ein zweiter Teil ragt in die Kon­ taktfenster 13 hinein und ist an den Seitenflächen 4 von der Siliziumnitridschicht 16 umschlossen.The next process step is an annealing process, which causes a metal silicide layer 2 to be produced in the region of the contact zones 7 . When using a metal layer 8 made of molybdenum, for example, a tempering phase is suitable in which the disk is kept in a hydrogen atmosphere at about 510 ° C. for two hours. This tem perprocesses serves to produce metal silicide layers 2 in the area of the contact window 13 . Of the metal silicide layers 2 , a first part is embedded in the silicon epitaxy layer 1 , a second part protrudes into the contact window 13 and is enclosed on the side faces 4 by the silicon nitride layer 16 .

Nach dem Temperprozeß werden die nicht zu Metallsilizid umge­ wandelten Teilbereiche der Metallschichten 8, insbesondere am Überlapp 9, beispielsweise mittels selektivem Ätzen entfernt. After the tempering process, the partial regions of the metal layers 8 which have not been converted to metal silicide, in particular at the overlap 9 , are removed, for example by means of selective etching.

Als Ätzlösung kann ein Gemisch aus Phosphorsäure und Salpe­ tersäure verwendet werden.A mixture of phosphoric acid and salpe can be used as the etching solution teracid can be used.

Nach diesem Ätzschritt werden die Metallsilizidschichten 2 und Teilbereiche der Siliziumnitridschicht 16 jeweils mit ei­ ner Metallschicht 17 abgedeckt. Diese Metallschichten 17 be­ stehen, wie oben bereits erwähnt, beispielsweise aus einer Schichtenfolge aus Ti, Pt und Au.After this etching step, the metal silicide layers 2 and partial regions of the silicon nitride layer 16 are each covered with a metal layer 17 . These metal layers 17 are, as already mentioned above, for example from a layer sequence of Ti, Pt and Au.

Nachdem auf die Unterseite der Substratscheibe 10 eine Kon­ takmetallisierung 14 aufgebracht worden ist, wird die Scheibe abschließend beispielsweise mittels Sägen in einzelne Halb­ leiterbauelemente 3 vereinzelt.After a contact metallization 14 has been applied to the underside of the substrate wafer 10 , the wafer is finally separated, for example by means of saws, into individual semiconductor components 3 .

Das oben beschriebene Verfahren kann im wesentlichen auch zum Herstellen einer Mehrzahl von Halbleiterbauelementen gemäß dem ersten Ausführungsbeispielen angewendet werden. Hierbei erübrigen sich natürlich einzelne Verfahrensschritte, wie zum Beispiel das Herstellen von Guardringen und das Aufbringen und Strukturieren einer zweiten Passivierungsschicht.The method described above can also be used for Manufacture a plurality of semiconductor devices according to the first embodiments are applied. Here of course, there is no need for individual process steps, such as Example of the production of guard rings and the application and structuring a second passivation layer.

Weiterhin ist denkbar, daß analog zum ersten Ausführungsbei­ spiel beim zweiten Ausführungsbeispiel die zweite Metall­ schicht 17 weggelassen ist. Ebenso kann, falls erforderlich, das erste Ausführungsbeispiel mit einer zweiten Metallschicht versehen sein.Furthermore, it is conceivable that the second metal layer 17 is omitted in the second embodiment, analogously to the first embodiment. Likewise, if necessary, the first exemplary embodiment can be provided with a second metal layer.

Eine besonders vorteilhafte Wirkung der oben beschriebenen selbstjustierenden Metallsilizid-Halbleiterkontakte besteht u. a. darin, daß Verunreinigungen auf der Kontaktzone, wie z. B. Staubpartikel, bei der Silizierung in die Metallsilizid­ schicht 2 eingebettet werden, dadurch elektrisch unwirksam werden und folglich keine Funktionsstörungen hervorrufen kön­ nen. Verunreinigungspartikel an der Grenzfläche zwischen Me­ tall und Halbleiter können nämlich zu einer Erhöhung des Sperrstromes führen.A particularly advantageous effect of the self-adjusting metal silicide semiconductor contacts described above is that impurities on the contact zone, such as. B. dust particles, in the siliconization in the metal silicide layer 2 are embedded, thereby becoming electrically ineffective and consequently can not cause malfunctions. Contamination particles at the interface between metal and semiconductor can namely lead to an increase in the reverse current.

Claims (6)

1. Halbleiterbauelement (3) mit einer Siliziumschicht (1), mindestens einer über der Siliziumschicht (1) angeordneten Passivierungsschicht (5) und einem Schottky-Kontakt, der die Siliziumschicht (1) durch ein Kontaktfenster (13) in der Pas­ sivierungsschicht (5) hindurch kontaktiert, dadurch gekenn­ zeichnet, daß der Schottky-Kontakt eine auf der Silizium­ schicht (1) ausgebildete Metallsilizidschicht (2) aufweist, die derart ausgebildet ist, daß kein Überlapp zwischen Me­ tallsilizidschicht (2) und der Passivierungsschicht (5) vor­ handen ist.1. Semiconductor component ( 3 ) with a silicon layer ( 1 ), at least one passivation layer ( 5 ) arranged above the silicon layer ( 1 ) and a Schottky contact which seals the silicon layer ( 1 ) through a contact window ( 13 ) in the passivation layer ( 5 ) through contact, characterized in that the Schottky contact on the silicon layer (1) formed metal silicide layer (2) comprises one that is formed such that no overlap between Me tallsilizidschicht (2) and the passivation layer (5) in front of hands is. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeich­ net, daß ein erster Teilbereich der Metallsilizidschicht (2) in der Siliziumschicht (1) eingebettet ist und daß ein zweiter Teilbereich der Metallsilizidschicht (2) in das Kontaktfenster (13) hineinragt.2. A semiconductor device according to claim 1, characterized in that a first portion of the metal silicide layer ( 2 ) is embedded in the silicon layer ( 1 ) and that a second portion of the metal silicide layer ( 2 ) protrudes into the contact window ( 13 ). 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallsilizidschicht (2) aus Molybdänsilizid ist.3. Semiconductor component according to claim 1 or 2, characterized in that the metal silicide layer ( 2 ) is made of molybdenum silicide. 4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Passivierungsschicht (5) aus Siliziumnitrid ist.4. Semiconductor component according to one of claims 1 to 3, characterized in that the passivation layer ( 5 ) is made of silicon nitride. 5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die Metallsilizidschicht (2) teil­ weise von einem in der Siliziumschicht (1) ausgebildeten Guardring (6) begrenzt sind.5. Semiconductor component according to one of claims 1 to 4, characterized in that the metal silicide layer ( 2 ) is partially limited by a guard ring ( 6 ) formed in the silicon layer ( 1 ). 6. Verfahren zum Herstellen von mindestens einem Halbleiter­ bauelement gemäß einem der Ansprüche 1 bis 5, gekennzeichnet durch die Verfahrensschritte:
  • a) Aufbringen bzw. Ausbilden von mindestens einer Passivie­ rungsschicht (5) auf eine bzw. auf einer Siliziumschicht (1);
  • b) Herstellen von mindestens einem Kontaktfenster (13) in der Passivierungsschicht (5), das mindestens eine Kontaktzone (7) auf der Oberfläche (11) der Siliziumschicht (1) definiert;
  • c) Aufbringen einer Metallschicht (8) im Bereich des Kontaktfensters (13), derart, daß die Kontaktzone (7) abgedeckt und ein Überlapp (9) zwischen der Metallschicht (8) und der Passivierungsschicht (5) hergestellt wird;
  • d) Ausbilden einer Metallsilizidschicht (2) in der Kontakt­ zone (7);
  • e) Entfernen der Metallschicht (8) am Überlapp (9).
6. A method for producing at least one semiconductor component according to one of claims 1 to 5, characterized by the method steps:
  • a) applying or forming at least one passivation layer ( 5 ) on or on a silicon layer ( 1 );
  • b) producing at least one contact window ( 13 ) in the passivation layer ( 5 ), which defines at least one contact zone ( 7 ) on the surface ( 11 ) of the silicon layer ( 1 );
  • c) applying a metal layer ( 8 ) in the region of the contact window ( 13 ) such that the contact zone ( 7 ) is covered and an overlap ( 9 ) is produced between the metal layer ( 8 ) and the passivation layer ( 5 );
  • d) forming a metal silicide layer ( 2 ) in the contact zone ( 7 );
  • e) removing the metal layer ( 8 ) at the overlap ( 9 ).
DE1995144326 1995-11-28 1995-11-28 Semiconductor component with Schottky contact Ceased DE19544326A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1995144326 DE19544326A1 (en) 1995-11-28 1995-11-28 Semiconductor component with Schottky contact
PCT/DE1996/002285 WO1997020350A2 (en) 1995-11-28 1996-11-28 Semiconductor device with schottky contact and a process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995144326 DE19544326A1 (en) 1995-11-28 1995-11-28 Semiconductor component with Schottky contact

Publications (1)

Publication Number Publication Date
DE19544326A1 true DE19544326A1 (en) 1997-06-05

Family

ID=7778606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995144326 Ceased DE19544326A1 (en) 1995-11-28 1995-11-28 Semiconductor component with Schottky contact

Country Status (2)

Country Link
DE (1) DE19544326A1 (en)
WO (1) WO1997020350A2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19653457A1 (en) * 1996-12-20 1998-07-02 Micronas Intermetall Gmbh Schottky diode
EP1139432A2 (en) * 2000-03-30 2001-10-04 Philips Corporate Intellectual Property GmbH Schottky diode
EP2506309A1 (en) * 2011-03-31 2012-10-03 SEMIKRON Elektronik GmbH & Co. KG Schottky diode and corresponding production method
WO2013091872A1 (en) * 2011-12-22 2013-06-27 Diotec Semiconductor Ag Method for producing a schottky diode
CN113871467A (en) * 2021-09-28 2021-12-31 吉林华微电子股份有限公司 Schottky diode and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111364A2 (en) * 1982-12-08 1984-06-20 Koninklijke Philips Electronics N.V. A semiconductor device comprising at least one Schottkytype rectifier having controllable barrier height

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753807A (en) * 1972-02-24 1973-08-21 Bell Canada Northern Electric Manufacture of bipolar semiconductor devices
EP0182088B1 (en) * 1984-10-26 1990-03-21 Siemens Aktiengesellschaft Schottky contact on a semiconductor surface and method of making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111364A2 (en) * 1982-12-08 1984-06-20 Koninklijke Philips Electronics N.V. A semiconductor device comprising at least one Schottkytype rectifier having controllable barrier height

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Trans. on Electron.Dev., Vol. ED-32, No. 8, August 1985, 1564-1573 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19653457A1 (en) * 1996-12-20 1998-07-02 Micronas Intermetall Gmbh Schottky diode
DE19653457C2 (en) * 1996-12-20 1999-03-25 Gen Semiconductor Ireland Macr Schottky diode and process for its manufacture
EP1139432A2 (en) * 2000-03-30 2001-10-04 Philips Corporate Intellectual Property GmbH Schottky diode
EP1139432A3 (en) * 2000-03-30 2003-11-19 Philips Intellectual Property & Standards GmbH Schottky diode
EP2506309A1 (en) * 2011-03-31 2012-10-03 SEMIKRON Elektronik GmbH & Co. KG Schottky diode and corresponding production method
CN102738247A (en) * 2011-03-31 2012-10-17 赛米控电子股份有限公司 Schottky diode and corresponding production method
US9472687B2 (en) 2011-03-31 2016-10-18 Semikron Elektronik Gmbh & Co., Kg Schottky diode and method for making it
CN102738247B (en) * 2011-03-31 2017-05-03 赛米控电子股份有限公司 Schottky diode and corresponding production method
WO2013091872A1 (en) * 2011-12-22 2013-06-27 Diotec Semiconductor Ag Method for producing a schottky diode
CN113871467A (en) * 2021-09-28 2021-12-31 吉林华微电子股份有限公司 Schottky diode and manufacturing method thereof
CN113871467B (en) * 2021-09-28 2023-08-04 吉林华微电子股份有限公司 Schottky diode and manufacturing method thereof

Also Published As

Publication number Publication date
WO1997020350A3 (en) 1997-07-03
WO1997020350A2 (en) 1997-06-05

Similar Documents

Publication Publication Date Title
DE69835986T2 (en) An N-type semiconductive nitride electrode, a semiconductor device having such an electrode, and a manufacturing method
DE102009034953B4 (en) Semiconductor device and method of manufacturing the same
EP1592076B1 (en) Optoelectronic device with several current spreading layers and its method of fabrication
DE4320780B4 (en) Semiconductor device and method of manufacture
DE2805442A1 (en) PROCESS FOR PRODUCING A SCHOTTKY BARRIER LAYER SEMI-CONDUCTOR COMPONENT
DE2324780C3 (en) Method for manufacturing a semiconductor component
EP0024572B1 (en) Electrically conductive contact or metallizing structure for semiconductor substrates
DE2436449C3 (en) Schottky diode and process for its manufacture
WO2007124737A1 (en) Radiation-emitting semiconductor body with carrier substrate and method for the production thereof
DE102009012855A1 (en) Schottky junction PN junction diode and method of making same
EP0237826A2 (en) Method of making a self-aligned metallic contact
DE102007009227B4 (en) Semiconductor device with rectifying transitions and manufacturing method for producing the same
DE2839044C2 (en) Process for the production of semiconductor components with a Schottky barrier layer
DE69433738T2 (en) Semiconductor element and method of making the same
EP1139432A2 (en) Schottky diode
EP1198844B1 (en) Diode comprising a metal semiconductor contact and a method for the production thereof
DE19544326A1 (en) Semiconductor component with Schottky contact
DE69629974T2 (en) Method for producing an integrated circuit with complementary bipolar transistors
DE4240565A1 (en) Semiconductor device and method for producing the semiconductor device
DE3538855C2 (en)
DE10300949B4 (en) Semiconductor device with manufacturing method therefor
DE2323438C3 (en) Method for manufacturing a semiconductor component
EP0308940A2 (en) Method of manufacturing ohmic contacts having low transfer resistances
DE19703223A1 (en) Electrode manufacturing method for semiconductor device
DE2407189A1 (en) PLANAR INTEGRATED CIRCUIT WITH DIELECTRICALLY INSULATED SCHOTTKY BARRIER LAYER AND PROCESS FOR PRODUCING IT

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE