DE19532989C1

DE19532989C1 - Multiplicative mixer with three or four-pole compensation stage

Info

Publication number: DE19532989C1
Application number: DE19532989A
Authority: DE
Inventors: Hans Dr Sapotta
Original assignee: Temic Telefunken Microelectronic GmbH
Current assignee: Microchip Technology Munich GmbH
Priority date: 1995-09-07
Filing date: 1995-09-07
Publication date: 1996-11-07
Anticipated expiration: 2015-09-08

Abstract

The mixer has a differential input (IN1,IN2) which is amplified (10) and applied to a switching stage (20). The switching stage has four switches (S1-S4) controlled by signals from the local oscillator (40) A compensation stage (30) is positioned between the inputs (E1,E2) and outputs (A1,A2) of the switching stage. The compensation stage has a connection pin (P1-P4) and a DC-blocking circuit component (e.g. 3 pF capacitor) (31-34) corresponding to each pole. The switching elements may be either bipolar transistors or diodes arranged in pairs. The input stage may be a bipolar-transistor differential amplifier.

Description

Mischstufen werden in der Schaltungstechnik häufig eingesetzt, insbesondere zur Umsetzung der Frequenz eines Eingangssignals in einen anderen Frequenzbe reich; ein Hauptanwendungsfall hierzu ist in der Rundfunktechnik die Erzeugung der Zwischenfrequenz (die beispielsweise in superheterodynamischen Empfän gerstufen benötigt wird) aus dem HF-Eingangssignal. Mischstufen werden entwe der als einfach realisierbare additive Mischstufen ausgebildet - hier wird das Ein gangssignal zusammen mit einem Oszillatorsignal (LO-Signal) einer Schaltungs komponente mit nicht-linearer Kennlinie zugeführt und durch deren Nicht-Linea rität eine Vielzahl von Mischprodukten erzeugt - oder als multiplikative Misch stufen realisiert - hier wird durch eine kombinierte Schaltungsanordnung aus einer Verstärkerstufe (in der Regel Verstärkertransistoren) und einer Schaltstufe (in der Regel Schalttransistoren) eine echte Signalmultiplikation mit einem Oszillatorsi gnal vorgenommen. Da bei additiven Mischstufen eine Vielzahl unerwünschter Mischprodukte entstehen (insbesondere tritt die Oszillatorfrequenz am Schal tungsausgang auf), werden in einigen Frequenzbereichen bevorzugt multiplikative Mischstufen eingesetzt; die Standard-Konfiguration einer multiplikativen Misch stufe basiert auf der sogenannten Gilbert-Zelle, wie sie beispielsweise in der Lite raturstelle P. Gray, R. Meyer: "Analysis and Design of Analog Integrated Cir cuits", 3. Auflage, John Wiley & Sons, 1993, S. 670, beschrieben ist. Weiterhin wird in der DE 35 02 294 A1 ein Frequenzumsetzer mit einer Mischstufe und in der DE 26 08 939 A1 ein Mischer beschrieben, die jeweils eine Verstärkerstufe, eine Schaltstufe und einen Lokaloszillator aufweisen. Mixing stages are often used in circuit technology, especially for converting the frequency of an input signal into another frequency range; A main application of this in broadcast technology is the generation of the intermediate frequency (which is required, for example, in superheterodynamic receiver stages) from the RF input signal. Mixing stages are either designed as easy-to-implement additive mixing stages - here the input signal is fed together with an oscillator signal (LO signal) to a circuit component with a non-linear characteristic, and a variety of mixed products are generated through their non-linearity - or as multiplicative ones Mixing stages realized - here a real signal multiplication with an oscillator signal is carried out by a combined circuit arrangement of an amplifier stage (usually amplifier transistors) and a switching stage (usually switching transistors). Since additive mixer stages produce a large number of undesired mixing products (in particular the oscillator frequency occurs at the circuit output), multiplicative mixer stages are preferably used in some frequency ranges; the standard configuration of a multiplicative mixing stage is based on the so-called Gilbert cell, as described, for example, in the literature reference P. Gray, R. Meyer: "Analysis and Design of Analog Integrated Cuits", 3 . Edition, John Wiley & Sons, 1993, p. 670. Furthermore, DE 35 02 294 A1 describes a frequency converter with a mixer stage and DE 26 08 939 A1 a mixer, each of which has an amplifier stage, a switching stage and a local oscillator.

Ein generelles Problem bei Mischstufen ist die üblicherweise mit ZF/2-Störung bezeichnete Tatsache, daß infolge des Mischvorgangs die doppelte Oszillatorfre quenz gebildet und zum Eingang der Mischstufe rückgeführt wird; am Eingang der Mischstufe liegen neben dem erwünschten Eingangssignal (Nutzsignal) auch eine Reihe unerwünschter Signale (Störsignale) an - falls eines der Störsignale eine um die halbe Zwischenfrequenz vom Nutzsignal beabstandete Frequenz und eine ausreichende Amplitude aufweist, wird durch Intermodulation zweiter Ord nung dieses Störsignals mit dem Signal der doppelten Oszillatorfrequenz ein uner wünschtes Mischprodukt mit der Frequenz des Nutzsignals erzeugt, das das ge wünschte Nutzsignal am Eingang der Mischstufe überdecken kann.A general problem with mixing stages is that with ZF / 2 interference designated fact that due to the mixing process, the double oscillator fre quenz is formed and returned to the input of the mixer; at the entrance the mixer is next to the desired input signal (useful signal) a series of unwanted signals (interference signals) - if one of the interference signals a frequency spaced from the useful signal by half the intermediate frequency and has a sufficient amplitude, is by second order intermodulation voltage of this interference signal with the signal of twice the oscillator frequency Desired mixed product with the frequency of the useful signal that the ge can cover the desired useful signal at the input of the mixer.

Meistens werden die Auswirkungen der ZF/2-Störung mittels hochselektiver Ein gangsfilter lediglich gedämpft (jedoch nicht unterdrückt), wobei die Eingangsfilter zudem das Rauschverhalten negativ beeinflussen.Most of the time, the effects of the ZF / 2 disturbance are caused by highly selective on gangsfilter only attenuated (but not suppressed), the input filter also negatively influence the noise behavior.

Der Erfindung liegt die Aufgabe zugrunde, eine einfache multiplikative Mischstu fe anzugeben, bei der die negativen Auswirkungen der doppelten Oszillatorfre quenz ohne störende Effekte unterdrückt werden.The invention has for its object a simple multiplicative mixing stage fe to indicate where the negative effects of the double oscillator fre quenz be suppressed without disturbing effects.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Kennzeichen des Patentanspruchs 1 gelöst.This object is achieved by the features in the characteristic of Claim 1 solved.

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.Advantageous further developments and refinements of the invention result from the subclaims.

Der Erfindung liegt die Erkenntnis zugrunde, daß das Eingangssignal am Eingang der Schaltstufe und das Ausgangssignal am Ausgang der Schaltstufe in differen tieller Form, d. h. als Gegentaktsignale vorliegen, während das Oszillatorsignal als Gleichtaktsignal vorliegt; daher müssen zur Kompensation der doppelten Oszilla torfrequenz Gleichtaktsignale beeinflußt werden - Gegentaktsignale sollten dage gen nicht beeinträchtigt werden. Bei der vorgestellten multiplikativen Mischstufe wird mittels einer als Dreipol oder Vierpol ausgebildeten und zwischen dem Ein gang und dem Ausgang der Schaltstufe angeordneten Kompensationsstufe das am Eingang und Ausgang der Schaltstufe mit gegensätzlicher Phasenlage anliegende Signal der doppelten Oszillatorfrequenz innerhalb der Mischstufe "kurzgeschlos sen" und somit am Schaltungseingang der Mischstufe in seiner Amplitude wesent lich reduziert bzw. unterdrückt, ohne daß die Mischstufe in ihrer eigentlichen Funktion der Signalmischung beeinflußt wird. Hierzu wird durch die Kompensa tionsstufe zunächst in einem ersten Additionsschritt das Signal der doppelten Os zillatorfrequenz sowohl am Eingang der Schaltstufe als auch am Ausgang der Schaltstufe in jeweils einer Phasenlage getrennt summiert, anschließend werden in einer zweiten Additionsschritt die beiden Summen als Summanden mit jeweils ge gensätzlicher Phasenlage addiert. Aufgrund der gegensätzlichen Phasenlage der beiden Summanden wird vorteilhafterweise eine Kompensation des Signals der doppelten Oszillatorfrequenz erreicht (Gleichtaktsignal), ohne daß bei dieser "ZF/2-Unterdrückung" das zur Mischung erforderliche Gegentaktsignal beeinflußt wird.The invention is based on the knowledge that the input signal at the input the switching stage and the output signal at the output of the switching stage in differen tial form, d. H. as push-pull signals, while the oscillator signal as Common mode signal is present; therefore, to compensate for the double oszilla Gate frequency common mode signals are affected - push-pull signals should be there conditions are not affected. At the multiplicative mixing stage presented is formed by means of a three-pole or four-pole and between the one gear and the output of the switching stage arranged compensation stage on Input and output of the switching stage with opposite phase position Signal of twice the oscillator frequency within the mixer "short-circuited sen "and thus essential at the circuit input of the mixer in its amplitude Lich reduced or suppressed without the mixing stage in its actual Function of the signal mixing is affected. For this, the Kompensa tion stage first in a first addition step the signal of double Os zillator frequency both at the input of the switching stage and at the output of the Switching stage in each phase position added separately, then in a second addition step, the two sums as summands, each with ge added phase position. Due to the opposite phase of the Both summands are advantageously compensated for the signal of the double oscillator frequency reached (common mode signal) without this "IF / 2 suppression" affects the push-pull signal required for mixing becomes.

Die Kompensationsstufe kann als als Dreipol oder Vierpol mit drei oder vier An schlußpins ausgebildet werden, wobei die Kompensationsstufe über zwei An schlußpins mit dem Eingang (mit den beiden Eingangsanschlüssen) der Schaltstu fe und über einen Anschlußpin bzw. über zwei Anschlußpins mit dem Ausgang (mit einem Ausgangsanschluß bzw. mit den beiden Ausgangsanschlüssen) der Schaltstufe verbunden ist. Die Kompensationsstufe weist eine zur Anzahl ihrer Anschlußpins korrespondierende Zahl an Schaltungskomponenten auf (d. h. 3 oder 4 Schaltungskomponenten): jeweils ein Anschluß der Schaltungskomponen ten ist mit einem der Anschlußpins der Kompensationsstufe verbunden, der jeweils andere Anschluß der Schaltungskomponenten ist an einem gemeinsamen Knotenpunkt zusammengeführt. Die Schaltungskomponenten der Kompensa tionsstufe sind sowohl eingangsseitig als auch ausgangsseitig jeweils untere inander symmetrisch ausgebildet: als Vierpol weist die Kompensationsstufe sowohl eingangsseitig als auch ausgangsseitig jeweils zwei identisch ausgebildete Schaltungskomponenten auf; als Dreipol weist die Kompensationsstufe eingang sseitig zwei identisch ausgebildete Schaltungskomponenten und ausgangsseitig eine Schaltungskomponente auf. Durch diese Anordnung der Schaltungskompo nenten der Kompensationsstufe werden die oben beschriebenen beiden Addi tionsschritte des Signals der doppelten Oszillatorfrequenz in geeigneter Weise phasenrichtig durchgeführt: da die eingangsseitig verbundenen Schaltungskompo nenten identisch sind, heben sich am gemeinsamen Knotenpunkt der Kompensa tionsstufe Eingangs-Gegentaktsignale auf; Gleichtaktsignale dagegen bilden sich ab, werden aber durch den ausgangsseitig identischen Mechanismus kompensiert. Die Additionen der beiden Additionsschritte können mittels beliebiger, für Gleich spannung sperrender Schaltungskomponenten vorgenommen werden, vorzugswei se mittels Schaltungskomponenten mit proportional zur Frequenz zunehmender Admittanz (d. h. Schaltungskomponenten, deren Impedanz mit steigender Fre quenz abnimmt); bsp. können die Additionen über kapazitive Kopplung mittels Kondensatoren als Schaltungskomponenten der Kompensationsstufe durchgeführt werden (dies hat den Vorteil, daß durch die kapazitive Überbrückung der Schaltstufe auch die interne Stromquelle mit der doppelten Oszillatorfrequenz kurzgeschlossen wird).The compensation level can be as a three-pole or four-pole with three or four inputs final pins are formed, the compensation level over two An final pins with the input (with the two input connections) of the switchgear fe and via a connection pin or via two connection pins with the output (with one output connection or with the two output connections) the Switching stage is connected. The compensation level has one to the number of them Pins corresponding number of circuit components (i.e. 3rd or 4 circuit components): one connection each of the circuit components ten is connected to one of the connection pins of the compensation stage, the each other connection of the circuit components is on a common Node merged. The circuit components of the Kompensa tion level are lower on both the input and the output side designed symmetrically in each other: the four-pole has the compensation stage on the input side as well as on the output side, two identically designed ones Circuit components on; the compensation stage has the three-pole input On the side two identically designed circuit components and on the output side a circuit component. This arrangement of the circuit compo Components of the compensation stage are the two addi described above tion steps of the signal of twice the oscillator frequency in a suitable manner carried out in phase: because the circuit compo connected on the input side identical, rise at the common node of the Kompensa tion level input push-pull signals on; Common mode signals, however, are formed ab, but are compensated by the identical mechanism on the output side. The additions of the two addition steps can be made using any, for equals voltage blocking circuit components are made, preferably se by means of circuit components with increasing proportionally to the frequency Admittance (i.e. circuit components whose impedance increases with increasing Fre sequence decreases); E.g. can do the additions via capacitive coupling Capacitors implemented as circuit components of the compensation stage (this has the advantage that the capacitive bridging of the Switching stage also the internal current source with twice the oscillator frequency is short-circuited).

Die Kompensationsstufe zur ZF/2-Unterdrückung kann bei allen multiplikativen Mischstufen mit Verstärkerstufe und Schaltstufe eingesetzt werden: bsp. bei einer als sog. "Gilbert-Zelle" ausgebildeten multiplikativen Mischstufe, bei der die Ver stärkerstufe zwei in Emitterschaltung betriebene Verstärkertransistoren und die Schaltstufe vier Schalttransistoren aufweist, oder bei einer multiplikativen Misch stufe, bei der die Verstärkerstufe zwei in Basisschaltung betriebene Verstär kertransistoren aufweist, oder bei einer multiplikativen Mischstufe, bei der die Schaltstufe mittels eines Dioden-Ringmischers realisiert wird, oder bei einer mit tels MOS-Transistoren realisierten multiplikativen Mischstufe. Die multiplikative Mischstufe kann insbesondere wegen ihrer geringen Oszillatorstörstrahlung in Empfangssystemen mit beschränkter Oszillatorstörstrahlung (d. h. bsp. in Emp fangssystemen für. Breitbandkabelnetze) oder aufgrund der reduzierten Ne benempfangsstellen in Empfangssystemen mit beschränktem Nebenempfang (d. h. bsp. in Autoradios) eingesetzt werden.The compensation level for IF / 2 suppression can be multiplied for all Mixing stages with amplifier stage and switching stage are used: e.g. at a as a so-called "Gilbert cell" trained multiplicative mixing stage, in which the Ver amplifier stage two operated in emitter circuit and the transistor Switching stage has four switching transistors, or in a multiplicative mixing stage in which the amplifier stage two amplifiers operated in the basic circuit has kertransistors, or in a multiplicative mixing stage, in which the Switching stage is realized by means of a diode ring mixer, or with one multiplicative mixing stage realized by means of MOS transistors. The multiplicative Mixing stage can in particular because of their low oscillator interference Reception systems with limited oscillator interference (e.g. in Emp catching systems for. Broadband cable networks) or due to the reduced Ne reception points in reception systems with limited secondary reception (i.e. E.g. in car radios).

Anhand der Zeichnung mit den Fig. 1 und 2 soll die multiplikative Mischstufe näher beschrieben werden; hierbei zeigt die Fig. 1 ein prinzipielles Blockschalt bild der multiplikativen Mischstufe und die Fig. 2 ein mittels Bipolartransistoren realisiertes Ausführungsbeispiel der multiplikativen Mischstufe für HF-Anwen dungen in Rundfunkempfängerschaltungen.The multiplicative mixing stage will be described in more detail with reference to the drawing with FIGS. 1 and 2; Here, the Fig. 1 shows a basic block diagram of the multiplicative mixer stage and Fig. 2 a realized by means of bipolar transistors embodiment of the multiplicative mixer stage for RF appli cations in radio receiver circuits.

Gemäß dem Prinzipschaltbild der Fig. 1 besteht die multiplikative Mischstufe l aus der Verstärkerstufe 10, der Schaltstufe 20, der Kompensationsstufe 30 und dem Lokaloszillator 40.According to the principle diagram of Fig. 1 is the multiplicative mixer stage l from the amplifier stage 10, the switching circuit 20, the compensation stage 30 and the local oscillator 40th

Die zur Verstärkung des Eingangssignals U_IN mit der Frequenz f_IN dienende Ver stärkerstufe 10 ist eingangsseitig an die beiden Schaltungseingänge IN1, IN2 der multiplikativen Mischstufe 1 angeschlossen, an denen das Eingangssignal U_IN in differentieller Form (als Gegentaktsignal) anliegt (zur Erzeugung des Gegentakt- Eingangssignals kann bsp. ein Symmetrierüberträger Verwendung finden); aus gangsseitig ist die Verstärkerstufe 10 mit den beiden Eingangsanschlüssen E1, E2 der Schaltstufe 20 verbunden. Die zur Umpolung des Eingangssignals U_IN di enende Schaltstufe 20 besteht aus den vier Schaltelementen S1, S2, S3, S4, die von dem an die beiden Steueranschlüsse SE1, SE2 der Schaltstufe 20 angeschlos senen Lokaloszillator 40 mit dem Oszillatorsignal U_LO der Oszillatorfrequenz f_LO angesteuert werden; die beiden Ausgangsanschlüsse A1, A2 der Schaltstufe 20 sind mit den beiden Schaltungsausgängen OUT1, OUT2 der multiplikativen Mischstufe 1 verbunden, an denen das Ausgangssignal U_OUT in differentieller Form (als Gegentaktsignal) mit der Frequenz f_OUT als Mischprodukt aus dem Ein gangssignal U_IN mit der Frequenz f_IN und dem Oszillatorsignal U_LO des Loka loszillators 40 mit der Frequenz f_LO ansteht. Die als Vierpol mit den vier An schlußpins P1, P2, P3, P4 ausgebildete Kompensationsstufe 30 ist zwischen dem Eingang der Schaltstufe 20 und dem Ausgang der Schaltstufe 20 angeordnet, wobei die beiden Anschlußpins P1, P2 jeweils mit einem Eingangsanschluß E1, E2 der Schaltstufe 20 und die beiden Anschlußpins P3, P4 jeweils mit einem Aus gangsanschluß A1, A2 der Schaltstufe 20 verbunden sind; die Kompensationsstufe 30 weist vier für Gleichspannung sperrende Schaltungskomponenten 31, 32, 33, 34 auf, deren jeweils erster Anschluß mit einem der Anschlußpins P1, P2, P3, P4 und deren jeweils zweiter Anschluß mit einem gemeinsamen Knotenpunkt K ver bunden ist. Die beiden eingangsseitig an den Anschlußpins P1 und P2 angeschlos senen Schaltungskomponenten 31 und 32 sind gleichartig (identisch zueinander) ausgebildet, ebenso die beiden an den Anschlußpins P3 und P4 angeschlossenen Schaltungskomponenten 33 und 34. Durch die Anordnung der Schaltungs komponenten 31, 32, 33, 34 und deren Wirkungsweise für Gleichtaktsignale und Gegentaktsignale (Gleichtaktanteile des an den Eingangsanschlüssen E1 und E2 anliegenden Signals werden unterdrückt, Gegentaktanteile des an den Eingangsan schlüssen E1 und E2 anliegenden Signals dagegen ungestört belassen) wird das an den Eingangsanschlüssen E1, E2 der Schaltstufe 20 bzw. an den Ausgangsan schlüssen A1, A2 der Schaltstufe 20 anstehende Signal der doppelten Os zillatorfrequenz f_LO mittels zweier Additionsschritte (zumindest weitgehend) kom pensiert.The amplifier stage 10 used to amplify the input signal U _IN with the frequency f _IN is connected on the input side to the two circuit inputs IN1, IN2 of the multiplicative mixing stage 1 , at which the input signal U _{IN is present} in a differential form (as a push-pull signal) (for generating the push-pull - An input signal can be used, for example, a balun); on the output side, the amplifier stage 10 is connected to the two input connections E1, E2 of the switching stage 20 . The switching stage 20 for polarity reversal of the input signal U _IN consists of the four switching elements S1, S2, S3, S4, the local oscillator 40 connected to the two control connections SE1, SE2 of the switching stage 20 with the oscillator signal U _{LO of} the oscillator frequency f _LO be controlled; the two output connections A1, A2 of the switching stage 20 are connected to the two circuit outputs OUT1, OUT2 of the multiplicative mixing stage 1 , at which the output signal U _OUT in differential form (as a push-pull signal) with the frequency f _OUT as a mixed product from the input signal U _IN the frequency f _IN and the oscillator signal U _{LO of} the local oscillator 40 is present at the frequency f _LO . The designed as a four-pole with the four connection pins P1, P2, P3, P4 compensation stage 30 is arranged between the input of the switching stage 20 and the output of the switching stage 20 , the two connecting pins P1, P2 each having an input terminal E1, E2 of the switching stage 20th and the two connection pins P3, P4 are each connected to an output connection A1, A2 from the switching stage 20 ; the compensation stage 30 has four DC voltage blocking circuit components 31 , 32 , 33 , 34 , the first connection of which is connected to one of the connection pins P1, P2, P3, P4 and the second connection of which is connected to a common node K. The two circuit components 31 and 32 connected on the input side to the connection pins P1 and P2 are of identical design (identical to one another), as are the two circuit components 33 and 34 connected to the connection pins P3 and P4. The arrangement of the circuit components 31 , 32 , 33 , 34 and their mode of operation for common-mode signals and push-pull signals (common-mode components of the signal present at the input connections E1 and E2 are suppressed, but push-pull components of the signal applied to the input connections E1 and E2 are left undisturbed) the signal present at the input connections E1, E2 of the switching stage 20 or at the output connections A1, A2 of the switching stage 20 of the double oscillator frequency f _{LO is} compensated (at least largely) by means of two addition steps.

Gemäß der Fig. 2 ist die multiplikative Mischstufe 1 als sog. "Gilbert-Zelle" rea lisiert: sie besitzt einen symmetrischen Aufbau aus einer als Differenzverstärker stufe ausgebildeten Verstärkerstufe 10 mit den beiden NPN-Verstärkertransistoren T1, T2, der das Eingangssignal U_IN zugeführt wird, und einer darauf aufgesetzten Schaltstufe 20 mit vier NPN-Schalttransistoren T3, T4, T5, T6 (der Transistor T3 bildet das Schaltelement S1 der Fig. 1, der Transistor T4 bildet das Schaltele ment S2, der Transistor T5 das Schaltelement S3 und der Transistor T6 das Schaltelement S4). Durch die Schalttransistoren T3, T4, T5, T6 wird das an den beiden Eingangsanschlüssen E1, E2 der Schaltstufe 20 anliegende Ausgangssignal der Differenzverstärkerstufe 10 im Rhythmus des vom Lokaloszillator 40 generi erten und an den Steueranschlüssen SEI, SE2 der Schaltstufe 20 anstehenden Oszillatorsignals U_LO mit der Frequenz f_LO im Gegentakt umgepolt und das gewünschte Mischprodukt an den Ausgangsanschlüssen A1, A2 der Schaltstufe 20 ausgegeben. An den beiden Schaltungsausgängen OUT1, OUT2 der multiplika tiven Mischstufe 1 ist bsp. ein ZF-Filter angeschlossen, das das Ausgangssignal U_OUT auf die gewünschte Zwischenfrequenz (bsp. 10,7 MHz) filtert. . Referring to Fig 2, the multiplicative mixer stage 1 is structured as a "Gilbert cell" rea lisiert:. It has a symmetrical structure of a stage as a differential amplifier constructed amplifier stage 10 with the two NPN amplifying transistors T1, T2, which is supplied with the input signal U _IN is, and a switching stage 20 placed thereon with four NPN switching transistors T3, T4, T5, T6 (the transistor T3 forms the switching element S1 of FIG. 1, the transistor T4 forms the switching element S2, the transistor T5 the switching element S3 and Transistor T6, the switching element S4). Through the switching transistors T3, T4, T5, T6, the output signal of the differential amplifier stage 10 present at the two input terminals E1, E2 of the switching stage 20 is generated in rhythm with the oscillator signal U _LO generated by the local oscillator 40 and pending at the control terminals SEI, SE2 of the switching stage 20 the polarity of the frequency f _{LO is} reversed and the desired mixed product is output at the output connections A1, A2 of the switching stage 20 . At the two circuit outputs OUT1, OUT2 of the multiplicative mixer stage 1 , for example. an IF filter is connected, which filters the output signal U _OUT to the desired intermediate frequency (e.g. 10.7 MHz).

Da die Schaltstufe 20 zwei Paare von Schalttransistoren T3, T6 bzw. T4, T5 ent hält, die jeweils nach der halben Periode des Oszillatorsignals U_LO vom leitenden in den nicht-leitenden Zustand bzw. umgekehrt übergehen, entsteht an den Kollek toren der Schalttransistoren T3, T4, T5, T6 (d. h. an den Ausgangsanschlüssen AI, A2) und an den Emittern der Schalttransistoren T3, T4, T5, T6 (d. h. an den Ein gangsanschlüssen E1, E2) ein Signal mit jeweils entgegengesetzter Phasenlage, das als wesentliche Frequenzkomponente die doppelte Oszillatorfrequenz 2·f_LO enthält. Zur Unterdrückung dieses auf die Schaltungseingänge IN1, IN2 der mul tiplikativen Mischstufe 1 rückwirkenden störenden Signals der doppelten Oszilla torfrequenz 2·f_LO wird mittels der aus vier Kondensatoren C1, C2, C3, C4 beste henden und die Anschlußpins P1, P2, P3, P4 aufweisenden Kompensationsstufe 30 das Signal von den Emittern der Schalttransistoren T3, T4, T5, T6 (bzw. von den Kollektoren der Verstärkertransistoren T1 und T2) kapazitiv an den Schal tungsausgang OUT1, OUT2 der multiplikativen Mischstufe I gekoppelt. Hierzu summieren die beiden mit einem Anschluß an den Anschlußpin P3 bzw. P4 und mit dem anderen Anschluß am gemeinsamen Knotenpunkt K angeschlossenen identischen Kondensatoren C3 bzw. C4 in einem ersten Additionsschritt das an den Ausgangsanschlüssen A1, A2 der Schaltstufe 20 (den Kollektoren der Schalt transistoren T3, T5 bzw. T4, T6) anliegende Gleichtaktsignal, durch die beiden mit einem Anschluß an den Anschlußpin P1 bzw. P2 und mit dem anderen An schluß am gemeinsamen Knotenpunkt K angeschlossenen identischen Kondensa toren C1 bzw. C2 wird dieses Summensignal an die Eingangsanschlüsse E1, E2 der Schaltstufe 20 (die Emitter der Schalttransistoren T3, T5 bzw. T4, T6) geleitet und in einem zweiten Additionsschritt mit dem dort ebenfalls anstehenden (aber eine entgegengesetzte Phasenlage aufweisenden) Signal der doppelten Oszillator frequenz 2·f_LO summiert; somit werden die störenden Anteile des Signals der doppelten Oszillatorfrequenz 2·f_LO weitgehend unterdrückt bzw. kompensiert, wobei aufgrund der Vorgabe jeweils identischer Kapazitätswerte für die Kon densatoren C3 und C4 bzw. C1 und C2 Gegentaktsignale und damit die Misch eigenschaften der multiplikativen Mischstufe 1 nicht beeinflußt werden.Since the switching stage 20 contains two pairs of switching transistors T3, T6 and T4, T5 ent, each of which changes from the conductive to the non-conductive state or vice versa after half the period of the oscillator signal U _LO , arises at the collectors of the switching transistors T3 , T4, T5, T6 (ie at the output connections AI, A2) and at the emitters of the switching transistors T3, T4, T5, T6 (ie at the input connections E1, E2) a signal with the opposite phase position, which is the essential frequency component contains twice the oscillator frequency 2 · f _LO . To suppress this on the circuit inputs IN1, IN2 of the multiplicative mixer stage 1 disturbing signal of the double oscillator frequency 2 · f _LO is by means of four capacitors C1, C2, C3, C4 existing and the connecting pins P1, P2, P3, P4 having compensation stage 30, the signal from the emitters of the switching transistors T3, T4, T5, T6 (or from the collectors of the amplifier transistors T1 and T2) capacitively coupled to the circuit output OUT1, OUT2 of the multiplicative mixer stage I. For this purpose, the two identical capacitors C3 and C4 connected with a connection to the connection pin P3 and P4 and with the other connection at the common node K in a first addition step that to the output connections A1, A2 of the switching stage 20 (the collectors of the switching transistors T3, T5 or T4, T6) applied common mode signal, through the two with a connection to the connection pin P1 or P2 and with the other connection connected to the common node K identical capacitors C1 and C2, this sum signal is sent to the input connections E1 , E2 of the switching stage 20 (the emitters of the switching transistors T3, T5 or T4, T6) are passed and in a second addition step with the signal which is also present (but has an opposite phase position), the signal of the double oscillator frequency 2 · f _{LO is} summed; Thus, the interfering components of the signal of the double oscillator frequency 2 · f _{LO are} largely suppressed or compensated, whereby due to the specification of identical capacitance values for the capacitors C3 and C4 or C1 and C2 push-pull signals and thus the mixing properties of the multiplicative mixer stage 1 are not to be influenced.

Bsp. wird von der multiplikativen Mischstufe I eine Mischfrequenz als ZF- Frequenz von 10,7 MHz generiert, wobei zur Unterdrückung der ZF/2-Störstelle bei der Frequenz f_LO ± 5,35 MHz für die Kondensatoren C1 und C2 der Kapazi tätswert 3 pF und für die Kondensatoren C3 und C4 ebenfalls der Kapazitätswert 3 pF gewählt wird.For example, the multiplicative mixer stage I generates a mixed frequency as the IF frequency of 10.7 MHz, with the capacitance value 3 for the capacitors C1 and C2 to suppress the IF / 2 impurity at the frequency f _LO ± 5.35 MHz pF and the capacitance value 3 pF is also selected for the capacitors C3 and C4.

Claims

1. Multiplicative mixing stage ( 1 ) with

- an amplifier stage ( 10 ) for amplifying an input signal (U _IN ) present in differential form at the circuit input (IN1, IN2) of the multiplicative mixer stage ( 1 ) with a specific input frequency (f _IN ),
- A switching stage ( 20 ) connected to the output of the amplifier stage ( 10 ) for generating an output signal (U _OUT ) of the desired mixing frequency (f _OUT ) output in differential form at the circuit output (OUT1, OUT2) of the multiplicative mixing stage ( 1 ), the four Switching elements (S1, S2, S3, S4), two input connections (E1, E2), two output connections (A1, A2) and two control connections (SE1, SE2),
- And with the two control connections (SE1, SE2) of the switching stage ( 20 ) connected local oscillator ( 40 ) for generating an oscillator signal (U _LO ) with a certain oscillator frequency (f _LO ),
characterized by :
- Between the input connections (E1, E2) and the output connections (A1, A2) of the switching stage ( 20 ) is a three-pole or four-pole compensation stage ( 30 ) with a number of corresponding pins corresponding to their number of poles (P1, P2, P3, P4) and circuit components ( 31 , 32 , 33 , 34 ),
- Two connection pins (P1, P2) of the compensation stage ( 30 ) are each with an input connection (E1, E2) of the switching stage ( 20 ) and the at least one further connection pin (P3, P4) of the compensation stage ( 30 ) is with an output connection ( A1, A2) of the switching stage ( 20 ) connected,
- A connection of the circuit components ( 31 , 32 , 33 , 34 ) of the compensation stage ( 30 ) is each with a connection pin (P1, P2, P3, P4) of the compensation stage ( 30 ) and the other connection of the circuit components ( 31 , 32nd , 33 , 34 ) of the compensation stage ( 30 ) connected to a common node (K),
- The blocking for DC voltage circuit components ( 31 , 32 , 33 , 34 ) of the compensation stage ( 30 ) are designed symmetrically both on the input side and from the output side with one another in such a way that at the input connections (E1, E2) of the switching stage ( 20 ) and the From the output connections (A1, A2) of the switching stage ( 20 ), pending common-mode signals are first summed in phase, both at the input connections (E1, E2) of the switching stage ( 20 ) and at the output connections (A1, A2) of the switching stage ( 20 ) and then the two sums at the common node (K) of the compensation stage ( 30 ) are added.

2. Multiplicative mixer stage according to claim 1, characterized in that the two, on the input side with the connection pins connected to the input terminals (E1, E2) of the switching stage ( 20 ) (P1, P2) of the compensation stage ( 30 ), are connected circuit components ( 31 , 32 ) are identical.

3. Multiplicative mixer stage according to claim 1 or 2, characterized in that the compensation stage ( 30 ) is designed as a four-pole, and that the two, on the output side with the connection pins (P3, 20 ) connected to the output connections (A1, A2) of the switching stage ( 20 ) P4) of the compensation stage ( 30 ) which circuit components ( 33 , 34 ) are identical.

4. Multiplicative mixer stage according to claim 1 to 3, characterized in that the circuit components ( 31 , 32 , 33 , 34 ) of the compensation stage ( 30 ) have an impedance inversely proportional to the frequency.

5. Multiplicative mixer stage according to one of claims 1 to 4, characterized in that the circuit components ( 31 , 32 , 33 , 34 ) of the compensation stage ( 30 ) are designed as passive two-pole with two connections.

6. Multiplicative mixer stage according to claim 5, characterized in that the circuit components ( 31 , 32 , 33 , 34 ) of the compensation stage ( 30 ) as capacitors (C1, C2, C3, C4) are formed.

7. Multiplicative mixer stage according to one of claims 1 to 6, characterized in that the switching elements (S1, S2, S3, S4) of the switching stage ( 20 ) as a pair of se arranged switching transistors (T3, T4, T5, T6) are formed.

8. Multiplicative mixer stage according to one of claims 1 to 6, characterized in that the switching elements (S1, S2, S3, S4) of the switching stage ( 20 ) are designed as diodes.

9. A multiplicative mixer stage according to one of claims 1 to 8, characterized in that the amplifier stage ( 10 ) is designed as a differential amplifier with amplifier transistors (T1, T2).