DE19506276B4

DE19506276B4 - Method and circuit arrangement for interpolation of sensor signals

Info

Publication number: DE19506276B4
Application number: DE1995106276
Authority: DE
Inventors: Mathias Dr.-Ing.habil. Krauß
Original assignee: Zentrum Mikroelektronik Dresden GmbH
Current assignee: NUMERIK JENA GMBH, 07743 JENA, DE; ZENTRUM MIKROELEKTRONIK DRESDEN AG, 01109 DRES, DE
Priority date: 1995-02-23
Filing date: 1995-02-23
Publication date: 2006-02-23
Anticipated expiration: 2015-02-24
Also published as: DE19506276A1; DE19506276B8

Abstract

Verfahren zur Interpolation von Sensorsignalen, bei dem ein Sinussignal eines Sensors und ein Cosinussignal eines weiteren Sensors einer Widerstandskombination (3 – 6) mit mehreren Abgriffspunkten zugeführt wird und bei dem Abgriffspaare, bestehend aus einem Abgriff eines Widerstandes(3; 4; 5; 6) und einem entsprechenden Abgriff eines anderen Widerstandes (3; 4; 5; 6) in einer Richtung nacheinander über einen Multiplexer (11) gesteuert, abgetastet und in einem Komparator (14) einem Vergleich der Werte ihrer Abgriffe unterzogen werden, wobei jedem Abtastereignis über einen Zähler ein Zählerwert eindeutig zugeordnet wird und anschließend der Nulldurchgang des Abtastwertes ermittelt wird, indem ein von einem zum nächsten Abtastereignis eintretender Polaritätswechsel des aus dem Wertevergleich ermittelten Vergleichswertes festgestellt wird, bei einem Nulldurchgang ein stellungsrepräsentatives Signal ausgegeben und nach einem Polaritätswechsel die Verfahrensschritte in umgekehrter Reihenfolge wiederholt werden, dadurch gekennzeich – net, daß die Abtastfrequenz größer ist als die Signalfrequenz, multipliziert mit der Anzahl der Abgriffspunkte und daß der Multiplexer...method for the interpolation of sensor signals, in which a sinusoidal signal of a Sensor and a cosine signal of another sensor of a resistor combination (3 - 6) is supplied with multiple tapping points and the tap pair, consisting of a tap of a resistor (3; 4; 5; 6) and a corresponding tap of another resistor (3; 4; 5; 6) in one direction after another a multiplexer (11) controlled, sampled and in a comparator (14) undergo a comparison of the values of their taps, wherein each sampling event is over a counter a counter value is assigned uniquely and then the zero crossing of Sample is determined by one from one to the next sample event incoming polarity change of the comparison value determined from the comparison of values is output at a zero crossing a position representative signal and after a polarity change the process steps are repeated in reverse order, characterized in that the sampling frequency is larger as the signal frequency multiplied by the number of tap points and that the multiplexer ...

Description

Die Erfindung betrifft ein Verfahren zur Interpolation von Sensorsignalen nach dem Oberbegriff des Anspruches 1.The The invention relates to a method for interpolating sensor signals according to the preamble of claim 1.

Die Erfindung betrifft weiterhin eine Schaltungsanordnung zur Interpolation von Sensorsignalen nach dem Oberbegriff des Anspruches 2.The The invention further relates to a circuit arrangement for interpolation of sensor signals according to the preamble of claim 2.

Zur Übertragung von Zustandssignalen sind sogenannte inkrementelle Geber bekannt. Derartige Geber werden beispielsweise bei der Übertragung von Drehzeigersignalen eingesetzt. Hierbei werden von einem Sensor an einem rotierenden Teil Sinus- und Cosinussignale erzeugt, die der Lage des rotierenden Teiles bezüglich eines Festpunktes entsprechen. Für eine Weiterver arbeitung dieser Signale ist eine Interpolation derselben in Interpolationswerte erforderlich.For transmission state signals are known as incremental encoders. Such encoders are used, for example, in the transmission of rotary pointer signals used. Here are from a sensor to a rotating Part of sine and cosine signals generated by the location of the rotating Part concerning correspond to a fixed point. For Further processing of these signals is an interpolation of the same required in interpolation values.

Um aus einem Sinus- und einem Cosinussignal eine Vielzahl von Interpolationswerten zu gewinnen, die sich auf eine Periode äquidistant verteilen, sind verschiedene Methoden bekannt geworden. Diese beruhen zumeist auf einer analogen Vorverarbeitung der Sensorsignale mit anschließender A/D-Wandlung und digitaler Ausgabe.Around a plurality of interpolation values from a sine and a cosine signal to win, which are distributed to a period equidistant, are various methods have become known. These are mostly based on an analog preprocessing of the sensor signals with subsequent A / D conversion and digital output.

Die Vorverarbeitung hat die Aufgabe, die Signale ohne Phasenfehler auf vorgegebene gleiche Amplitudenwerte zu verstärken und entsprechende Summen- und Differenzsignale zu bilden, die dann einer A/D-Wandlung unterzogen werden. Die A/D-Wandlung nimmt unter Berücksichtigung des nichtlinearen Funktionsverlaufes eine Digitalisierung in äquidistante Stützstellen vor.The Preprocessing has the task of recording the signals without phase errors to amplify predetermined equal amplitude values and corresponding summation and to form differential signals which then undergo A / D conversion become. The A / D conversion takes into account the nonlinear Functional course a digitization in equidistant support points in front.

Bei Eingangsfrequenzen des Sinus- und Cosinussignales von einigen hundert kHz und mehr als hundert Stützstellen werden an die A/D-Wandlung sehr hohe Anforderungen gestellt, die nach dem bekannten Stand der Technik nur Flash-Wandler erfüllen können.at Input frequencies of the sine and cosine signals of a few hundred kHz and more than a hundred support points For example, the requirements for the A / D conversion are very high according to the known state of the art can only fulfill flash converter.

Nachteilig ist es, daß bei dem Nutzsignal überlagerten Störungen beliebige Interpolationswerte ausgegeben werden können. Bei der in Antriebstechnik üblichen weiteren Signalverarbeitung, die nicht die Absolutwerte sondern nur deren Inkrementierungen zur Ausgabe bringt, kann dies zu Verzählfehlern führen.adversely is it that at superimposed on the useful signal disorders Any interpolation values can be output. at the usual in drive technology further signal processing, not the absolute values but only bringing their increments to the output, this can lead to Verzählfehlern to lead.

Nachteilig ist es bei diesen Flash-Wandlern, daß sie einen hohen Flächen- und Leistungsbedarf aufweisen und daß damit eine Integration der Signalverarbeitung in einem Halbleiterchip erschwert wird. Außerdem fügt sich die für diese Wandler erforderliche Taktversorgung zumeist schlecht in übergeordnete Systeme ein.adversely It is with these flash converters that they have a high area and Have power requirements and that thus an integration of Signal processing in a semiconductor chip is difficult. It also fits the for This converter required clock supply mostly poor in parent Systems.

Außerdem ist es erforderlich, den nichtlinearen Zusammenhang zwischen Signalspannung und Phasenwinkel zu korrigieren und eine ausreichende Unterdrückung von Störspannungen zu gewährleisten. Auch dies führt innerhalb von übergeordneten Systemen zu Problemen, da zumeist gewünschte Systemparameter nicht erreicht werden können.Besides that is it requires the nonlinear relationship between signal voltage and correct phase angle and sufficient suppression of interference voltages to ensure. This too leads within higher-level systems to problems, since mostly desired system parameters can not be reached.

Aus der Zeitschrift "tm – Technisches Messen", 60 (1993), R. Oldenbourg Verlag, ist auf den Seiten 99 ff. eine Lösung angegeben, die die 9Signalverknüpfung, d.h. die Summen- und Differenzbildung und die Korrektur in vorteilhafter Art und Weise löst. Dabei wird eine Brückenschaltung angegeben, die aus Widerständen besteht. Die Widerstände berücksichtigen in ihrer Abstufung den Funktionsverlauf. Es sind mehrere Brückenabgriffe vorgesehen, an die Komparatoren angeschlossen sind. Dabei wird jeweils ein Komparator mit zwei innerhalb der Brücke diagonal gegenüberliegenden Abgriffen beaufschlagt. Das Bild aller Komparatorausgänge liefert das repräsentierende Signal. Zusammen mit den an die Brückenabgriffe angeschlossenen Komparatoren wird also ein an die speziellen Anforderungen angepaßter Flash-Converter realisiert.Out the magazine "tm - Technical Messages ", 60 (1993), R. Oldenbourg Verlag, a solution is given on pages 99 ff. the 9 signal connection, i.e. the sum and difference and the correction in an advantageous Fashion triggers. This is a bridge circuit indicated, consisting of resistors consists. The resistors consider in their gradation, the functional course. There are several bridge taps provided, are connected to the comparators. In each case a comparator with two diagonally opposite inside the bridge Tapped applied. The image of all comparator outputs delivers the representative Signal. Together with the connected to the bridge taps Comparators will therefore be adapted to the specific requirements Flash Converter realized.

Nachteilig ist allerdings, daß bei Verwendung dieses Prinzips zur Realisierung eines Analoginterpolators als Einchiplösung dadurch weiterhin die genannten Probleme bestehen, mit der Ausnahme, daß die Aufgabe der Korrektur der Nichtlinearität gelöst ist.adversely is, however, that at Use of this principle for the realization of an analogue interpolator as a single chip solution this continues to cause the problems mentioned, with the exception that the Problem of correction of nonlinearity is solved.

Weiterhin ist es nachteilig, daß sich die Zahl der benötigten Komparatoren erheblich erhöht, da eine Anzahl erforderlich ist, die der Hälfte der Anzahl der Brückenabgriffe entspricht. Wird ein hoher Interpolationsfaktor gefordert, führt diese hohe Anzahl erforderlicher Komparatoren zu einer erheblichen Vergrößerung des Gesamtaufwandes.Farther it is disadvantageous that the number of needed Considerably increased comparators since a number is required that is half the number of bridge taps equivalent. If a high interpolation factor is required, this leads high number of required comparators to a significant increase in the Total expenditure.

Neben dem hohen schaltungstechnischen Aufwand besteht ein großer Flächen- und Leistungsbedarf und es wird eine Übereinstimmung der Komparatoren in den Parametern Offsetspannung und Verzögerungszeit gefordert, was hohe Anforderungen an den Herstellungsprozeß stellt.Next the high circuit complexity is a large area and Power requirement and it will match the comparators in the parameters offset voltage and delay time required what places high demands on the manufacturing process.

Ein allgemeiner Stand der Technik wird in der DE 39 18 732 A1 , der DE 41 14 419 A1 , der DE 89 15 310.3 U1 und der EP 0 412 481 A2 dargestellt.A general state of the art is in the DE 39 18 732 A1 , of the DE 41 14 419 A1 , of the DE 89 15 310.3 U1 and the EP 0 412 481 A2 shown.

In der CH-PS 417 979 werden ein Verfahren und eine Anordnung beschrieben, bei dem Sinus- und Cosinussignale durch zwei Sensoren geliefert werden. Diese Signale werden über jeweils einen Sinus- und einen Cosinusverstärker verstärkt und mit diesen Signalen jeweils ein Sinus- bzw. ein Cosinuspotentiometer beaufschlagt. Diese Potentiometer sind mit mehreren Abgriffen versehen, wobei jedem einzelnen Abgriff ein entsprechender Winkelwert zugeschrieben wird. Diese Abgriffe werden jeweils paarweise abgetastet. Zu einem Abgriffspaar gehören dabei ein Abgriff des Sinuspotentiometers und ein entsprechender Abgriff des Cosinuspotentiometers. Das Abgriffspaar wird einem Differenzverstärker zugeleitet, der ein Fehlersignal liefert, das von der Differenz zwischen den Spannungen an den Abgriffen abhängt. Entsprechend dieses Fehlersignales werden die Abgriffe nacheinander in einer Richtung zugeschaltet, in der das Fehlersignal nahezu aufgehoben werden kann. Dabei erzeugt jedes Weiterschalten eines Abgriffspaares einen Ausgangsimpuls. Diese Ausgangsimpulse werden in einem Zähler addiert, so daß dieser aus der Gesamtsumme die Stellung des zu messenden Objektes anzeigt. Nach Feststellung eines Polaritätswechsels beim Wertevergleich des Abgriffspaares werden die Verfahrensschritte in entgegengesetzter Abtastrichtung wiederholt.In CH-PS 417 979 a method and an arrangement are described in which sine and cosine signals are supplied by two sensors. These signals are amplified by a respective sine and a cosine amplifier and with These signals are each applied a sine or a cosine potentiometer. These potentiometers are provided with multiple taps, each tap being assigned a corresponding angle value. These taps are sampled in pairs. To a tap pair include a tap of the Sinuspotentiometers and a corresponding tap of the Cosinuspotentiometers. The tap pair is fed to a differential amplifier which provides an error signal that depends on the difference between the voltages on the taps. According to this error signal, the taps are switched on one after the other in a direction in which the error signal can be almost canceled. Each indexing of a tap pair generates an output pulse. These output pulses are added in a counter so that it indicates the position of the object to be measured from the total. After detecting a polarity change in the value comparison of the tap pair, the method steps are repeated in the opposite scanning direction.

Nachteilig ist es bei dem bekannten Verfahren, daß hierbei die Steuerung durch eine starre Impulsquelle übernommen wird. Diese Impulsquelle erfordert den Einsatz eines Quarzgenerators, dessen Taktfrequenz zur Sicherheit immer unter der technologisch bedingten dynamischen Grenze der Schaltungsanordnung zu liegen hat. Würde zur Vermeidung eines Quarzgenerators ein freischwingender Generator eingesetzt werden, was z.B. zur Realisierung einer on-chip-Lösung erforderlich wäre, müßte die Taktfrequenz noch niedriger gewählt werden, da der Taktgenerator zusätzlich selbst technologischen Schwankungen unterliegen würde. Damit wird durch das bekannte Verfahren nach der genannten CH-PS 417 979 ein Echtzeitbetrieb nur für sehr langsame Bewegungsabläufe ermöglicht oder der schaltungstechnische Aufwand erhöht sich erheblich. Unter Echtzeitbetrieb ist dabei zu verstehen, daß die angegebenen Interpolationswerte eine gültige Information des Bewegungsablaufes und nicht nur einer statischen Stellung enthalten.adversely it is in the known method that in this case the control by adopted a rigid pulse source becomes. This pulse source requires the use of a quartz generator, its clock frequency for safety always under the technological conditional dynamic limit of the circuit arrangement has to lie. Would to Avoiding a quartz generator, a free-running generator are used, which is e.g. required to realize an on-chip solution that would be necessary Clock frequency even lower be, because the clock generator in addition itself subject to technological fluctuations. In order to is by the known method according to the said CH-PS 417 979 a Real-time operation only for very slow movements allows or the circuit complexity increases significantly. Under real-time operation is to be understood that the given interpolation values a valid information of the movement and not just a static position.

Weiterhin ist zu verzeichnen, daß Komparatoren, wie sie für einen Wertevergleich der Abgriffspaare bei einer digital arbeitenden integrierten Lösung des bekannten Verfahrens erforderlich wären, bei kleinen Eingangsspannungen, wie sie beispielsweise in der Nähe der Sollstelle auftreten, erheblich langsamer reagieren. Bei einem Einsatz des bekannten Verfahrens müßte immer mit einer Reaktionszeit gerechnet werden, wie sie für kleine Eingangssignale erforderlich ist. Auch dies setzt dem Echtzeitbetrieb des bekannten Verfahrens Grenzen.Farther It should be noted that comparators, as for a value comparison of the tap pairs in a digital working integrated solution required by the known method, at low input voltages, as they are close for example the setpoint occur, react significantly slower. At a Use of the known method would always counted with a reaction time be as they are for small input signals is required. This also sets the real-time operation of the known method limits.

Die Schaltungsanordnung, wie sie in der CH-PS 417 979 beschrieben ist, zeigt den Nachteil, daß eine Widerstandkombination aus zwei Widerständen, nämlich dem Sinus- und dem Cosinuspotentiometer, vorgesehen ist. Eine derartige Widerstandskombination erfordert es, daß bei einem Polaritätswechsel des Eingangssignales an dem Sinus- oder Cosinusverstärker, diese umzuschalten wären. Eine deratige Umschaltung der Verstärker wurde eine erhebeliche Erhöhung des schaltungstechnischen Aufwandes bedeuten. Andererseits würde ein Verstärkerumschalten zum einen eine Begrenzung der Genauigkeit mit sich bringen, da jeder Verstärker einen Offset aufweist, der im Normalfalls mit anderen Offsets (z.B. der eines Sensors) auf Null kalibriert wird. Erfolgt eine Verstärkerumschaltung, kann keine Kalibrierung mehr vorgenommen werden, das diese nur für einen Schaltzustand vorgenommen werden kann. Im anderen Schaltzustand würde sie einen zusätzlichen Fehler (statischer Interpolationsfehler) erzeugen. Damit verringert sich die Genauigkeit.The Circuit arrangement, as described in CH-PS 417 979, shows the disadvantage that a Resistor combination of two resistors, namely the sine and cosine potentiometer, is provided. Such a resistor combination requires it that at a polarity change the input signal to the sine or cosine amplifier, this would be to switch. A deratige switching of the amplifier became a leveraged raise mean the circuit complexity. On the other hand, an amplifier would switch on the one hand, a limitation of accuracy, since everyone Amplifier one Offset, which normally coincides with other offsets (e.g. of a sensor) is calibrated to zero. If an amplifier switch, Calibration can no longer be done, this only for one Switching state can be made. In the other switching state she would An additional Generate error (static interpolation error). This reduces the accuracy.

Zum anderen bewirkte ein Umschalten des Verstärkers einen Einschwingvorgang am Komparatorausgang, der eine Einschwingzeit erfordert.To the other, switching the amplifier caused a transient at the comparator output, which requires a settling time.

Aufgabe der Erfindung ist es, ein Verfahren und eine Schaltungsanordnung zur Interpolation von Sensorsignalen anzugeben, mit dem unter Gewährleistung einer schaltungstechnischen Integrationsfähigkeit und einem geringen schaltungstechnischen Aufwand eine hohe Genauigkeit ermöglicht und ein Echtzeitbetrieb realisiert werden kann.task The invention is a method and a circuit arrangement for the interpolation of sensor signals, with the under warranty a circuit integration ability and a low circuit complexity allows high accuracy and a real-time operation can be realized.

Gemäß der Erfindung wird die Aufgabe verfahrensseitig dadurch gelöst, daß die Abtastfrequenz größer ist als die Signalfrequenz, multipliziert mit der Anzahl der Abgriffspunkte und daß der Mulitplexer durch den Zähler gesteuert wird.According to the invention the object is achieved procedurally in that the sampling frequency is greater as the signal frequency multiplied by the number of tap points and that the Multiplexer through the counter is controlled.

Da die Abtastfrequenz wesentlich höher als die Signalfrequenz ist, wird über die Abtastung in der einen Abtastrichtung sehr schnell das Abriffspaar ermittelt, bei dem der Wertevergleich eine Polaritätsumkehr des Vergleichswertes zeigt. Ist der Vergleichswert ein digitaler Wert, so wird sich diese Polaritätsumkehr in einer Änderung des logischen Ausgangspegels darstellen. Neben der Ausgabe des Signals, das die Stellung des entsprechenden Abgriffspaares repräsentiert, kehrt sich die Abtastrichtung um. Es werden also die in den vorhergehenden Abtastschritten abgetasteten Abgriffspaare wieder abgetastet. Hat sich die Stellung des den Nulldurchgang repräsentierenden Abgriffspaares nicht verändert, wird also sofort wieder eine Polaritätsumkehr des Vergleichswertes festgestellt. Damit wiederholt sich die Richtungsumkehr erneut. Die Abtastung pendelt also stets um das Abgriffspaar, das den Nulldurchgang repräsentiert.There the sampling frequency much higher when the signal frequency is over the sample in the one Scanning quickly determined the Abriffspaar, in which the Value comparison a polarity reversal of the comparison value. Is the comparison value a digital one Value, so will this polarity reversal in a change represent the logical output level. In addition to the output of the signal, that represents the position of the corresponding tap pair, the scan direction reverses. So they are the ones in the previous ones Sensing steps sampled tap pairs scanned again. Has the position of the tap pair representing the zero crossing not changed, So immediately becomes a polarity reversal of the comparison value detected. This reverses the direction reversal again. The scan thus always oscillates around the tap pair, which is the zero crossing represents.

Die Aufgabe wird weiterhin durch eine Schaltungsanordnung gelöst, bei der die Widerstandskombination als Brückenschaltung derart ausgebildet ist, daß ein Ausgang des Sinusverstärkers mit einem ersten Brückenspeisepunkt, ein invertierender Ausgang des Sinusverstärkers mit einem dem ersten diametral gegenüberliegenden zweiten Brückenspeisepunkt, ein Ausgang des Cosinusverstärkers mit einem dritten Brückenspeisepunkt und ein invertierter Ausgang des Cosinusverstärkers mit einem dem dritten diametral gegenüberliegenden vierten Brückenspeisepunkt verbunden ist. Der Zähler ist als Vor-/Rückwärtszähler ausgebildet und in der Steuerschaltung angeordnet, die mit dem Multiplexer steuernd verbunden ist.The Task is further solved by a circuit arrangement, in the resistor combination designed as a bridge circuit such is that one Output of the sine wave amplifier with a first bridge feed point, an inverting output of the sine wave amplifier with one of the first diametrically opposite second bridge feed point, an output of the cosine amplifier with a third bridge entry point and an inverted output of the cosine amplifier having a third one diametrically opposite fourth bridge feedpoint connected is. The counter is designed as a forward / backward counter and in the control circuit which controls with the multiplexer connected is.

Vorteihafte Weiterbildungen sind Gegenstand der unteransprücheVorteihafte Further developments are the subject of the dependent claims

In Abhängigkeit von der Stellung des Vor-/Rückwärtszähler werden die Abgriffspaare nacheinander mit dem Komparator verbunden. Der Komparatorausgang seinerseits entscheidet über die Richtung, in die der Vor-/Rückwärtszähler zählt.In dependence from the position of the up / down counter the tap pairs are connected one after the other to the comparator. The comparator output in turn, decide about the direction in which the up / down counter counts.

Wird ein Abgriffspaar mit dem Komparator verbunden, das den Nulldurchgang des Sensorsignales repräsentiert, wird an dem Komparator eine Umkehr des logischen Ausgangspegels erfolgen, da die Werte an den zu dem Abgriffspaar gehörenden Abgriffen entweder gleich sind oder da deren Differenz umgekehrt verschieden von Null ist als bei dem vorhergehend abgetasteten Abgriffspaar.Becomes a tap pair is connected to the comparator, which is the zero crossing represents the sensor signal, At the comparator, a reversal of the logic output level occurs because the values are at the taps belonging to the tap pair are either the same or because the difference is the other way around is zero than the previously sampled tap pair.

Durch die Rückwirkung des Komparatorausganges auf den Vor/Rückwärtszähler wird die Abtastrichtung durch eine Umkehr der Zählrichtung erzeugt.By the retroactive effect the comparator output to the up / down counter becomes the scanning direction by reversing the counting direction generated.

In einer günstigen Ausgestaltung der erfindungsgemäßen Schaltungsanordnung ist vorgesehen, daß der Multiplexer aus zwei Anologmultiplexern besteht.In a cheap one Embodiment of the circuit arrangement according to the invention is provided that the Multiplexer consists of two Anologmultiplexern.

Weiterhin ist es zweckmäßig, daß der Vor-/Rückwärtszähler über einen 2-aus-n-Dekoder mit den Analogmultiplexern verbunden ist, durch den diese gesteuert werden.Farther It is expedient that the up / down counter over a 2-out-of-n decoder connected to the analog multiplexers, through these are controlled.

Weiterhin ist es zweckmäßig, einen Komparator vorzusehen, der aus einem symmetrischen Nullspannungskomparator besteht.Farther it is appropriate, a Provide comparator consisting of a balanced zero voltage comparator consists.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Die zugehörige Zeichnung zeigt ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung.The Invention will be explained in more detail with reference to an embodiment. The associated Drawing shows a block diagram of a circuit arrangement according to the invention.

Die Schaltungsanordnung dient der digitalen Darstellung der Drehlage eines rotierenden Teiles. Sie stellt damit eine Drehzeigeranordnung dar.The Circuit arrangement serves the digital representation of the rotational position a rotating part. It thus provides a rotary pointer arrangement represents.

Von nicht näher dargestellten Sensoren, die sich an oder in der Nähe des rotierenden Teiles befinden, wird ein Sinussignal an den Eingang eines Sinusverstärkers 1 und ein Cosinussignal an den Eingang eines Cosinusverstärkers 2 angelegt.From unspecified sensors located at or near the rotating part, a sinusoidal signal is applied to the input of a sine wave amplifier 1 and a cosine signal to the input of a cosine amplifier 2 created.

In der Schaltungsanordnung ist eine Brückenschaltung, beste hend aus den Brückenwiderständen 3 bis 6 vorgesehen. Dabei ist der Sinusverstärker 1 mit seinem Ausgang 7 und seinem invertierten Ausgang 8 mit den in der Zeichnung dargestellten vertikalen Brückenspeisepunkten der Brückenschaltung und der Ausgang 9 sowie der invertierte Ausgang 10 des Cosinusverstärkers 2 mit den horizontalen Brückenspeisepunkten der Brückenschaltung verbunden.In the circuit arrangement is a bridge circuit, the best starting from the bridge resistors 3 to 6 intended. Here is the sine amplifier 1 with his exit 7 and its inverted output 8th with the vertical bridge feed points of the bridge circuit and the output shown in the drawing 9 as well as the inverted output 10 of the cosine amplifier 2 connected to the horizontal bridge feed points of the bridge circuit.

Die Brückenwiderstände 3 bis 6 weisen je 50 Abgriffspunkte auf, die mit einem aus zwei Analogmultiplexern bestehenden Multiplexer 11 verbunden sind.The bridge resistors 3 to 6 each have 50 tap points, with a multiplexer consisting of two analog multiplexers 11 are connected.

Weiterhin ist in der Schaltungsanordnung eine Steuerschaltung 12 vorgesehen, die einen 2-aus-n-Dekoder und einen Vor-/Rückwärtszähler beinhaltet. Gesteuert wird die Steuerschaltung 12 über einen Taktgenerator 13, wie es nachfolgend näher beschrieben wird.Furthermore, in the circuit arrangement, a control circuit 12 provided, which includes a 2-out-of-n decoder and a forward / backward counter. The control circuit is controlled 12 via a clock generator 13 , as described in more detail below.

Über den 2-aus-n-Dekoder der Steuerschaltung 12 wird der Multiplexer 11 derart gesteuert, daß je einen Abgriffspunkt des Brückenwiderstandes 3 mit einem diametral gegenüberliegenden Abgriffspunkt des Brückenwiderstandes 6 oder einen Abgriffspunkt des Brückenwiderstandes 4 mit einem diametral gegenüberliegenden Abgriffspunkt des Brückenwiderstandes 5 jeweils als ein Abgriffspaar mit den Eingängen eines Komparators 14, der aus einem symmetrischen Nullspannungskomparator besteht, verbunden werden.Via the 2-out-of-n decoder of the control circuit 12 becomes the multiplexer 11 controlled such that each a tapping point of the bridge resistance 3 with a diametrically opposite tapping point of the bridge resistance 6 or a tapping point of the bridge resistance 4 with a diametrically opposite tapping point of the bridge resistance 5 each as a tap pair with the inputs of a comparator 14 , which consists of a balanced zero voltage comparator.

Der Ausgang des Komparators 14 ist wiederum mit der Steuerschaltung 12 verbunden.The output of the comparator 14 is in turn with the control circuit 12 connected.

Wie bereits dargestellt, verbindet der Multiplexer 11 in Abhängigkeit des Wertes des Vor-/Rückwärtszählers in der Steuerschaltung 12 die Abgriffspaare mit den Eingängen des Komparators 14. Abhängig vom logischen Ausgangspegel des Komparators 14 wird dann ein Vor- oder Rückwärtszählimpuls erzeugt, wodurch der Komparator 14 über den Multiplexer 11 mit dem nächsten oder dem vorangegangenen Abgriffspaar verbunden wird.As already shown, the multiplexer connects 11 depending on the value of the up / down counter in the control circuit 12 the tap pairs with the inputs of the comparator 14 , Depending on the logic output level of the comparator 14 Then, a forward or Rückwärtszählimpuls generated, whereby the comparator 14 over the multiplexer 11 is connected to the next or previous tap pair.

Da die Brückenwiderstände 3 bis 6 so bemessen sind, daß bei Anliegen von orthogonalen Sinusspannungen an den jeweils gegenüberliegenden Brückenspeisepunkten die Nulldurchgänge der sinusförmigen Spannungen an den Abgriffspaaren äquidistanten Interpolationspunkten entsprechen, wird der Vor-/Rückwärtszähler vom Komparator 14 so lange in eine Richtung gezählt, bis der Nulldurchgang erreicht ist, wobei die entsprechende Zählerstellung dann den Interpolationspunkt repräsentiert. Diese Zählerstellung wird, durch die Steuerschaltung 12 kodiert an den Ausgang 15 der Steuerschaltung 12 gegeben.Because the bridge resistors 3 to 6 are dimensioned so that when concerns of orthogonal Si nusspannungen at the opposite bridge feed points corresponding to the zero crossings of the sinusoidal voltages at the Abgriffspaaren equidistant Interpolationspunkten, the up / down counter from the comparator 14 counted in one direction until the zero crossing is reached, the corresponding counter position then representing the interpolation point. This count is made by the control circuit 12 encodes to the output 15 the control circuit 12 given.

Im quasistatischen Betrieb pendelt das Abtasten zwischen den beiden Abgriffspaaren, zwischen denen der tatsächliche Nulldurchgang liegt, mit einer Frequenz, die durch die systembedingte Verzögerungszeit vorgegeben ist. Dieses Pendeln kann am digitalen Ausgang durch zusätzliche Schaltungsmaßnahmen unterdrückt werden.in the Quasi-static operation oscillates the scanning between the two Tap pairs between which the actual zero crossing lies with a frequency caused by the system-related delay time is predetermined. This commuting can be done at the digital output by additional circuit measures repressed become.

Mit dieser Schaltungsanordnung wird die erfindungsgemäße Aufgabenstellung unabhängig von einem Interpolationsfaktor mit einem einzigen Komparator 14 gelöst, wohingegen nach dem Stand der Technik eine Vielzahl von Komparatoren benötigt wird. Die von diesem Komparator 14 zu erreichenden Parameter, insbesondere Offsetspannung und Verzögerungszeit, müssen zwar bestimmten absoluten Forderungen genügen, sind bezüglich ihrer Toleranzen jedoch unkritisch. Dies ist eine wesentliche Voraussetzung für die Realisierbarkeit in einem Standard-CMOS-Prozeß.With this circuit arrangement, the task according to the invention is independent of an interpolation factor with a single comparator 14 whereas in the prior art a large number of comparators are needed. The of this comparator 14 Although the parameters to be achieved, in particular offset voltage and delay time, must satisfy certain absolute requirements, they are not critical with regard to their tolerances. This is an essential prerequisite for the feasibility in a standard CMOS process.

Gleichzeitig ermöglicht die Realisierung von nur einem Komparator 14 auch kleinere Absolutwerte für Verzögerungszeit und Offset, da der Wegfall von strengen Restriktionen in Bezug auf die Fläche und die Verlustleistung mehr schaltungstechnischen Spielraum zur Verbesserung der oben genannten Parameter läßt und dennoch mit einer erheblichen Reduzierung von Flächen- und Leistungsbedarf der gesamten Anordnung verbunden ist. Damit ist eine wesentliche Voraussetzung für das Erreichen einer hohen Geschwindigkeit gegeben.At the same time allows the realization of only one comparator 14 Also, smaller absolute values for delay time and offset, since the elimination of strict restrictions in terms of area and power dissipation leaves more circuit margin to improve the above parameters and yet associated with a significant reduction in area and power requirements of the entire arrangement. This is an essential condition for achieving a high speed.

Als Komparator 14 wird in dem Ausführungsbeispiel ein getakteter Komparator, bestehend aus Vorverstärker, gelatchten Flip-Flop und Daten-Transient-Detektor eingesetzt, der an seinen Ausgängen ein Daten- und ein Strobe-Signal bereitstellt. Dieser Aufbau sichert für verschiedene Eingangsspannungen die jeweils maximale Geschwindigkeit und verhindert gleichzeitig die Ausgabe von undefinierten Pegeln an die Steuerschaltung 12.As a comparator 14 In the embodiment, a clocked comparator, consisting of preamplifier, latched flip-flop and data transient detector is used, which provides a data and a strobe signal at its outputs. This structure ensures the maximum speed for different input voltages and at the same time prevents the output of undefined levels to the control circuit 12 ,

Der Latch-Takt für den Komparator 14 wird erfindungsgemäß über eine Verzögerungsschaltung, die das Zeitverhalten der Steuerschaltung 12, der des Multiplexers 11 und des Vorverstärkers simuliert, aus dem Strobe-Impuls gewonnen, welcher als Takt für die Steuerschaltung 12 dient. Dadurch arbeitet die Schaltungsanordnung in sich geschlossen und kommt ohne einen exteren Takt aus.The latch clock for the comparator 14 According to the invention via a delay circuit, the timing of the control circuit 12 , that of the multiplexer 11 and the preamplifier, derived from the strobe pulse, which acts as a clock for the control circuit 12 serves. As a result, the circuit operates closed and comes without an external clock.

11: Sinusverstärkersinus amplifier
22: CosinusverstärkerCosinusverstärker
33: Brückenwiderstandbridge resistance
44: ""
55: ""
66: ""
77: Ausgang des Sinusverstärkersoutput of the sine wave amplifier
88th: invertierter Ausgang des Sinusverstärkersinverted Output of the sine wave amplifier
99: Ausgang des Cosinusverstärkersoutput of the cosine amplifier
1010: invertierter Ausgang des Cosinusverstärkersinverted Output of the cosine amplifier
1111: Multiplexermultiplexer
1212: Steuerschaltungcontrol circuit
1313: Taktgeneratorclock generator
1414: Komparatorcomparator
1515: digitaler Ausgangdigital output

Claims

Method for interpolation of sensor signals, in which a sine signal of a sensor and a cosine signal of another sensor of a resistor combination ( 3 - 6 ) is supplied with a plurality of tapping points and in the Abgriffspaare, consisting of a tap of a resistor ( 3 ; 4 ; 5 ; 6 ) and a corresponding tap of another resistor ( 3 ; 4 ; 5 ; 6 ) in one direction successively via a multiplexer ( 11 ), sampled and stored in a comparator ( 14 ) are subjected to a comparison of the values of their taps, wherein each sampling event is uniquely assigned a counter value via a counter and then the zero crossing of the sample is determined by determining a polarity change of the comparison value determined from the comparison of values occurring at the time of a next sampling event Zero-crossing output a position-representative signal and the process steps are repeated in reverse order after a polarity change, characterized in that the sampling frequency is greater than the signal frequency multiplied by the number of tapping points and that the multiplexer ( 11 ) is controlled by the counter.

Circuit arrangement for interpolation of sensor signals with a resistor combination ( 3 - 6 ) with several taps on the resistors ( 3 ; 4 ; 5 ; 6 ), wherein the resistor combination ( 3 - 6 ) with the output of a sine wave ( 1 ) and with the output of a cosine amplifier ( 2 ), with a comparator ( 14 ) for value comparison of a tap pair, consisting of a tap of a resistor ( 3 ; 4 ; 5 ; 6 ) and a corresponding tap of another resistor ( 3 ; 4 ; 5 ; 6 ), of the by means of a multiplexer ( 11 ) is connectable to different tap pairs, a counter that counts the sample events with a control circuit ( 12 ) which is connected to the comparator output such that the counting direction is dependent on the comparator output, characterized in that the resistor combination ( 3 - 6 ) is designed as a bridge circuit such that an output of the sine wave amplifier ( 1 ) with a first bridge feed point, an inverting output of the sine wave amplifier ( 1 ) with a first diametrically opposite second bridge feed point, an output of the cosine amplifier ( 2 ) with a third bridge feed point and an inverted output of the cosine amplifier ( 2 ) is connected to a third diametrically opposite fourth bridge feed point, and that the counter is formed as a forward / backward counter and is arranged in the control circuit, which is connected to the multiplexer controlling.

Circuit arrangement according to Claim 2, characterized in that the multiplexer ( 11 ) consists of two analog multiplexers.

Circuit arrangement according to Claim 3, characterized that the Up / down counter via one 2-out-n decoder connected to the analog multiplexers, through these are controlled.

Circuit arrangement according to one of Claims 2 to 4, characterized in that the comparator ( 14 ) consists of a balanced zero voltage comparator.