DE1950533C3

DE1950533C3 - Process for the production of semiconductor components using a selective electrolytic etching process

Info

Publication number: DE1950533C3
Application number: DE19691950533
Authority: DE
Inventors: Hendrikus Josephus Antonius van; Smolders Franciscus Josephus Bernardus; Theunissen Matthias Johannes Joseph; Eindhoven Dijk (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1968-10-09
Filing date: 1969-10-07
Publication date: 1977-02-10

Description

örtlich Zonen eines anderen Leitfähigkeitstyps und/ oder einer anderen Leitfähigkeit z.B. durch Diffusion oder durch andere Verfahren zum Einführen von Dotierungen, z.B. durch Ionenimplantation, gebildet werden können.local zones of a different conductivity type and / or another conductivity, e.g., by diffusion or by other methods of introducing dopants, e.g., by ion implantation can be.

Die Erfindung, die diese Aufgabe löst, betrifft ein Verfahren der eingangs angegebenen Art und besteht darin, daß auf dem niederohmigen η-leitenden Substratmaterial eine epitaktische Schicht aus p-leitendem Material mit einer derartigen Zusammensetzung und auf derartige Weise angebracht wird, daß eine hochohmige η-leitende Süicumschicht zwischen dem η-leitenden Substratmaterial mit niedrigem spezifischem Widerstand und dem p-leitenden Material entsteht, die genügt, um beinvselektiven elektrolytischen Ätzvorgang an der Stelle dieser hochohmigen n-leitenden Siliciumschicht die Ätzwirkung zu hemmen. Die Ausdrücke »niederohmiges« und »hochohmiges« η-leitendes Silicium beziehen sich hier auf einen spezifischen elektrischen Widerstand dieser Materialien, bei dem diese beim elektrolytischen Ätzvorgang gelöst bzw. nahezu nicht gelöst werden. Zu diesem Zweck wird für das Substratmaterial vorzugsweise n-leitendes Silicium mit einem spezifischen Widerstand von höchstens 0,01 Ω cm gewählt.The invention that solves this problem relates to a Method of the type indicated at the beginning and consists in that an epitaxial layer of p-conductive material with such a composition is placed on the low-resistance η-conductive substrate material and is attached in such a way that a high-resistance η-conductive Süicumschicht between the η-conductive substrate material with low specific resistance and the p-conductive material arises, which is sufficient to be vselective electrolytic To inhibit the etching process at the point of this high-resistance n-conductive silicon layer. The terms "low resistance" and "high resistance" η-conductive silicon relate here to a specific electrical resistance of these materials, in which these are dissolved or almost not dissolved during the electrolytic etching process. To this end is preferably used for the substrate material n-type silicon with a specific resistance of selected at most 0.01 Ω cm.

Wie schon in der niederländischen Patentanmeldung 6 703 013 beschrieben wurde, genügt für das selektive Wegätzen niederohmigen η-leitenden Siliciums unter Beibehaltung von angrenzendem hochohmigem η-leitenden Silicium die Verwendung eines Anodenkontakts an niederohmigen η-leitenden SiIi ciummaterial des Subtrats, ohne daß an die epitaktische Siliciumschicht eine Gegenspannung angelegt wird. Selbstverständlich soll beim Verfahren nach der Erfindung kein direkter Anodenkontakt am p-leitenden Material der epitaktischen Schicht vorgesehen werden.As already described in Dutch patent application 6 703 013, the use of one is sufficient for the selective etching away of low-resistance η-conductive silicon while maintaining adjacent high-resistance η-conductive silicon Anode contact on low-resistance η-conductive SiIi cium material of the substrate without a counter voltage being applied to the epitaxial silicon layer will. Of course, in the method according to the invention, no direct anode contact should be provided on the p-conductive material of the epitaxial layer will.

Zum Erhalten einer hochohmigen η-leitenden Siliciumschicht, die während des Ätzvorgangs einem fortgesetzten Abätzen hinreichend entgegenwirken kann, ist es nicht erforderlich, daß nach dem Anbringen der p-leitenden epitaktischen Siliciumschicht derart nacherhitzt wird, daß eine Diffusion der verwendeten Dotierungsstoffe stattfindet. Eine derartige Diffusion kann nämlich statt eines schroffen pn-Übergangs einen allmählich verlaufenden pn-Übergang ergeben, wobei ein Teil dieses pn-Übergangs aus hochohmigem η-leitendem Material besteht. Es kann nämlich beim Verfahren nach der Erfindung genügend sein, wenn beim Anbringen der epitaktischen Siliciumschicht eine Substrattemperatur angewandt wird, die derart hoch ist, daß eine solche Diffusion von Dotierungsstoffen eintritt. Zu diesem Zweck wird bei der epitaktischen Ablagerung vorzugsweise eine Substrattemperatur von mindestens 1000° C, z.B. zwischen 1050° C und 1250° C, angewandt. Es sei noch bemerkt, daß in der gebildeten Ubergangsschicht die Verteilung der Dotierungsstoffe nicht lediglich durch übliche Diffusionsvorgänge jedes Dotierungsstoffes an sich infolge eines Konzentrationsgradienten bestimmt zu werden braucht, sondern daß auch andere Erscheinungen, wie gegenseitige Beeinflussung verschiedener Dotierungsstoffe, z.B. Verdrängung oder das Auftreten von Dnftfeldern, eine Rolle spielen können.To obtain a high-resistance η-conductive silicon layer, which during the etching process a can adequately counteract continued etching, it is not necessary that after the application of the p-conducting epitaxial silicon layer is post-heated in such a way that a diffusion of the dopants used takes place. Such a one Instead of a sharp pn junction, diffusion can result in a gradually running pn junction, part of this pn junction being made of high-resistance η-conductive material. It can namely be sufficient in the method according to the invention when attaching the epitaxial Silicon layer, a substrate temperature is applied which is so high that such diffusion of dopants occurs. For this purpose, the epitaxial deposition preferably uses one Substrate temperature of at least 1000 ° C, e.g. between 1050 ° C and 1250 ° C, applied. Be it also noted that in the transition layer formed, the distribution of the dopants is not only by the usual diffusion processes of each dopant per se as a result of a concentration gradient needs to be determined, but that other phenomena, such as mutual influence of different dopants, e.g. displacement or the appearance of thin fields can play a role.

Es hat sich weiter als günstig erwiesen, wenn für die epitaktische Siliciumschicht p-leitendes Material mit einem nicht zu niedrigen spezifischen WiderstandIt has also proven to be advantageous if p-conductive material for the epitaxial silicon layer with a resistivity that is not too low gewählt wird. So wurden befriedigende Ergebnisse erhalten, wenn während der Epitaxie p-leitendes Silicium mit einem spezifischen Widerstand von mindestens 0,5 Ω ■ cm abgelagert wird. Dabei hat sich sogaris chosen. Satisfactory results were obtained if p-type silicon with a specific resistance of at least 0.5 Ω · cm is deposited during the epitaxy. It even has herausgestellt, daß dieses p-leitende Material während des elektrolytischen Ätzvorgangs der Einwirkung des Elektrolyten ausgesetzt werden kamin, ohne daß dieses p-leitende Material merklich angegriffen wird. Bisher läßt sich diese Erscheinung nicht auf befound that this p-type material can be exposed to the action of the electrolyte during the electrolytic etching process without that this p-type material is noticeably attacked. So far this phenomenon cannot be reduced to friedigende Weise erklären.explain in a peaceful way.

Wie in der niederländischen Patentanmeldung 6703013 beschrieben wurde, wird zum Ätzen vorzugsweise ein Fluorionen enthaltender Elektrolyt verwendet. Das Vorhandensein dieser Ionen, die für dasAs described in Dutch patent application 6703013, an electrolyte containing fluorine ions is preferably used for etching. The presence of these ions necessary for the

»5 Wegätzen des Substratmaterials aus niederohmigem η-leitendem Silicium verantwortlich sind, kann, wie sich herausgestellt hat, die Bildung einer passivieren Oberfläche auf hochohmigen η-leitenden Silicium nicht ohne weiteres verhindern, oder könnte mögli»5 Etching away the substrate material made of low-resistance η-conductive silicon can, as it turned out, the formation of a passivate Surface on high-resistance η-conductive silicon not easily prevent, or could possibly be cherweise die Bildung einer derartigen passivierten Oberfläche sogar fördern.the formation of such a passivated Even promote the surface.

Des weiteren können vor dem Durchführen des elcktrolytischen Ätzvorgangs nach bekannten Verfahren zum Herstellen von Planarhalbleiterbauele-Furthermore, prior to performing the electrolytic etching process according to known methods for producing planar semiconductor components

»5 menten durch Diffusion Zonen veischiedener Leitfähigke'tstype angebracht werden, die durch Zonen des ursprünglichen p-leitenden Materials der epitaktischen Siliciumschicht oder wenigstens durch die gebildete hochohmige η-leitende Siliciumschicht vom»5 ments are attached by diffusion zones of different conductivity types, which are created by zones of the original p-conductive material of the epitaxial silicon layer or at least through the high-resistance η-conductive silicon layer formed from Substratmaterial getrennt sind, und die ein örtliches Durchätzen der epitaktischen Siliciumschicht nach der Entfernung des Substratmaterials verhindern. Derartige durch Diffusion erhaltene Zonen können auf entsprechende Weise zum Aufbauen von Halbleiterbau-Substrate material are separated, and a local through-etching of the epitaxial silicon layer after Prevent removal of the substrate material. Such zones obtained by diffusion can be used in a corresponding manner to build up semiconductor components. elementen benutzt werden, wie es z.B. in der erwähnten niederländischen Patentanmeldung 6703013 beschrieben wurde. Auch können, wie in dieser niederländischen Patentanmeldung ebenfalls beschrieben wurde, eine oder mehrere dieser Zonenelements can be used, as e.g. in the mentioned Dutch patent application 6703013 has been described. You can also, as in this Dutch patent application has been described, one or more of these zones nach dem Ätzvorgang gebildet werden.are formed after the etching process.

Die nach dem Ätzvorgang noch verbleibende Schicht aus hochohmigem η-leitendem Silicium, das an das p-leitende Material der epitaktischen Siliciumschicht angrenzt, kann in vielen Fällen unbedenklichThe layer of high-resistance η-conductive silicon that remains after the etching process adjacent to the p-conducting material of the epitaxial silicon layer can in many cases be harmless beibehalten und gegebenenfaUs in den herzustellenden Halbleiterbauelementen benutzt werden. Wenn jedoch die Beibehaltung dieser hochohmigen n-leitenden Siliciumschicht unerwünscht ist, kann sie auf eine bekannte Weise, z.B. durch einen kurzzeitigenretained and possibly used in the semiconductor components to be manufactured. When however, the retention of this high-resistance n-type silicon layer is undesirable, it can on in a known way, e.g. by a short-term

chemischen Ätzvorgang, entfernt werden.chemical etching process.

Das Verfahren nach der Erfindung wird nachstehend an Hand einiger Ausführungsbeispiele näher erläutert.The method according to the invention is explained in more detail below with reference to a few exemplary embodiments.

Beispiel 1example 1

Es wird von einer einkristallinen Siliciumscheibe mit einem Durchmesser von 3 cm und einer Dicke von etwa 300 μπι ausgegangen. Das Silicium ist mit Antimon dotiert und hat einen spezifischen WiderIt is made of a single crystal silicon wafer with a diameter of 3 cm and a thickness assumed from about 300 μπι. The silicon is with Antimony doped and has a specific cons stand von 0,08 Ω · cm. Die flachen Seiten sind nach einer <111> Ebene orientiert. Die Siliciumscheibe ist auf bekannte Weise durch Sägen von einem stabförmigen Silicium-Einkristall und durch Schleifen und chemisches Ätzen auf die verlangte Dicke erhalten.stand of 0.08 Ω · cm. The flat sides are after oriented to a <111> plane. The silicon wafer is in a known manner by sawing a rod-shaped silicon single crystal and by grinding and chemical etching obtained to the required thickness.

Diese Scheibe dient als Substrat für eine anzubringende epitaktische Siliciumschicht. Zu diesem Zweck wird die Siliciumscheibe auf an sich bekannte Weise auf einem Heiztisch angebracht, mit dessen Hilfe dieThis wafer serves as a substrate for an epitaxial silicon layer to be applied. To this end the silicon wafer is attached to a heating table in a manner known per se, with the help of which the

Siliciumscheibe auf die gewünschte Temperatur gebracht werden kann, wonach über das erhitzte Siliciumsubstrat eine Gasströmung geleitet wird, die aus Wasserstoff und einer flüchtigen Siliciumverbindung besteht. Im vorliegenden Beispiel wird ein Gasgemisch aus 1 Volumenteil Wasserstoff, 10~³ Volumen teilen Siliciumtetrachlorid und 0,22 X 10"⁸ Volumenteilen Borhydrid (B₂H₆) bei etwa atmosphärischem Druck mit einer Geschwindigkeit von 10 l/Min über das auf 1200° C erhitzte Siliciumsubstrat geleitet. Dabei lagert sich auf dem Siliciumsubstrat epitaktisch p-leitendes Silicium mit einem spezifischen Widerstand von 1,2 Ω - cm ab. Die epitaktische Süicium-Ablagerung wird nach 20 Minuten beendet, wobei sich eine epitaktische Siliciumschicht mit einer gleichmäßigen Dicke von 5 μπι gebildet hat. Dann wird das Siliciumsubstrat von der der epivaktischen Schicht gegenüberliegenden Seite her, z.B. mit Hilfe einer in der am 26. August 1968 offengelegten niederländischen Patentanmeldung 6703014 beschriebenen Vorrichtung, schräg abgeschliffen. Die Schlifffläche schließt dabei mit der ursprünglichen Substratoberfläche einen Winkel von 0,001 Radian ein. Die Siliciumscheibe weist dabei eine gleichmäßig verlaufende Dicke von 290 μπι bis zu 250 μπι auf. Die Siliciumscheibe wird nun mit ihrer epitaktischen Siliciumschicht mit Hilfe von Kanadabalsam auf einer Glasplatte festgeklebt, wonach die übrigen Flächen dieser Glasplatte mit Paraffin abgedeckt werden. An der schräg geschliffenen, der Oberfläche der epitaktischen Siliciumschicht gegenüberliegenden Oberfläche wird am Rand, an der Stelle der größten Dicke der Siliciumscheibe, z. B. auf die in der niederländischen Patentanmeldung 6703014 beschriebene Weise, ein Platinkontaktstreifen festgeklemmt. Mit einer in dieser niederländischen Patentanmeldung ebenfalls beschriebenen Vorrichtung wird die Siliciumscheibe einer elektrolytischen Ätzbehandlung unterworfen, bei der ein Elektrolytbad verwendet wird, das aus 1 Volumenteil konzentriertes HF (50 Gewichtsprozent HF) und 10 Volumenteilen H₂O besteht. Zum anodischen Abätzen des Siliciumsubstrats wird an die Platinkontaktelektrode eine positive Vorspannung von 10 bis 12 V gegenüber einer Platinkathode im Elektrolytbad gelegt. Das niederohmige η-leitende Siliciummaterial des Substrats wird nun mit einer Geschwindigkeit von etwa 3 μιη/Min weggeätzt. Wenn nach dem Wegätzen des Substratmaterials der Elektrolyt an die epitaktische Siliciumschicht gelangt, stellt sich heraus, daß das Silicium nicht mehr merklich gelöst wird. Wenn das Substratmaterial mit Ausnahme eines unter dem Platinkontaktstreifen liegenden Teils weggeätzt worden ist, wird die elektrolytische Ätzbehandlung beendet und wird der Elektrolyt durch Spülen auf übliche Weise entfernt. Das verbleibende Silicium hat übrigens, wie sich herausstellt, über die ganze Siliciumscheibe eine gleichmäßige Dicke von 5 μπι. Die Siliciumscheibe besteht im vorliegenden Beispiel aus dem epitaktisch angebrachten p-leitenden Silicium, wobei auf der Seite, von der das ursprüngliche n-leitenue Siliciumsubstratmaterial entfernt worden ist, noch das Vorhandensein einer dünnen hochohmigen n-leitenden Siliciumschicht nachgewiesen werden kann. Erwünschtenfalls kann diese η-leitende hochohmige Siliciumschicht noch durch eine kurzzeitige übliche chemische Ätzbehandlung entfernt werden. Die dünne Siliciumscheibe kann auf bekannte Weise weiter zu Halbleiterbauelementen verarbeitet werden, wobei vor oder nach dem Ätzvorgang Zonen eines bestimmten Leitfähigkeitstyps durch Diffusion oder Ionenimplantation unter Verwendung bekannter Planarverfahren gebildet werden können, während ferner Kontaktelektroden und Anschlußstreifen angebracht werden können, wie z. B. in der bereits erwähnten niederländischen Patentanmeldung 6703013 angegeben wurde.Silicon wafer can be brought to the desired temperature, after which a gas flow is passed over the heated silicon substrate, which consists of hydrogen and a volatile silicon compound. In the present example, a gas mixture of 1 part by volume of hydrogen, 10 ~ ³ parts by volume of silicon tetrachloride and 0.22 X 10 " ⁸ parts by volume of borohydride (B ₂ H ₆ ) at about atmospheric pressure at a rate of 10 l / min over the to 1200 ° C. In the process, p-type silicon with a specific resistance of 1.2 Ω-cm is deposited epitaxially on the silicon substrate. The epitaxial silicon deposition is ended after 20 minutes, an epitaxial silicon layer with a uniform thickness of Then the silicon substrate is ground obliquely from the side opposite the epivaxial layer, for example with the aid of a device described in the Dutch patent application 6703014 published on August 26, 1968. The ground surface closes an angle of with the original substrate surface 0.001 radians 1. The silicon wafer has a uniform shape Fende thickness of 290 μπι up to 250 μπι. The silicon wafer with its epitaxial silicon layer is now glued to a glass plate with the help of Canada balsam, after which the remaining surfaces of this glass plate are covered with paraffin. On the obliquely ground, the surface of the epitaxial silicon layer opposite surface is at the edge, at the point of greatest thickness of the silicon wafer, z. B. in the manner described in Dutch patent application 6703014, a platinum contact strip clamped. With a device also described in this Dutch patent application, the silicon wafer is subjected to an electrolytic etching treatment in which an electrolyte bath is used which consists of 1 part by volume of concentrated HF (50 percent by weight HF) and 10 parts by volume of H ₂ O. For anodic etching of the silicon substrate, a positive bias voltage of 10 to 12 V is applied to the platinum contact electrode compared to a platinum cathode in the electrolyte bath. The low-resistance η-conductive silicon material of the substrate is now etched away at a speed of about 3 μm / min. If, after the substrate material has been etched away, the electrolyte reaches the epitaxial silicon layer, it turns out that the silicon is no longer noticeably dissolved. When the substrate material has been etched away with the exception of a part lying under the platinum contact strip, the electrolytic etching treatment is terminated and the electrolyte is removed by rinsing in the usual way. Incidentally, as it turns out, the remaining silicon has a uniform thickness of 5 μm over the entire silicon wafer. In the present example, the silicon wafer consists of the epitaxially attached p-conducting silicon, the presence of a thin, high-resistance n-conducting silicon layer still being able to be detected on the side from which the original n-conducting new silicon substrate material has been removed. If desired, this η-conductive high-resistance silicon layer can also be removed by a brief, customary chemical etching treatment. The thin silicon wafer can be further processed into semiconductor components in a known manner, with zones of a certain conductivity type being formed by diffusion or ion implantation using known planar processes before or after the etching process. B. in the already mentioned Dutch patent application 6703013 was indicated.

Example 2

Ähnliche Ergebnisse werden erzielt, wenn auf gleiche Weise wie im Beispiel I verfahren wird, wobei aber das bei der epitaktischen Ablagerung verwendete Gas 0,36 X 10~⁸ Volumenteile Borhydrid (B₂H₆) enthält. Dabei wird p-leitendes Silicium mit einem spezifischen Widerstand von 0,8 Ω · cm abgelagert. Auch in diesem Falle bleibt beim elektrolytischen Ätzvorgang die ganze epitaktische Siliciumschicht zurück. Wenn aber bei einer ähnlichen VerfahrensweiseSimilar results are obtained using the same procedure as in Example I except that the gas used in the epitaxial deposition contains 0.36 X 10 ^-8 parts by volume of borohydride (B ₂ H ₆ ). In the process, p-type silicon with a specific resistance of 0.8 Ω · cm is deposited. In this case too, the entire epitaxial silicon layer remains in the electrolytic etching process. But if with a similar procedure

»o l,25xl0"⁸ Volumenteile Borhydrid bei übrigens gleichbleibenden Bedingungen verwendet werden, wobei p-leitendes Silicium mit einem spezifischen Widerstand von 0,3 Ω cm abgelagert wird, stellt sich heraus, daß beim elektrolytischen Ätzvorgang auch"Ol, 25 × 10" ⁸ parts by volume of borohydride are used under the same conditions incidentally, with p-type silicon with a specific resistance of 0.3 Ω cm being deposited, it turns out that in the electrolytic etching process too

»5 die epitaktische Siliciumschicht angegriffen wird.»5 the epitaxial silicon layer is attacked.

Example 3

Nach einer weiteren Abänderung des Beispiels 1 wird auf der η-leitenden Siliciumscheibe p-leitendes Silicium mit einem spezifischen Widerstand von 4 Ω · cm aus einem Gasgemisch aus Wasserstoff mit Silan (SiH₄) in starker Verdünnung abgelagert. Die angewandte Substrattemperatur beträgt 1050° C und die Dauer der Ablagerung ist 30 Minuten. Die erhaltene Dicke der epitaktischen Siliciumschicht beträgt 12 μΐη. Auch in diesem Falle stellt sich heraus, daß die epitaktische Siliciumschicht nach der obenerwähnten Ätzbehandlung vorhanden ist.According to a further modification of Example 1, p-conductive silicon with a specific resistance of 4 Ω · cm from a gas mixture of hydrogen with silane (SiH ₄ ) is deposited in a strong dilution on the η-conductive silicon wafer. The substrate temperature used is 1050 ° C and the deposition time is 30 minutes. The thickness of the epitaxial silicon layer obtained is 12 μm. In this case, too, it is found that the epitaxial silicon layer is present after the above-mentioned etching treatment.

In den angeführten Beispielen 1 bis 3 ist das Silici-In the examples 1 to 3 cited, the silicon

♦o umsubstratmaterial mit Antimon dotiert und ist Bor als Akzeptor in der epitaktischen Siliciumschicht angewandt. Es versteht sich, daß auch andere Donatoren für das Siliciumsubstrat und andere Akzeptoren für die epitaktische Siliciumschicht Anwendung finden können. Im allgemeinen müssen die verschiedenen Diffusionsgeschwindigkeiten dieser Verunreinigungen und die angewandten Temperaturen bei der Anbringung der epitaktischen Siliciumschicht berücksichtigt werden. So muß bei Verwendung von Donatoren, die schneller als Antimon diffundieren, z. B. Phosphor, ein tieferes Eindringen der Donatoren in die epitaktische Siliciumschicht und somit eine weitere Verschiebung des pn-Ubergangs in der epitaktischen Schicht berücksichtigt werden. Ferner ist es möglich, daß in bestimmten Fällen, z. B. wenn für die epitaktische Siliciumschicht das p-leitende Material weniger hochohmig gewählt wird oder wenn bei der Ablagerung der epitaktischen Siliciumschicht niedrige Temperaturen angewandt werden, eine Nacherhitzung angewandt wird, um die Dicke der hochohmigen η-leitenden Siliciumschicht durch Diffusion so weit zu erhöhen, daß ein Wegätzen der epitaktischen Siliciumschicht nicht eintritt. Des weiteren können erwünschtenfalls dickere Teile des Substrat-Halbleiterkörpers, z.B. für Versteifungszwecke, beibehalten werden, z. B. indem an der Stelle dieser Teile das Substratmaterial mit einer ätzbeständigen Maskierungsschicht abgedeckt wird. ♦ The substrate material is doped with antimony and is boron applied as an acceptor in the epitaxial silicon layer. It is understood that other donors for the silicon substrate and other acceptors for the epitaxial silicon layer be able. In general, the different diffusion rates of these impurities must and taking into account the temperatures used when applying the epitaxial silicon layer will. So when using donors that diffuse faster than antimony, z. B. phosphorus, a deeper penetration of the donors into the epitaxial silicon layer and thus another Shift of the pn junction in the epitaxial layer must be taken into account. Furthermore it is possible that in certain cases, e.g. B. if the p-type material for the epitaxial silicon layer less high resistance is selected or if low during the deposition of the epitaxial silicon layer Temperatures are applied, a post-heating is applied to the thickness of the high resistance Increase η-conductive silicon layer by diffusion to such an extent that the epitaxial silicon layer is etched away does not occur. Furthermore, if desired, thicker parts of the substrate semiconductor body, e.g. for stiffening purposes, e.g. B. by the substrate material in the place of these parts is covered with an etch-resistant masking layer.

Claims

Patentansprüche:Patent claims:

1- Verfahren zur Herstellung von Halbleiterbauelementen, bei dem auf einer Seite eines Substrat-Halbleiterkörpers aus niederohmigem n-leitenden Silicium eiüe epitaktische Siliciumschicht abgelagert wird, λϊ nach durch eisen selektiven elektrolytischen Ä'JtVorgang das Substratmaterial entfernt wird, da^utch gekennzeichnet, daß auf dem niederofrmrjen η-leitenden Substratmaterial eine epitakis-cae Schicht aus p-leitendem Material mit eine, derartigen Zusammensetzung auf derartige Wek-r angebracht wird, daß zwischen dem η-leitenden Eupstratmaterial mit niedrigem spezifischen Widerstand und dem p-leitenden Material eine hochohmige η-leitende Siliciumschicht entsteht, die genügt, um beim selektiven elektrolytischen Ätzvorgang an der Stelle dieser hochohmigen η-leitenden Siliciumschicht die Ätzung zu hemmen.1- A method for manufacturing semiconductor components, in which an epitaxial silicon layer is placed on one side of a substrate semiconductor body made of low-resistance n-conducting silicon is deposited, λϊ according to selective by iron electrolytic process the substrate material is removed because ^ utch marked that an epitakis-cae layer made of p-type conductive material on the low-form η-conductive substrate material Material with such a composition is applied to such works that between the η-conductive Eupstratmaterial with low specific resistance and the p-conductive material a high-ohmic η-conductive silicon layer is created, which is sufficient for selective electrolytic etching process at the point of this high-resistance η-conductive silicon layer to inhibit the etching.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die p-leitende epitaktische SiIiciumschichf mit einem spezifischen Widerstand von mindestens 0,5 Ω ■ cm angebracht wird.2. The method according to claim 1, characterized in that the p-conductive epitaxial SiIiciumschichf with a specific resistance of at least 0.5 Ω ■ cm is attached.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei der Ablagerung der epitaktischen Siliciumschicht eine Substrattemperatur von mindestens 1000° C angewandt wird.3. The method according to claim 1 or 2, characterized in that a substrate temperature of at least 1000 ° C is used in the deposition of the epitaxial silicon layer.

4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß Bor als Akzeptor in der epitaktischen Siliciumschicht angewandt wird.4. The method according to any one of the preceding claims, characterized in that boron as Acceptor is applied in the epitaxial silicon layer.

5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß Antimon als Donator im Substrat-Halbleiterkörper angewandt wird.5. The method according to any one of the preceding claims, characterized in that antimony as a donor in the substrate semiconductor body is applied.

6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der spezifische Widerstand des η-leitenden Substrat-Halbleiterkörpers höchstens 0,01 Q ■ cm beträgt.6. The method according to any one of the preceding claims, characterized in that the specific resistance of the η-conductive substrate semiconductor body is at most 0.01 Q ■ cm.

7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Durchführen des Ätzvorgangs in der p-leitenden epitaktischen Siliciumschicht Zonen mit abweichendem Leitfähigkeitstyp und/oder abweichender Leitfähigkeit gebildet werden, die durch Zonen aus dem epitaktisch abgelagerten p-leitenden Material von dem Substrat-Halbleiterkörper getrennt sind.7. The method according to any one of the preceding claims, characterized in that before Carrying out the etching process in the p-conductive epitaxial silicon layer, zones with a different conductivity type and / or different conductivity are formed, which are formed by zones from the epitaxially deposited p-conductive layer Material are separated from the substrate semiconductor body.

8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein Fluorionen enthaltender Elektrolyt zum Ätzen verwendet wird.8. The method according to any one of the preceding claims, characterized in that a Electrolyte containing fluorine ions is used for etching.

9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Substrat-Halbleiterkörper mit einer Elektrode versehen ist, mit der während des elektrolytischen Ätzvorgangs der Substrat-Halbleiterkörper anodisch vorgespannt wird, während an die epitaktische Siliciumschicht selber keine gesonderte Vorspannung angelegt wird.9. The method according to any one of the preceding claims, characterized in that the Substrate semiconductor body is provided with an electrode with which during the electrolytic Etching process the substrate semiconductor body is anodically biased, while no separate bias is applied to the epitaxial silicon layer itself.

10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß nach der elektrolytischen Ätzung die freiliegenden Teile der hochohmigen n-deitenden Siliciumschicht durch eine chemische Ätzung entfernt werden.10. The method according to any one of the preceding claims, characterized in that according to the electrolytic etching the exposed parts of the high-resistance n-type silicon layer can be removed by chemical etching.

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterbauelementen, bei dem auf einer Sefte eines Substrat-Halbleiterkörpers aus niederohmigem η-leitenden Silicium eine epitaktischeThe invention relates to a method for producing semiconductor components in which on a leg of a substrate semiconductor body made of low-resistance η-conductive silicon an epitaxial

Siliciumschicht abgelagert wird, wonach mittels eines selektiven elektrolytischen Ätzvorgangs das Substratmaterial entfernt wird.Silicon layer is deposited, after which the substrate material is removed by means of a selective electrolytic etching process.

Ein derartiges Verfahren wurde in der am 26. August 1968 offengelegten niederländischen Patentan-Such a method was disclosed in the Dutch patent application published on August 26, 1968.

meldung 6703 013 beschrieben. Bei dem dort beschriebenen Verfahren wird auf einem Substrat-Halbleiterkörper aus niederohmigem n-Ieitenden Silicium eine hochohmige aus n-leiiendem Silicium bestehende Schicht epitaktisch abgelagert, wonachmessage 6703 013 described. In the method described there, a substrate semiconductor body made of low-resistance n-conductive Silicon a high-resistance layer consisting of n-type silicon is deposited epitaxially, after which

durch einen selektiven elektrolytischen Ätzvorgang das niederohmige η-leitende Substratmaterial weggeätzt wird, wobei das hochohmige n-lekende Material der epitaktischen Siliciumschicht nahezu nicht angegriffen wird. Dadurch können dünne Halbleiterkörperthe low-resistance η-conductive substrate material is etched away by a selective electrolytic etching process, the high-resistance n-conductive material the epitaxial silicon layer is almost not attacked. This allows thin semiconductor bodies

s»o mit einer gleichmäßigen Dicke erhalten werden, die weiter zu Halbleiterbauelementen, z. B. zu integrierten Halbleiterschaltungen mit durch Isoliermaterial voneinander getrennten Teilen, Auftreffplatten für Kameraröhren, insbesondere für Vidikons, Halblei-s »o can be obtained with a uniform thickness that further to semiconductor components, e.g. B. to integrated semiconductor circuits with through insulating material separate parts, target plates for camera tubes, especially for vidikons, semi-

»5 terbauelementen mit pn-Übergängen, die sich quer zur Oberfläche von einer Seite zur anderen Seite über die ganze Dicke des Halbleiterkörpers erstrecken (sogenannten »Flachlandstrukturen«) und Halbleiterbauelementen, bei denen die geringe Dicke des HaIb-»5 terbauelemente with pn-junctions, which are transversely to the surface from one side to the other over the entire thickness of the semiconductor body (so-called "flat land structures") and semiconductor components in which the small thickness of the half leitermaterials ausgenutzt werden kann, verarbeitet werden können.Conductor material can be exploited, can be processed.

In der oben erwähnten niederländischen Patentanmeldung wurde ferner beschrieben, daß vor dem Durchführen des Ätzvorgangs in der epitaktischen SiIn the above-mentioned Dutch patent application it was further described that before Carrying out the etching process in the epitaxial Si liciumschicht durch Diffusion von Dotierungsmaterial dotierte Bereiche gebildet werden können, die derart untief sind, daß ein aus dem ursprünglichen hochohmigen n-Ieitenden Material der epitaktischen Schicht bestehender Trennstreifen an der Grenzfläche zu demsilicon layer through diffusion of doping material doped regions can be formed which are so shallow that one of the original high-resistance n-type material of the epitaxial layer existing separating strip at the interface with the Substratmaterial beibehalten wird, wodurch die gebildeten Bereiche während der elektrolytischen Ätzung beibehalten werden. Die durch Diffusion gebildeten Bereiche können dabei sowohl n- als auch p-leitend sein.Substrate material is retained, whereby the formed areas are retained during the electrolytic etching. The areas formed by diffusion can be both n- and be p-type.

In der obenerwähnten niederländischen Patentanmeldungwird ferner auf die Möglichkeit hingewiesen, mit Hilfe selektiver elektrolytischer Ätzverfahren von einem Halbleiterkörper aus einem Material eines bestimmten Leitfähigkeitstyps mit einer auf einer SeiteThe above-mentioned Dutch patent application also indicates the possibility of with the help of selective electrolytic etching of a semiconductor body made of a material of a certain conductivity type with one on one side an der Oberfläche liegenden Zone des entgegengesetzten Leitfähigkeitstyps das Material des ersteren Leitfähigkeitstyps völlig zu entfernen, wodurch der ursprüngliche Halbleiterkörper auf die erwähnte Zone des entgegengesetzten Leitfähigkeitstyps beon the surface of the zone of the opposite conductivity type, the material of the former Completely remove conductivity type, whereby the original semiconductor body on the mentioned Zone of the opposite conductivity type be schränkt wird. Dabei wird in der betreffenden nieder ländischen Patentanmeldung bemerkt, daß bei Verwendung nur einer positiv vorgespannten Elektrode am Halbleiterkörper η-leitendes Material sich schwer unter Beibehaltung des p-leitenden Materials wegät-is restricted. This is reflected in the relevant Country patent application noted that using only one positively biased electrode η-conductive material on the semiconductor body is difficult to remove while retaining the p-conductive material.

zen läßt, während dieses Verfahren sich zum Wegätzen des p-leitenden Materials unter Beibehaltung des η-leitenden Materials gut anwenden läßt.zen can be used during this process to etch away the p-type material while maintaining the η-conductive material can be used well.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von HalbleiterbauelemenThe invention is based on the object of a method for producing semiconductor components ten zu schaffen, bei dem durch selektives elektroly tisches Wegätzen von η-leitendem Silicium dünne Halbleiterkörper erhalten werden können, die aus pleitendem Silicium bestehen, in dem gewünschtenfallsth to create by means of selective electrolyte table etching away of η-conductive silicon thin semiconductor bodies can be obtained, which consist of p-conductive silicon, if desired