DE1948825A1 - Module for the realization of logical connections - Google Patents
Module for the realization of logical connectionsInfo
- Publication number
- DE1948825A1 DE1948825A1 DE19691948825 DE1948825A DE1948825A1 DE 1948825 A1 DE1948825 A1 DE 1948825A1 DE 19691948825 DE19691948825 DE 19691948825 DE 1948825 A DE1948825 A DE 1948825A DE 1948825 A1 DE1948825 A1 DE 1948825A1
- Authority
- DE
- Germany
- Prior art keywords
- matrix
- amplifier
- output
- inputs
- columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/12—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using diode rectifiers
Description
Baustein zur Realisierung logischer Verknüpfungen österreichische Priorität vom 30.9.1968 aus der österreichischen Patentanmeldung Nr. A 9S02/68 Die Erfindung betrifft einen Baustein, der zur Darstellung eines logischen Ausdruckes dient, welcher beliebige Kombinationen von UND- und ODER-Verknüpfungen enthält, deren Anzahl nur aus Platzgründen für eine gegebene Einheit beschränkt ist. Gemäß einem einfachen Grundsatz der Schaltalgebra kann jeder logistische Ausdruck der oben beschriebenen Form durch eine mathematische Operation in einen Ausdruck umgeformt werden, der nur mehr eine ODER-Verknüpfung mehrerer UND-Verknüpfungen ist. Es ist bekannt, diese Verknüpfungen mit Hilfe von Bausteinen zu realisieren, die mehrere UND-Gatter enthalten, deren Ausgänge an die Eingänge eines in demselben Baustein untergebrachten ODER-Gatters angeschlossen sind. Gegenstand der Erfindung ist ein solcher Baustein mit dem Kennzeichen, daß die Schaltung in Form einer Matrix ausgeführt ist deren Zeilen die Eingänge für die UND-Gatter darstellen, wobei die Spalten der Matrix UND-Verknüpfungen derjenigen Zeilen ergeben, die durch Dioden mit der entsprechenden Spalte verbunden sind, und daß eine spezielle Zeile der Matrix eine ODER-Verknüpfung derjenigen Spalte ergibt, die mit dieser ODER-Zeile durch Dioden verbunden sind, wobei diese letztere Zeile den Ausgang der Matrix darstellt. Durch diesen Aufbau kann man die vorgegebene Anzahl von Eingängen beliebig zu verschiedenen UND-Verknüpfungen gruppieren. Building block for the implementation of logical links Austrian Priority from 09/30/1968 from the Austrian patent application No. A 9S02 / 68 Die The invention relates to a module for displaying a logical expression serves, which contains any combination of AND and OR operations, the number of which is limited for a given unit only for reasons of space. According to A simple principle of switching algebra can be any logistical expression of the The form described above is transformed into an expression by a mathematical operation which is only an OR link of several AND links. It is known to realize these links with the help of blocks that have several AND gates contain the outputs of which to the inputs of one in the same module housed OR gate are connected. The invention is a Such a component with the characteristic that the circuit is implemented in the form of a matrix is the rows of which represent the inputs for the AND gates, the columns of the Matrix AND operations of those rows result in diodes with the corresponding Column are connected, and that a particular row of the matrix is ORed of the column that is connected to this OR row by diodes, this latter row representing the output of the matrix. Through this structure you can add the specified number of inputs to various AND operations group.
Auch ist es in besonders übersichtlicher, herstellungsmäßig einfacher und platzsparender Weise möglich, einen und denselben Eingang des Bausteines nicht nur in eine, sondern in mehrere der im Baustein enthaltenen UND-Verknüpfungen einzubeziehen, indem man die betreffende Eingangszeile mit mehreren Spalten der Matrix durch Dioden verbindet.It is also particularly clearer and simpler in terms of production and in a space-saving way possible, not one and the same input of the module to be included in only one, but in several of the AND links contained in the block, by connecting the relevant input line with several columns of the matrix by means of diodes connects.
Die Bezeichnungen "Spalten" und "Zeilen" sind im Vorstehenden selbstverständlich vertauschbar.The terms "columns" and "rows" are self-evident in the above interchangeable.
Der erfindungsgemäße Baustein wird vorzugsweise in Form eines Prints ausgeführt, welcher zweiseitig beschichtet sein kann und auf der einen Seite die Zeilen-und auf der anderen Seite die Spalten der Matrix aufweist.The building block according to the invention is preferably in the form of a print executed, which can be coated on both sides and on the one hand the Rows and on the other hand the columns of the matrix.
Das Ausgangssignal der Matrix wird im allgemeinen dem Eingang eines Verstärkers zugeführt, der auf demselben Baustein untergebracht sein kann. Der Verstärker kann gegebenenfalls auch zwei Ausgänge mit zueinander inverser Signalgebung aufweisen. Der Ausgang oder die Ausgänge des Verstärkers können zum Steuern weiterer, analog aufgebauter Matrizen oder sonstiger Verknüpfungseino heiten verwendet werden.The output of the matrix is generally the input of a Amplifier supplied, which can be housed on the same module. The amplifier can optionally also have two outputs with mutually inverse signaling. The output or outputs of the amplifier can be used to control additional, analog built-up matrices or other linking units can be used.
In Weiterbildung der Erfindung ist es auch möglich, den oder die Ausgänge des Verstärkers zum Steuern eines oder mehrerer Eingänge der ihm selbst vorgeschalteten Matrix zu verwenden. Es läßt sich so u.a. nach Art einer Selbsthaltung eine Speicher- bzw.In a further development of the invention, it is also possible to use the output or outputs of the amplifier to control one or more inputs of the upstream Matrix to use. In this way, among other things, a memory respectively.
Gedächtni swirkung erzielen.Achieve memory effects.
Die Erfindung wird nachstehend an Hand eines Ausführungsbeispieles näher erläutert, das in Fig. 1 der Zeichnung vereinfacht und in Fig. 2 aus£Whrlicher dargestellt ist.The invention is described below using an exemplary embodiment explained in more detail, which is simplified in Fig. 1 of the drawing and in Fig. 2 from £ is shown.
Durch Verfolgen der Spalten der Dioden-Matrix lassen sich die einzelnen UND-Verknüpfungen erkennen, die auf der untersten Schiene durch eine gemeinsame ODER-Verknüpfung verbunden werden Es ist folgender logistischer Ausdruck dargestellt: a = (e1 & e2) v (e2 & e3) v (e3 & e4 & a).By following the columns of the diode matrix, the individual Recognize AND links that are on the lowest rail through a common The following logistic expression is shown: a = (e1 & e2) v (e2 & e3) v (e3 & e4 & a).
Das Ausgangssignal an a wurde auf den Eingang e5 zurückgeführt.The output signal at a was fed back to the input e5.
Die Funktion der dargeEtellten Schaltung ist folgende: Die Kontakte K und Transistoren T speisen die Eingänge e1 bis 54 der Dioden Matrix. Eine Spannung von ca. +15 V bedeutet dabei L- Signal, eine Spannung C O V bedeutet O-Signal. L-Signal an einer senkrechten Schiene kann nur dann bestehen, wenn alle Kontakte K (oder Transistoren T), die mit der Schiene durch Dioden verbunden sind, geschlossen bzw. leitend sind (UND-Bedingung). L-Signal am Eingang des Verstärkers V besteht dann, wenn mindestens eine der senkrechten Schienen L-Signal führt (ODER-Bedingung).The function of the circuit shown is as follows: The contacts K and transistors T feed the inputs e1 to 54 of the diode matrix. A tension of approx. +15 V means L- Signal, meaning a voltage C O V O signal. An L signal on a vertical rail can only exist if all Contacts K (or transistors T) connected to the rail by diodes, are closed or conductive (AND condition). L signal at the input of the amplifier V exists when at least one of the vertical rails has an L signal (OR condition).
Die Widerstände R5 bis R9 müssen hiezu so dimensioniert sein, daß sie den über die Widerstände R1 bis R4 koemenden Strom stets ableiten können, ohne daß an den senkrechten Schienen eine positive Spannung entsteht. In vorliegendem Fall (vier senkrechte Schienen) muß jeder der Widerstände an den waagrechten Schienen kleiner sein als ein Viertel eines Widerstandes an einer senkrechten Schiene. For this purpose, the resistors R5 to R9 must be dimensioned so that they can always divert the current coming through the resistors R1 to R4 without that a positive voltage arises on the vertical rails. In the present Case (four vertical rails) must each of the resistors on the horizontal rails be less than a quarter of the resistance on a vertical rail.
An den Ausgang a des Verstärkers können gegebenenfalls unmittelbar elektrische oder elektromechanische zu steuernde Einrichtungen angeschlossen sein. At the output a of the amplifier can optionally electrical or electromechanical devices to be controlled must be connected.
Besondere Vorteile der Erfindung sir die durch sie erzielte Ü-bersichtlichkeit und universelle Verwendbarkeit der Verknüpfungsschaltung,wodurch z.B. Änderungen und Reparaturen sehr erleichtert werden. Particular advantages of the invention sir the clarity achieved by it and universal usability of the logic circuit, whereby e.g. changes and repairs are made much easier.
Claims (4)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
AT950268A AT289427B (en) | 1968-09-30 | 1968-09-30 | Electronic circuit component for the implementation of logistical links |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1948825A1 true DE1948825A1 (en) | 1970-04-30 |
Family
ID=3614712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691948825 Pending DE1948825A1 (en) | 1968-09-30 | 1969-09-26 | Module for the realization of logical connections |
Country Status (3)
Country | Link |
---|---|
AT (1) | AT289427B (en) |
CH (1) | CH522331A (en) |
DE (1) | DE1948825A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2392550A1 (en) * | 1977-05-23 | 1978-12-22 | Monolithic Memories Inc | PROGRAMMABLE LOGIC NETWORK |
-
1968
- 1968-09-30 AT AT950268A patent/AT289427B/en not_active IP Right Cessation
-
1969
- 1969-09-26 CH CH1468069A patent/CH522331A/en not_active IP Right Cessation
- 1969-09-26 DE DE19691948825 patent/DE1948825A1/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2392550A1 (en) * | 1977-05-23 | 1978-12-22 | Monolithic Memories Inc | PROGRAMMABLE LOGIC NETWORK |
Also Published As
Publication number | Publication date |
---|---|
CH522331A (en) | 1972-06-15 |
AT289427B (en) | 1971-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1150910B (en) | Position indicator | |
DE1948825A1 (en) | Module for the realization of logical connections | |
DE1164482B (en) | Pulse counters from bistable multivibrators | |
DE1806172A1 (en) | Priority switching | |
DE1099232B (en) | Switching arrangement for a buffer memory | |
DE2657373A1 (en) | RELAY SELECTOR | |
DE1072271B (en) | ||
DE2120578A1 (en) | Digital control device | |
DE2716502C2 (en) | Device for displaying the remaining line value in the form of a display bar when controlling typesetting machines | |
DE1953309C (en) | Allocator | |
DE899669C (en) | Switchboard | |
DE626580C (en) | Device for the optional transmission of a number of different signals, in particular railway signals | |
DE1233009B (en) | Reversible counter circuit | |
DE2111535B2 (en) | Knitting machine, in particular flat knitting machine | |
DE2348453C3 (en) | Coupling matrix with for itself bistable coupling points | |
DE1204708B (en) | Electronic counter with forward and backward counting | |
AT207422B (en) | Arrangement for coordinate switches | |
DE1206489B (en) | Circuit arrangement for an electronic search selector | |
DE2004887A1 (en) | Circuit for generating pulses on one of two output lines in dependence on the time sequence of the pulses on three input lines | |
DE1104028B (en) | Electrical circuit arrangement for the pulse-wise setting of control and regulating equipment in one of n possible positions | |
CH395252A (en) | Electric control device for work machines, in particular machine tools | |
DE1156116B (en) | Overlap-free working output circuit of count chains in telecommunication systems, in particular telephone dialing systems | |
DE2012333B2 (en) | MATRIX-LIKE MULTIPLE SWITCH | |
DE2758776A1 (en) | ELECTRICAL TRANSMISSION SYSTEM, IN PARTICULAR EXCHANGE, INTERCOM OR SPEAKER SYSTEM | |
EP0032746A1 (en) | Logic circuit |