DE1935453C - Method of manufacturing a thin film transistor - Google Patents
Method of manufacturing a thin film transistorInfo
- Publication number
- DE1935453C DE1935453C DE19691935453 DE1935453A DE1935453C DE 1935453 C DE1935453 C DE 1935453C DE 19691935453 DE19691935453 DE 19691935453 DE 1935453 A DE1935453 A DE 1935453A DE 1935453 C DE1935453 C DE 1935453C
- Authority
- DE
- Germany
- Prior art keywords
- layer
- deposited
- thin film
- copper
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
In der Zeitschrift »Radio und Fernsehen«, Band 14 (1965). Heft 18, S. 552 bis 554 ist bereits ein Verfahren zur Herstellung von Dünnschichttransistoren beschrieben, bei dem auf die auf einem Substrat befindliche Quellen- und Senkenelektrode ein Halbleitermaterial aufgedampft wird. Über die Art und Weise der Dotierung ist jedoch in dieser Veröffentlichung nichts gesagt.In the magazine "Radio und Fernsehen", Volume 14 (1965). Issue 18, pp. 552 to 554 is already a process for the production of thin film transistors described in which on the located on a substrate Source and drain electrodes a semiconductor material is vapor-deposited. About the type and However, nothing is said in this publication in the manner of doping.
Aus der britischen Patentschrift 1 051 085 ist bereits ein Verfahren zum kontrollierten Dotieren dünner Halbleiterschichten bekannt, bei dem der Dotierungsstoff auf der Innenfläche eines wärmebeständigen Gehäuses aufgesintert ist, wobei nach Einbringen der zu dotierenden Schichten dieses Gehäuse erwärmt wird.A method for controlled doping is already thinner from British patent specification 1,051,085 Semiconductor layers known, in which the dopant on the inner surface of a heat-resistant Housing is sintered, this housing heated after the introduction of the layers to be doped will.
Ein weiteres bekanntes Verfahren zur Herstellung einer Schicht aus dotiertem Halbleitermaterial besteht aus folgenden Schritten: Ablagern einer Halbleiterschicht auf einem Substrat, Ablagern eines dünnen Filmes iLj Dotierungsmaterials auf der Halbleiterschicht und Erwärmen des Substrats, um das Dotierungsmaterial in die HalbieiterschKit einzudiffundieren. Another known method for producing a layer of doped semiconductor material consists of the following steps: depositing a semiconductor layer on a substrate, depositing a thin one Film of iLj doping material on the semiconductor layer and heating the substrate to diffuse the dopant material into the semiconductor kit.
Die Aufgabe der Erfindung besteht darin, ein vereinfachtes Verfahren zum Herstellen eines Dünnfilmtransistors mit einer Schicht aus dotiertem Halbleitermaterial anzugeben, bei dem sich ein Erwärmen des die Halbleiterschicht tragenden Substrats erübrigt.The object of the invention is to provide a simplified method for manufacturing a thin film transistor indicate with a layer of doped semiconductor material, in which a heating of the substrate carrying the semiconductor layer is unnecessary.
Die vorliegende Erfindung betrifft daher ein Verfahren zum Herstellen eines Dünnfilmtransistors, das dadurch gekennzeichnet ist, daß nach dem Atifbrinuen cs5Kr Quellenelektrode und einer Senkenelektrode auf ein Substrat ein dünner Film aus Dotierungsmaterial auf dem Substrat zwischen den genannten Elektroden und diese Elektroden zumindest teilweise überdeckend abgelagert \yird und daß danach eineThe present invention therefore relates to a method of manufacturing a thin film transistor which is characterized in that after the Atifbrinuen cs5Kr source electrode and a drain electrode on a substrate a thin film of doping material on the substrate between said Electrodes and these electrodes are deposited at least partially overlapping and that afterwards a
Schicht aus Halbleitermaterial auf den dünnen Film aufgedampft wird, wobei dessen Schichtdicke so bemessen
ist, daß das Dotierungsmaterial vollständig in das abgelagerte Halbleitermaterial eindifTundiert.
Das erfindungsgemäße Verfahren ermöglicht eineLayer of semiconductor material is evaporated onto the thin film, the layer thickness of which is such that the doping material completely diffuses into the deposited semiconductor material.
The inventive method enables a
ίο genaue Einstellung der Konzentration der Atome des DotierungsmaFeria'is in der Halbleiterschicht in Abhüneiekeit'von der relativen Dicke des Filmes aus Dotie.üngsmaterial und der Schicht aus Halbleitermaterial. Diese relative Dicke kann wiederum in Abhänaiskeit von der Menge des von den jeweiligen Quellen verdampften Halbleiter- und Dotieumgsmaterials gesteuert werden.ίο precise adjustment of the concentration of atoms of the doping factor in the semiconductor layer in Dependence on the relative thickness of the film Doping material and the layer of semiconductor material. This relative thickness can in turn depend on on the amount of semiconductor and doping material evaporated from the respective sources being controlled.
hin Ausführungsbeispiel der Erfindung wird nachstehend an Hand "der Zeichnungen beschrieben. VonAn embodiment of the invention is described below described on the basis of the drawings
so diesen zeigtso this shows
Fig. I eine stark vergrößerte Schnittansicht eine* FeldefTekt-Halbleiterbauelementes mit dünnschichtisolierter Gate-Elektrode, das eine durch das erfindungsgemaße Veifahrvn dotierte Halhieiterschiiht besitzt.Fig. I is a greatly enlarged sectional view of a * Field effect semiconductor component with thin-layer insulated Gate electrode which has a semiconductor layer doped by the process according to the invention owns.
F ig. 2 eine perspektivische Ansicht einer Anordnung zum Aufdampfen einer Schicht aus Dotierung material auf einen Auffüngerstreifen,Fig. 2 shows a perspective view of an arrangement for the vapor deposition of a layer of doping material on a collector strip,
Fig. 3 eine perspektivische Ansicht einer Anord-3 is a perspective view of an arrangement
nung zum Aufdampfen eines dünnen Filmes au« Dotierungsmaterial auf einen Auffüngerstreifen.for evaporation of a thin film Dopant on a collector strip.
Wie in F i g. 1 gezeigt, kann eine 1 11m dicke, aus Cadmiumselenid bestehende Halbleiterschicht 6 mit einer Konzentration von 0,034 Gewichtsprozent Kupfer als Dotierungsmaterial durch Aufdampfen eines 2,19 Λ dicken Kupferfilmes 5 auf ein Glassubstrat 1 und anschließendes Aufdampfen einer 1 um dicken Halbleiterschicht aus Cadmiumselenid hergestellt werden. Auch andere Halbleitermaterialien, z. B.As in Fig. 1 shown can be a 1 11m thick Cadmium selenide existing semiconductor layer 6 with a concentration of 0.034 percent by weight copper as a doping material by vapor deposition of a 2.19 Λ thick copper film 5 on a glass substrate 1 and subsequent vapor deposition of a 1 µm thick semiconductor layer made of cadmium selenide will. Other semiconductor materials, e.g. B.
Cadmiumsulfid, und andere Dotierungsmaterialien, wie Gold oder Silber, können ve -wendet werden. Ein 2,19 Λ dicker Kupferfilm 5 bewirkt bei einer Ium dicken Halbleiterschicht 6 aus Cadmiumselenid, die normalerweise einen Flächenwiderstand von 25 ΜΩ Γ; aufweist, einen erhöhten Flächenwiderstand von 125000MQ/Q was durch das Dotieren dieser Schicht 6 mit Kupferatomen des dünnen Kupferfilmes zustanJe kommt. Die Kupferatome werden während der Ablagerung der Cadmiumselenidschicht 6 aufCadmium sulfide and other doping materials such as gold or silver can be used. A 2.19 Λ thick copper film 5 causes one Ium thick semiconductor layer 6 made of cadmium selenide, which normally has a sheet resistance of 25 ΜΩ Γ; has an increased sheet resistance of 125000MQ / Q which is due to the doping of this Layer 6 with copper atoms of the thin copper film comes about. The copper atoms are during the deposition of the cadmium selenide layer 6 on
den Kupferfilm 5 in das Cadmiumselenid absorbiert. Fig. 1 zeigt die Anwendung des erfindungsgemäßen Verfahrens bei der Herstellung eines FeIdeffekt-Halbleiterbauelementes inii isolierter Gate-Elektrode zur Erhöhung des Übergangsleitwcrkcs desselben. the copper film 5 is absorbed into the cadmium selenide. Fig. 1 shows the application of the invention Process for the production of a field effect semiconductor component inii insulated gate electrode to increase the transition conductance of the same.
Auf einer Seite eines Glassubstrates 1 werden durch Vakuumaufdampfung eine Source-Elektrodenschicht 2 aus Gold und eine Dram-Elektrodenschicht4 aus Gold abgelagert. Die Source-Elektrodenschicht 2 und die Drain-Elektrodenschicht 4 haben voneinander einen Abstand von 10 um. Das Substrat kann anstatt aus Glas aus beliebigen anderen Isolierstoffen, wie Keramik, Porzellan oder Kunststoff, bestehen.A source electrode layer is formed on one side of a glass substrate 1 by vacuum evaporation 2 of gold and a dram electrode layer 4 of gold deposited. The source electrode layer 2 and the drain electrode layer 4 are spaced 10 µm apart. The Instead of glass, the substrate can be made of any other insulating material, such as ceramic, porcelain or plastic, exist.
Ein dünner Kupferfilm 5 mit einer Dicke von 2,19 Λ wird zwischen der Quellenelektrodenschicht 2 und der Senkenelektrodenschicht 4, beide teilweise noch überdeckend, durch Verdampfung einer be-A thin copper film 5 with a thickness of 2.19 Λ is placed between the source electrode layer 2 and the drain electrode layer 4, both partially still covering, by evaporation of a
i 935i 935
stimmten Kupfermenge abgelagert. Danach wird auf dem Kupferfilm 5 die Halbleiterschicht 6 aus Cadmiumselenid mit einer Dicke von 1 μίτι aufgedampft. Die in dem abgelagerten Halbleitermaterial vorhandene Wärme bewirkt, daß das gesamte, den Film 5 bildende Kupfer in die Schichte eindiffundiert. Die Cadmiumselenidschicht ist n-!eitend, so daß die vun der Schicht 6 absorbierten Kupferatome 5 als Akzeptoratome wirken und so der elektrische spezifische Widerstand der Cadmiumselenidschicht 6 erhöht wird. Die Kupferatome5 kompensieren auch Donatoratome, die normalerweise auch auf sehr gut vorbereiteten Substraten 1 vorhanden sind. Es hat sich gezeigt, daß eine höhere Konzentration als 0,15 Gewichtsprozent Kupfer im Cadmiumselenid bei einem Feldcffekt-Halbleiterbauelement mit dünnschichtisolierter Gate-Elektrode eine zu hohe Einschaltschwellenspannung bewirkt.Correct amount of copper deposited. Thereafter, the semiconductor layer 6 made of cadmium selenide is formed on the copper film 5 vapor-deposited with a thickness of 1 μίτι. The heat present in the deposited semiconductor material causes all of the film 5 forming copper diffused into the layer. The cadmium selenide layer is non-volatile, so that the vun of the layer 6 absorbed copper atoms 5 as acceptor atoms act and thus the electrical specific resistance of the cadmium selenide layer 6 increases will. The copper atoms5 also compensate for donor atoms, which usually also prepared for very well Substrates 1 are present. It has been found that a higher concentration than 0.15 percent by weight Copper in the cadmium selenide in a field effect semiconductor component a switch-on threshold voltage that is too high with a thin-film insulated gate electrode causes.
Der Widerstand einer Halbleiterschicht ft einer, im wesentlichen demjenigen von F i g. I gleichenden, jedoch den 2,19 Λ dicken Kupferfilm 5 nicht aufweisenden Halbleiterbauelementes beträgt 0,1 MUfJ. Das in Fig. I gezeigte Feldeffekt-Halbleiterbauelement mit isolierter Gate-Elektrode hat einen wesentlich höheren Widerstand von 500 MiJ/Q- Diese 5()()()fache Erhöhung ergibt sich durch die Konzentration des Dotierungsmaterials von 0,034%>. Eine höhere Konzentration ergibt einen über 5000 liegenden Faktor. Diese Widerstandserhöhung hat eine Erhöhung des Ubergangsleitwertes bzw. des Verstärkungsfaktors des Halbleiterelementes zur Folge.The resistance of a semiconductor layer is essentially that of FIG. I equal, however the semiconductor component, which does not have a 2.19 Λ thick copper film 5, is 0.1 MUfJ. The The insulated gate electrode field effect semiconductor device shown in FIG. I has an essential feature higher resistance of 500 MiJ / Q- This 5 () () () times The increase results from the concentration of the doping material of 0.034%>. A higher concentration results in a factor greater than 5000. This increase in resistance has an increase in the Transition conductance or the gain factor of the semiconductor element result.
Für die Herstellung des Feldeffekt-Halbleiterbauclementes mit isolierter Gate-Elektrode gemäß F i g. 1 wird schließlich eine 0,1 μπι dicke Siliziummonoxid-[solierschicht 8 auf die Halbleiterschicht 6 aufgedampft Auf dieser Siliziummonoxid-Isolierschicht 8 wird eine 0,1 μΐη dicke Gate-Elektrodenschicht 10 aus Aluminium abgelagert. Mittels elektrisch leitender Silberfarbe wird ein Anschlußleiter 13 aus Kupfer an der Gate-Elektrodenschicht 10 befestigt. An der Quellenelektrodenschicht 2 und der Senkenelektrodenschicht4 werden ebenfalls mit elektrisch leitender Silberfarbe Anschlußleiter 3 und 7 aus KupferFor the production of the field effect semiconductor component with an insulated gate electrode according to FIG. 1 is finally a 0.1 μm thick silicon monoxide [insulating layer 8 vapor-deposited on the semiconductor layer 6 on this silicon monoxide insulating layer 8 a 0.1 μΐη thick gate electrode layer 10 made of aluminum is deposited. By means of electrically conductive A connection conductor 13 made of copper is attached to the gate electrode layer 10 in a silver color. At the Source electrode layer 2 and drain electrode layer 4 also become electrically conductive Silver colored connection conductors 3 and 7 made of copper
befestigt. .attached. .
Die F i g. 2 und 3 zeigen ein Verfahren zum genauen Steuern der Dicke des dü-men, aus Dotierungsmaterial bestehenden Filmes 5. Wie in F ig. 2 gezeiot wird eine genau bemessene Kupfermenge 20. nämlich 0.080 g, in ein Tantalschiffchen 22 gegeben. Eine Maske 24 mit einer Öffnung 25 von 1 cm3 wird so anueordnet, daß sie über dem Schiffchen zu liegen kommt. Bei ausreichender Erwärmung des Schiffchens 22 verdampft Kupfer nac' oben in Form einer Halbkugel, und eine Schicht 28 aus Kupfer lagert sich auf einem 17,5 cm über dem Schiffchen 22 angeordneten Tantal-Verdampfungsstreifen 26 ab. Die sich ergebende Schicht 28 aus Kupfer ist 14U0 Λ dick und I.at eine Fläche von 1 cm2. Da das spezifische Gewicht von Kupfer 8,94 g/cm» ist, beträgt das Gewicht der Kupferschicht 28 0,000125 g. Der Tanta1 Verdampfungsstreifen 26 wird nun als eine Ver dampfungsquelle verwendet, wobei ein Substrat Im· darauf aufgebrachter Quellenelektrodenschicht 2 und Senkenelektrodenschicht 4 17,5 cm über dem Streifen 26 angeordnet und eine Maske 33 zwischen dent Streifen 26 und dem Substrat 1 vorgesehen wird. Der Streifen 26 wird dann elektrisch erwärmt, wodurch ein Kupferfilm 5 mit einer Dicke von 2,19 Ä auf dem Substrat 1 und auf der Quellene'.ektrodenschicht 2 und der Senkenelektrodenschicht 4 abgelagert wirdThe F i g. 2 and 3 show a method for precisely controlling the thickness of the thin film 5 made of doping material. As shown in FIG. 2 a precisely measured amount of copper 20, namely 0.080 g, is placed in a tantalum boat 22. A mask 24 with an opening 25 of 1 cm 3 is arranged so that it comes to rest over the boat. When the boat 22 is sufficiently heated, copper evaporates at the top in the form of a hemisphere, and a layer 28 of copper is deposited on a tantalum evaporation strip 26 arranged 17.5 cm above the boat 22. The resulting layer 28 of copper is 14U0 Λ thick and I.at an area of 1 cm 2 . Since the specific gravity of copper is 8.94 g / cm », the weight of the copper layer 28 is 0.000125 g. The Tanta 1 evaporation strip 26 is now used as a source of evaporation, with a substrate in the source electrode layer 2 and drain electrode layer 4 applied thereon 17.5 cm above the strip 26 and a mask 33 being provided between the strip 26 and the substrate 1. The strip 26 is then electrically heated, whereby a copper film 5 with a thickness of 2.19 Å is deposited on the substrate 1 and on the source electrode layer 2 and the drain electrode layer 4
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (3)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US74499168A | 1968-07-15 | 1968-07-15 | |
US74499169 | 1969-07-15 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1935453A1 DE1935453A1 (en) | 1970-09-24 |
DE1935453B2 DE1935453B2 (en) | 1972-10-26 |
DE1935453C true DE1935453C (en) | 1973-05-24 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1764401C3 (en) | Field effect transistor with an isolated control electrode and process for its manufacture | |
DE2160427C3 (en) | ||
DE2004576A1 (en) | Field effect transistor with isolated control electrode and process for its production | |
DE2817258A1 (en) | METHOD OF PRODUCING AN INSULATING LAYER FIELD EFFECT TRANSISTOR STRUCTURE | |
EP0142114B1 (en) | Method of manufacturing a solar cell | |
DE1024640B (en) | Process for the production of crystallodes | |
DE1808928A1 (en) | Semiconductor component and method for its manufacture | |
DE1464395C3 (en) | Field effect transistor | |
DE3024295C2 (en) | Ion probes and methods of making them | |
DE1931417A1 (en) | Process for manufacturing semiconductors | |
DE1589890A1 (en) | Semiconductor element with insulating coatings and process for its manufacture | |
DE1935453C (en) | Method of manufacturing a thin film transistor | |
DE919360C (en) | Selenium rectifier with tellurium and process for its manufacture | |
DE2216658A1 (en) | Semiconductor switching element with dielectric | |
DE3112215A1 (en) | Process for producing a semiconductor device | |
DE2109418B2 (en) | Mechanical-electrical converter | |
DE3151212A1 (en) | SEMICONDUCTOR ELEMENT | |
DE2253683A1 (en) | ION-LOOKED RESISTOR AND METHOD FOR MAKING SUCH RESISTANCE | |
DE1935453A1 (en) | Process for producing a layer of doped semiconductor material | |
DE1813551C3 (en) | High frequency planar transistor | |
DE2012945C3 (en) | Semiconductor component | |
DE1439938A1 (en) | High frequency semiconductor device and method for manufacturing the same | |
DE2216338A1 (en) | Fet - comprising a low-resistance gate electrode - made of a metal silicide | |
DE2330810A1 (en) | TEMPERATURE SENSITIVE SEMICONDUCTOR ELEMENT AND METHOD FOR PRODUCING IT | |
DE2105164C2 (en) | Semiconductor component with base and emitter zone and resistance layer and process for its production |