DE1931162A1

DE1931162A1 - Circuit arrangement for transmitting direct current signals in both directions over a line

Info

Publication number: DE1931162A1
Application number: DE19691931162
Authority: DE
Inventors: Peter Wurll
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1968-06-20
Filing date: 1969-06-19
Publication date: 1970-01-22
Also published as: CH495666A; DE1931162B2

Description

Schaltungsanordnung zum Übertragen von Gleichstromsignalen in beiden Richtungen über eine leitung Die Erfindung betrifft eine Schaltungsanordnung zum Übertragen von Gleichstromsignalen in beiden Richtung über eine Leitung, die an ihren Enden in mindestens einen Sende-und mindestens einen gegen die Signal des Sendekanals verriegelten Empfangskanal aufgeteilt ist. Derartige Schaltungsanordnungen werden häufig für Steuerzwecke ausgenutzt, z. B. dann, wenn auf der Leitung zusätzlich ein Wechselstromsignal übertragen wird, wie es z. B. in Gegen-und Wechselsprechanlagen der Fall ist. Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu sct.aI-fen, mit der Gleichstromsignale in beiden Richtungen auf einer leitung übertragen werden könren, und zwar derart, daß das von einem Sendekanal an einem Ende der leitung atgegebene Signal nur von einem einzigen Empfangskanal, der an das andere Ende der leitung angeschlossen ist, empfangen wird. Zur lösung dieser Aufgabe wird von der rkerntnis ausgegangen, daß der Sendekanal mit dem zugehörigen Empfangskanal so zu verknüpfen ist, daß der Empfangskanal für dcn Sendekanal verriegelt ist. Dies kann entweder mittels einer Schaltungslogik erreicht werden oder auch durch Konnzeichnung der Signale, z. 3. durch ihre Höhe.Circuit arrangement for transmitting direct current signals in both Directions over a line The invention relates to a circuit arrangement for Transmission of direct current signals in both directions over a line connected to their ends in at least one transmission and at least one against the signal of the Transmission channel locked receiving channel is divided. Such Circuit arrangements are often used for control purposes, e.g. B. if In addition, an AC signal is transmitted on the line, as it is, for. B. is the case in counter and intercom systems. The invention has the task based on a circuit arrangement to sct.aI-fen with the direct current signals in can be transmitted in both directions on one line, in such a way that the signal given by a transmission channel at one end of the line only from one only receive channel connected to the other end of the line will. To solve this problem it is assumed that the transmission channel is to be linked to the associated receiving channel so that the receiving channel for the transmission channel is locked. This can either be done by means of a circuit logic can be achieved or by conning the signals, e.g. 3. by their height.

Erfindungsgemäß wird die oben geschilderte Aufgabe dadurch gelöst, daß mindestens ein Empfangskanal an ein Koinzidenzgatter angeschlossen ist, dessen einer Eingang an der Übertragungsleitung und dessen anderer Eingang über ein Negationsglied an dem zugeordneten Serdekatal liegt, der über eine Entkopplungsdiode mit der Übertragungsleitung verbunden ist, Anhand der Zeichnung, in der Ausführungsbeispiele der Erfindung im Prinzipschaltbild dargestellt sind, werden im folgenden die Erfindung sowie weitere Vorteile, Ergänzungen und Erweiterungen näher beschrieben und erläutert.According to the invention, the above-described object is achieved by that at least one receiving channel is connected to a coincidence gate whose one input on the transmission line and the other input via a negation element is on the assigned Serdekatal, which is connected to the transmission line via a decoupling diode is connected, based on the drawing, in the embodiments of the invention in Schematic diagram are shown, the invention and others are shown below Advantages, additions and extensions described and explained in more detail.

Die Figuren 1 und 2 zeigen jeweils das Prinzipschaltbild einer Anordnung, bei der in jeder Ric1tung ein Signal über tragen werden kann.Figures 1 and 2 each show the basic circuit diagram of an arrangement, in which a signal can be transmitted in every direction.

In Figur 3 ist eine Anordnung dargestellt, mit der die tibertragungsleitung vierfach ausgenutzt ist.In Figure 3, an arrangement is shown with which the transmission line is used four times.

In Figur 1 ist mit keine Übertragungsleitung bezeichnet, über die Gleichstromsignale in beiden Richtungen übertragen werden sollen. Diese Signale stammen aus je einem Sendekanal S 1, bzw. S 2, in welchem sie z. B. durch Anschluß an eine positive Spannungsquelle mittels einer Taste T 1, bzw. T 2, erzeugt werden. Selbstverständlich kann anstelle der Tasten auch ein Relaiskontakt oder ein elektronischer Schalter eingesetzt werden. Ist z. 3. die Taste T 1 geschlossen, so ist auf dem Sendekanal S 1 "1"-Signal, das einerseits über eine Entkopplungsdiode D 1 auf die Übertragungsleitung L und damit auf den einen Eingang eines UND-Gatters U 1, andererseits über ein Inversionsgatter J 1 als "O"-Signal auf den anderen Eingang des UND-Gatters U 1 gelangt.In Figure 1 is denoted by no transmission line over which DC signals are to be transmitted in both directions. These signals come from a transmission channel S 1 or S 2, in which they z. B. by connection to a positive voltage source by means of a key T 1 or T 2. Of course, a relay contact or an electronic contact can also be used instead of the buttons Switches are used. Is z. 3. the button T 1 is closed, it is on the Transmission channel S 1 "1" signal, which on the one hand via a decoupling diode D 1 to the Transmission line L and thus to one input of an AND gate U 1, on the other hand via an inversion gate J 1 as an "O" signal to the other input of the AND gate U 1 arrives.

Am Ausgang des UND-Gatters U 1, an den der Empfangskanal a 1 angeschlossen ist, licgt somit "O"-Signal. Das Signal aus dem Sendekanal S 1 wird über die Leitung L zu einer logischen Schaltung übertragen, die entsprechend derjenigen am anderen Ende der Leitung aufgebaut iat und demnach aus einem UND-Gatter U 2, einem Inversiongatter J 2 und einer Entkopplungsdiode D 2 besteht. Ist die Taste T 2 geöffnet, so liegt am Inversionsgatter J 2 "O"-Signal und an dem einen Eingang des UND-Gatters U 2 "1"-Signal. Dem anderen Eingang wird das auf der Leitung L stehende Signal zugeführt, bei geschlossener Taste T 1 "1"-Signal, so daß auf dem Empfangskanal a 2 ebenfalls ein "1"-Signal ist, von wo es Schaltfunktionen auslösen kann. Die Übertragung eines Signals aus den Kanal 5 2 in den Impfangskanal a 1 erfolgt entsprechend.At the output of the AND gate U 1, to which the receiving channel a 1 is connected is, thus there is an "O" signal. The signal from the transmission channel S 1 is transmitted over the line L transferred to a logic circuit that corresponds to that on the other Built up at the end of the line and therefore from an AND gate U 2, an inversion gate J 2 and a decoupling diode D 2. If the key T 2 is open, it is at the inversion gate J 2 "O" signal and at one input of the AND gate U 2 "1" signal. The signal on line L is fed to the other input, with closed key T 1 "1" signal, so that on the receiving channel a 2 also is a "1" signal from where it can trigger switching functions. The transfer of a Signal from channel 5 2 into vaccination channel a 1 takes place accordingly.

Die Schaltungsanordnung nach Figur 1 hat den Kachteil, daß die Empfangskanäle a 1 und a 2 kein Signal führen, wenn in beiden Sendekanälen ein Signal erzeugt ist. Denn dann sind die UIfl"-Gater U 1 und U 2 über die Inversiongatter J 1 und J 2 gesperrt. In Figur 2 ist das Schaltbild einer Ergänzung der Erfindung dargestellt, mit der dicscr Nachteil behoben ist. Die Teile, die gegenüber der Schaltungsanordnung nach Figur 1 nicht verändert sind, sind mit denselben Bezugsziffern wie dort versehen. In der orgänzten Schaltungsanordnung ist ab einem Ende der Übertragungsleitung L eine Schwellwertstufe SW 1 angeschlossen, die nur dann anspricht und ein "1"-Signal auf den Empfangskanal a 2 schaltet, wenn das Eingangssignal einen bestimmten Schwellwert übersteigt. In dem Ausgang des zugehörigen Sendekanals S 2 befindet sich eine Begrenzerstufe B 1, die das Signal des Sendekanais aui einen Wcrt, z. 13. 10 zu V begrenzt, dcr unterhalb des Schwellwertes der Stufe SW 1, z. B. 15 V, liegt, so da2 bei Betätigen der raste 2 das auf die leitung L geschaltete Signal die Stufe SW 1 nicht zum Anspruchen bringt. Dagegen wird das Signal des Sendekanals s 1, dessen Wert gleich dem Schwellwert der Stufe SW 1 oder größer ist5 z B. 20 V, auf dcn Empfangskanal a 2 durchgeschaltet, gleichgültig, ob die Taste T 2 betätigt ist odcr nicht.The circuit arrangement according to FIG. 1 has the compartment that the receiving channels a 1 and a 2 have no signal when in both transmission channels Signal is generated. Because then the UIfl "gates are U 1 and U 2 via the inversion gates J 1 and J 2 blocked. In Figure 2 is the circuit diagram of an addition to the invention shown, with the dicscr disadvantage is eliminated. The parts opposite to the circuit arrangement are not changed according to Figure 1, are provided with the same reference numerals as there. In the orgänzten circuit arrangement from one end of the transmission line L a threshold level SW 1 is connected, which only responds then and a "1" signal switches to receiving channel a 2 when the input signal has reached a certain threshold value exceeds. A limiter stage is located in the output of the associated transmission channel S 2 B 1, which sends the signal of the transmission channel aui a Wcrt, z. 13. 10 limited to V, dcr below the threshold value of level SW 1, z. B. 15 V, so da2 when pressed the latched 2 the signal switched to the line L the level SW 1 not to claim brings. In contrast, the signal of the transmission channel s 1, the value of which is equal to the threshold value level SW 1 or greater5 e.g. 20 V, switched through to the receiving channel a 2, it does not matter whether the button T 2 is pressed or not.

Zwischen die Begrenzerstufe B 1 und die Übertragungsleitung 1 ist eine EntRopplungsdiode D 3 geschaltet.Between the limiter stage B 1 and the transmission line 1 is a decoupling diode D 3 connected.

Während in der Schaltung nach den Figuren 1 und 2 die Übertragungsleitung L nur zweifach ausgenutzt ist, ist sie in der Schaltungsanordnung nach Figur 3, die eine Erweiterung der Erfindung darstellt, vierfach ausgenutzt. In dieser Schaltung kännen an beiden Enden der Leitung L zwei Signale angelegt werden. die nur in einem Empfangskanal am jcweils anderen Ende ein Signal auslösen. An dem einem Ende der leitung L sind je ein Sende- und ein Empfangskanal 5 3 und a 3, bzw. s 4 und a 4 über je eine Schaltungslogik vcrknüpft, die mit den in den Schaltungen nach Figur 1 un 2 verwendeten Logiken identisch ist und dementsprechend aus den Gattern und Dioden U 2, J 3, D 3, bzw. U 4, J 4, D 4 besteht. Das Sendesignal wird wiederun durch Schließen einer Taste T 3 bzw. T 4 erzeugt. An die Sendekanäle s 3 und s 4 sind Begrenzerstufen B 2 und B 3 angeschlossen, deren Ausgangsspannungen in Beispiel 20 V, bzw. 15 V betragen und die über ein ODER-Gatter 0 2, das die Entkopplungsdioden der Schaltungen nach den Figuren 1 und 2 enthält oder ersetzt, die Leitung L ansteuern.While in the circuit of Figures 1 and 2, the transmission line L is only used twice, it is in the circuit arrangement according to Figure 3, which represents an extension of the invention, exploited four times. In this circuit two signals can be applied to both ends of the line L. only in one Trigger a signal at the other end of the receiving channel. At one end of the line L are each a transmission and a reception channel 5 3 and a 3, or s 4 and a 4 each linked via a circuit logic that is linked to the circuits according to FIG 1 and 2 The logics used are identical and are made accordingly the gates and diodes U 2, J 3, D 3, or U 4, J 4, D 4. The broadcast signal is again generated by closing a key T 3 or T 4. To the broadcast channels Limiter stages B 2 and B 3 are connected to s 3 and s 4, their output voltages in the example 20 V or 15 V and the via an OR gate 0 2, which the decoupling diodes of the circuits according to FIGS. 1 and 2 contains or replaces the control line L.

Den Empfangskanälen a 3 und a 4 sind Schwellwertstufen SW 2 und SW 3 vorgeschaltet, dercn Schwellwerte niedriger als die Ausgangsspannungen der Begrenzerstufen B 2 und B 3 sind.The receiving channels a 3 and a 4 are threshold levels SW 2 and SW 3 upstream, the threshold values are lower than the output voltages of the limiter stages B 2 and B 3 are.

Damit die auf den Sendekanälen s 3 und s 4 stehenden Signale kein Signal in den Empfangskanälen a 4 und a 3 erzeugen, werden den Inversionsgattern J 3 und J 4 die Signale beider Sendekanäle zugeführt, und zwar zweckmäßig über ODER-Gatter O 1 und O 3. Im Ausführungsbeispiel ist nur das Inversionsgatter J 3 unmittelbar an beide Sendekanäle angeschlossen. las Gatter 0 1 ist mit dem Sentlekanal 5 4 und der Verbingungsleitung zwischen der Schwellwertstufe SW 2 und dem einen Eingang des UND-Gatter U 3 angeschlossen.So that the signals on the transmission channels s 3 and s 4 do not Signal in the receiving channels a 4 and a 3 generate the inversion gates J 3 and J 4 are supplied with the signals from both transmission channels, appropriately via OR gates O 1 and O 3. In the exemplary embodiment, only the inversion gate J 3 is direct connected to both transmission channels. las gate 0 1 is with the Sentle channel 5 4 and the connecting line between the threshold level SW 2 and the one input of the AND gate U 3 connected.

Auch diese Anordnung erfüllt den erwähnten Zweck, da das Signal das Sendekanals s 3 über die Entkopplungsdiode D 3 auf diese Verbindungsleitung gelangt. Wie weiter unten ausgeführt wird, hat eine solche Schaltung des ODER-Gatters O 1 bein Empfang von Signalen seinen Vorteil An das andere Ende der Leitung L sind zwei Schwellwertstufen SW 4 und SW 5 angeschlossen, deren Schwellwerte, 15 V und 20 V, je einer Ausgangsspannung der Begrenzerstufen B 3 bzw. B 2 entsprechen. Der Ausgang der Schwellwertstufe SW 4, die den höheren Schwellwert hat, speist unmittelbar den Emsfangskanal a 5, während die Schwellwertstufe SW 5 mit dem niedrigeren Schwellwert über ein Koinzidenzgatter, z. B. ein UND-Gatter U 5, dessen anderer Eingang mit dem Ausgang der Schwellwertstufe SW 4 über ein Inversionsgatter J 5 verbunden ist, das Signal für einem Empfangskanäl a 6 liefert.This arrangement also fulfills the mentioned purpose, since the signal is the Transmission channel s 3 reaches this connecting line via the decoupling diode D 3. As will be explained further below, such a circuit has the OR gate O 1 when receiving signals its advantage. At the other end of the line L are two Threshold levels SW 4 and SW 5 connected, their threshold values, 15 V and 20 V, each correspond to an output voltage of the limiter stages B 3 and B 2. The exit the threshold level SW 4, which has the higher threshold value, directly feeds the Receiving channel a 5, while the threshold level SW 5 with the lower Threshold value via a coincidence gate, e.g. B. an AND gate U 5, the other Input with the output of the threshold level SW 4 via an inversion gate J 5 is connected, the signal for a receiving channel a 6 supplies.

Auch an diesen Ende der Leitung L sind zwei Sendekanäle s 5 und a 6 vorgesehen. An diese Kanäle ist eine Begrenzerstufe B 4 bzw. B 5 angeschlossen, deren Ausgangssignale von z B, 5 und 10 7 über ein entkoppelndes ODER-Gatter O 4 der Übertragungsleitung L zugeführt werden.Also at this end of the line L are two transmission channels s 5 and a 6 provided. A limiter stage B 4 or B 5 is connected to these channels, their output signals from z B, 5 and 10 7 via a decoupling OR gate O 4 the transmission line L are supplied.

Im folgenden wird die Funktion der Schaltung näher erläutert. Ist die Taste T 3 gedrücht, so steht auf der Leitung die Ausgangsspannung der Begrenzerstufe b 2 von 20 V. Die Schwellwertstufen SW 2 und SW 3 schalten um, können aber auf den Empfangskanälen a 3 und a 4 kein Signal erzeugen, da die Gatter U 3 und U 4 verriegelt sind. An andern Ende der Leitung schalten die Schwellwertstufen SW 4 und SW 5 u so da? in den Kanal a - ein Signal empfangen wird über das Inversionsgatter J 5 wird das Gatter U 5 gesperrt und in dem Kanal a 6 entsteht kein Signal. Das Schlienßen der Taste T3 löst demnach nur in dem Empfangskanal a 5 ein Signal aus.The function of the circuit is explained in more detail below. is if button T 3 is pressed, the output voltage of the limiter stage is on the line b 2 of 20 V. The threshold levels SW 2 and SW 3 switch over, but can switch to the Receiving channels a 3 and a 4 do not generate a signal because the gates U 3 and U 4 are locked are. At the other end of the line, the threshold levels SW 4 and SW 5 u so there? into channel a - a signal is received via the inversion gate J 5 the gate U 5 is blocked and there is no signal in the channel a 6. The closing the button T3 therefore only triggers a signal in the receiving channel a 5.

Vird die Taste T 4 geschlossen, so wird über das ODER-Gatter O 2 die Ausgangsspannung der Begrenzerstufe B 3 von 15 V auf die Leitung L gegeben. Die Schwellwertstufen SW 2 und SW 3 schalten um; ihr Signal wird aber nicht zu den Empfangskanälen a 3 und a 4 durchgeschaltet, da die Gatter U x und U 4 gesperrt sind. An andern Erde der | eitung wird nur die Schwellwertstufe SW 5 umgeschaltet; so daß im Empfangskanal a 6 ein Signal auf tritt, da das Catter U 5 freigegeben ist.If the key T 4 is closed, then the OR gate O 2 is the Output voltage of the limiter stage B 3 of 15 V is given to the line L. the Threshold levels SW 2 and SW 3 switch over; however, their signal does not become the receiving channels a 3 and a 4 switched through, since the gates U x and U 4 are blocked. To others Earth of | only the threshold level SW 5 is switched over; so that in the receiving channel a 6 a signal occurs because the catter U 5 is enabled.

Ias Schließen der Taste T 5 hat keinen Einfluß auf die Schwellwertstufen SW 4 und SW 5, da deren Ansprechpotential höher liegt als die Ausgangsspannung der Begrenzerstufe B 4.Closing button T 5 has no effect on the threshold levels SW 4 and SW 5, as their response potential is higher than the output voltage of the Limiter stage B 4.

Bagegen sprechen am andern Ende der Leitung die Schwellwertstufen SW 2 und SW 3 an. Über die bereits oben erwähnte Verbindung zwischen dem Ausgang der Schwellwertstufe SW 2 und dem Inversionsgatter J 4 wird das UND-Gatter U 4 gesperrt, so daß an dessen Ausgang kein Signal erscheint. Bagegen gelangt das Ausgangssignal der Schwellwertstufe SW 2 über das freigegebene UND-Gatter U 3 in den Kanal a 3.The threshold levels speak at the other end of the line SW 2 and SW 3 on. Via the connection between the output already mentioned above the threshold level SW 2 and the inversion gate J 4, the AND gate U 4 is blocked, so that no signal appears at its output. The output signal arrives the threshold level SW 2 via the released AND gate U 3 in the channel a 3.

Ist schleißlich die Taste T 6 gedrückt, so sprint von allen Schwellwertstufen nur die Stufe SW 3 an, deren Ausgangssignal über das freigegebene Gatter U 4 in den Kanal a 4 durchgeschaliet wird. Das Drücken einer Taste hat dennach das Auftreten nur eines einzigen Signals am anderen Ende der Leitung zur Folge.If the button T 6 is finally pressed, then sprint from all threshold levels only the level SW 3, whose output signal via the enabled gate U 4 in the channel a 4 is durchgeschaliet. Pressing a key then has the occurrence result in only a single signal at the other end of the line.

Die Erfindung wurde anhand von Beispiel beschrieben, in denen als Koinzidenzgatter UND-Gatter verwendet wurden und in dessen die Begrenzer- und die Schwellwertstufen um jeweils 5 V gestaffelte Schwellwerte bzw. Ausgangsspannungen positiver Polarität haben. Auch wurde unter "1"-Signal ein positives signal verstanden. Es ist jedoch ohne weiteres einzusehen daß anstelle von UND-Gatten auch andere Koinzidenzgatter, z. B. NCR-Gatter vorgeschen sein können, daß die Schwellwerte und Ausgangsspannungen eine andere Cröße haben können und daß unter "1"-Signal auch Nullpotential oder ein negatives Signal verstanden sein kann. In den Falle, daß die Sendekanäle durch Drücken der Taste an negatives Potential gelegt werden, sind lediglich die Dioden umzupolen. @arüber hinaus ist es aber auch möglich, die Empfangs- und Sendeschaltungen nach Art der Schwellwertstufen SW 4 mit den Gattern J 5 und U 5 und B 4 zusammen mit Empfangs- und Sendeschaltungen nach Art der Begrenzerstufe B 2 und der SCwellwertstufe SW 2 sowie der logischen Schaltung J 3, U 3 auf einer Seite der leitung anzuordnen.The invention has been described using examples in which as Coincidence gates AND gates were used and in which the limiter and the Threshold levels, each with a 5 V staggered threshold or output voltage have positive polarity. A “1” signal was also understood to mean a positive signal. However, it is readily apparent that instead of AND gates, other coincidence gates, z. B. NCR gate can be provided that the threshold values and output voltages can have a different size and that under "1" signal also zero potential or a negative signal can be understood. In the event that the transmission channels through When the button is pushed to negative potential, only the diodes are used to reverse the polarity. In addition, it is also possible to use the receive and transmit circuits in the manner of the threshold value levels SW 4 with the gates J 5 and U 5 and B 4 together with receiving and transmitting circuits of the limiter stage type B 2 and the SCwell value stage SW 2 and the logic circuit J 3, U 3 on one Side of the line.

9 Patentanspruch 1 Blatt Zeichnungen9 claim 1 sheet of drawings

Claims

P a t e n t n n q p r ü c h e-1. Circuit arrangement for transmission of direct current signals in both directions via a line which is connected at its ends locked the transmission channel in at least one scanning channel and at least one against signals Receiving channel is split, characterized in that at least one receiving channel (a) to a coincidence gate (U) - is connected, one input of which is connected to the Transmission line (I,) and its other input via a negation element (J) to the transmission channel (a), which is connected to the transmission line via a decoupling diode (s) (L) is connected.

2. Circuit arrangement, in particular according to claim 1, characterized by that at least one transmission channel (s 2, s X, s 4, s 5, s 6) via a limiter stage (B) feeds the transmission line (L) and that of the train assigned. Receiving channel (a 2 ... a 6) a threshold value stage (SW) is connected upstream, the threshold value of which is smaller than at least one of the signals received via the transmission line (L).

3. Circuit arrangement according to claim 2, characterized in that the output voltage of the limiter stage (B 1, B 4, 3 5) is less than the threshold value the threshold level (SW 2, SW 4, SW 5) and that the transmission channels only via the Limiter stages and the threshold value stage are connected to the receiving channels.

4. Circuit arrangement according to claims 1 and 2, characterized in that that the output voltage of the limiter stage (B 2, B 3) is greater than the threshold value the threshold level (SW 2, SW 3) and that the threshold level between the an input of the AND gate (U 3, U 4) and the transmission line (L) and the Limiter stage (B 2, B 3) between the inversion member (J 3, J 4) and the transmission line (L) is switched.

5. Circuit arrangement according to one of claims 1 to 4, characterized in that that when dividing the transmission line (L) at one end into at least two Send lines (S 3, S 4) and two receive lines (n 3, a 4) the inversion members (J 3, J 4) are controlled by the transmission lines (s 3, s 4).

6. Circuit arrangement according to claim 5, characterized in that the inputs of two OR gates are connected to the transmission lines (s 3, s 4) which control the inversion members (J 3, J 4).

7. Circuit arrangement according to one of claims 4 to 6, characterized in that that the output voltage of the threshold level (SW 2) with the higher threshold value to the input of the inversion member (J 4), the output of which is connected to the output the threshold level (SW 3) with the lower threshold value in a coincidence level (U 4) is linked.

8. Circuit arrangement according to claim 3> thereby gekcnnzcichnet, that when dividing the transmission line at one end into two receiving lines (a 5, a 6) each with a threshold level (SW 4, SW 5) the output signal of the threshold level (SW 4) with the higher threshold value via an inversion element (J 5) to the one input a coincidence stage (U 5) is fed, the other input before the output of the Threshold level (SW 5) is activated with the lower threshold value and its Output voltage is fed to a receiving channel (a 6).

9. Circuit arrangement according to one of claims 1 to 8, characterized in that that several transmission channels (s 3, s 4, resp.

5 5, s 6) via OR gate (O 2 or O 4) with the transmission line (L) are connected.