DE1931138C

DE1931138C - Bit synchronization device

Info

Publication number: DE1931138C
Authority: DE
Inventors: Isao Dipl Ing Machida Tomimon Kiyoshi Dipl Ing Kawasaki Nakamura Euchi Dipl Ing Yokohama Kimura Yutaka Kawasaki Fudemoto, (Japan)
Original assignee: Fujitsu Ltd , Kawasaki, Kanagawa (Japan)
Publication date: 1972-08-31

Description

Die Erfindung betrifft eine Bit-Synchronisierein- des phasengesteuertenThe invention relates to a phase-controlled bit synchronization unit

richtung, insbesondere eine Schaltung zum Empfan- und die von dem Anscnluu _; -direction, in particular a circuit for receiving and that of the connection _; -

gen und Regenerieren von Zeitsteuersignalcn in signale werden als ««tsynchronisiersignale verwendet, einem synchronen digitalen Übertragungssystem, wie Da das Ausgangss.gnal von dem Bitsynchron.sier-The generation and regeneration of timing signals into signals are used as synchronization signals. a synchronous digital transmission system, such as Since the output signal from the bit synchronizes

einem PCM-Übertragungssystem usw. 5 Extrahierkreis 2, das die Bezugsphase fur den _Pha-a PCM transmission system etc. 5 Extraction circuit 2, which is the reference phase for the _P ha-

Synchronisicrinformation oder -signale in einem sengestcuerten Oszillator ergibt, das. »y™"roni-Synchronization information or signals in a sensor controlled oscillator results in the. »Y ™" roni-

digitalen Übertragungssystem, wie solche in einer siersigna! ist, das von dem Impulszug durch den Ab-digital transmission system, like those in a siersigna! is that of the train of impulses through the

PCM-Übertragung, bestehen aus zwei Arten, d. li. siimmkreis extrahiert wird, nimmt jedoch in der obenPCM transmission, consist of two types; left siimmkreis is extracted, but takes in the above

Bitsynchronisicrsignalen und Rahmeneinstcllsignalcn beschriebenen Schaltung seine Komponente in ex-Bitynchronisicrsignalen und Rahmeneinstcllsignalcn described circuit its component in ex-

(framing). Üblicherweise werden Rahmengestell- io poiicnticllcm Umfange ab, wenn der Impulszug(framing). Usually frame- io poiicnticllcm circumferences decrease when the impulse train

signais von besonderen Signalen regeneriert, die ihre unierbrochen wird. Wenn die Bitwiederholungs-signals regenerated from special signals that will make yours uninterrupted. If the bit repetition

Zcitspalten und Impulsnummerinformation. die von frequenz mit »/6«, die Komponente unmittelbar vorTime columns and pulse number information. that of frequency with »/ 6«, the component immediately in front

den Bitsynchronisiersignalen gegeben wird, anzeigen. der Unterbrechung des Iinpulszuges mil »/1« dergiven to the bit synchronizing signals. the interruption of the pulse train with "/ 1" the

Wenn folglich die Bitsynchronisierung auch nur für Gütefaktor des Abstimmkreis mit »ß/< und dieIf, consequently, the bit synchronization only for the quality factor of the tuning circle with »ß / < and the

eine kurze Zeitdauer angehalten wird, wird diic Rah- 15 Zeit in bezug auf den Moment der Unterbrechungis paused for a short period of time, the time frame will be relative to the moment of interruption

meneinstellung desynchronisiert. Wenn des weiteren des Impulszuges mit »/« bezeichnet werden genügtmenu setting desynchronized. If furthermore the impulse train is designated with "/" is sufficient

einmal eine Desynchronisierung stattgefunden hat, die Bitsynchronisicr-S.gna komponente zur Ze.t »/«,once a desynchronization has taken place, the bitsynchronisicr S.gna component at the time "/",

erfordert die Wiederherstellung der Rahmencinstcl- d. h. A (1), folgender Gleichung:
lung eine vergleichsweise lange Zeitdauer, und /.war A(t) Ae''¹'""⁰' ■ requires the restoration of the framework - ie A (1), the following equation:
ment a comparatively long period of time, and /.was A (t) Ae '' ¹ '"" ⁰ ' ■

auch nach der Wiederherstellung der Bitsynchroni- aoeven after restoring the bitsynchronism

sation. Es ist deshalb wünschenswert, daß nach einer Wenn somit der Impulszug unterbrochen wird, fällt momentanen Unterbrechung der digitalen Signale die die Synchronisiersignalkomponente exponentiell ab. Bitsynchronisiersignale für eine merklich lange Zeit- Der Eingangsimpulszug enthält jedoch Rauschen dauer von dem vorangehenden Bitsynchronisiersignal und Übersprechen, das als konstant betrachtet gehalten werden sollten. Wenn die Bitsynchronisicr- 25 werden kann, unabhängig von der Fortsetzung oder signale somit ohne Unterbrechung gehalten werden, Unterbrechung des Impulszuges. Des weiteren kann kann die Rahmeneinstellung aufrechterhalten wer- auch ein Übersprechen vom Ausgang in den Eingang den, falls die Phasendifferenz zwischen dem genauen innerhalb der Schaltung vorhanden sein. Das Signal-Bitsynchronisiersignal, das nach der Wicderherstel- Rausch-Verhältnis des Ausgangssignals des Bitlung der Bitsynchronisation erhalten wird, und dem 30 synchronisicr-Extrahierkreises 2 wird deshalb nach vorausgesetzten Bitsynchronisiersignal innerhalb einer Exponentialkurve verringert, wenn der Impuls-IKO liegt. zug unterbrochen wird. Folglich zeigen nach einersation. It is, therefore, desirable that after an When the pulse train is thus interrupted, it falls momentary interruption of the digital signals which the synchronizing signal component from exponentially. Bit sync signals for a noticeably long time- However, the input pulse train contains noise duration from the previous bit sync signal and crosstalk which is considered constant should be kept. If the bitsynchronisicr- 25 can be, regardless of the continuation or signals are thus held without interruption, interruption of the pulse train. Furthermore can the frame setting can be maintained, crosstalk from the output to the input the one in case the phase difference between the exact one exist within the circuit. The signal bit synchronization signal, that after the re-establishment-to-noise ratio of the output signal of the Bitlung of bit synchronization is obtained, and the synchronisicr extracting circuit 2 is therefore after assumed bit synchronization signal decreases within an exponential curve when the pulse IKO located. train is interrupted. Consequently show after a

Um die Rahmeneinstellung somit auirechtzuerhal- merklich langen Zeit anschließend an die linierten, wird üblicherweise die in F i g. I dargestellte brechung des Impulszuges die Ausgangssignale von Synchronisierschaltung in einer PC'M-Anordmiiig 35 dem Bitsynchronisier-Extrahierkreis2 ein extrem usw. verwendet. niedriges Signal-Rausch-Verhältnis, und im schlech-In order to maintain the frame setting for a noticeably long time following the lined, is usually the one shown in FIG. I illustrated break of the pulse train the output signals from Synchronization circuit in a PC'M-Anordmiiig 35 the Bitynchronisier-Extrahierkreis2 an extremely etc. used. low signal-to-noise ratio, and in poor

In F i g. 1 ist bezeichnet mit 1 der PCM-Signal- testen Fall ist nur Rauschen hörbar. Obwohl somit eingangsanschluß, mit 2 ein Bitsynchronisier-Extra- ein phasengesteuerter Oszillator mit einer relativ hierkreis, der aus Abstimmkreisen Ll, Cl usw. be- stabilen Frequenz für die Schaltung ausgewählt wird, steht, die auf die Bitfrequenz abgestimmt sind, mit 40 um eine nicht unterbrochene Erzeugung der Bit-2' ein Impulsverstärker, um die Amplitude des Bit- frequenzsignale bei den Bitintervallen vorausgesetzt Synchronisiersignals zu begrenzen, die durch den von dem Zustand unmittelbar vor der Impulsuntervorangehenden Kreis 2 extrahiert ist, und dieselbe in brechung zu ermöglichen, kann diese vorteilhafte eine Rcchteckwclle umzuwandeln, mit 3 ein Phasen- Eigenschaft des phasengesteuerten Oszillators nicht detektor, mit 4 ein Tiefpaßfilter und mit S ein span- « vollständig ausgenutzt werden, da die Phase auf der nungsgestcuerlcr Oszillator. Der in der Zeichnung Basis solcher Bezugssignale mit niedriger Güte gedargestelltc Phasendetektor 3 ist nur eine von inch- steuert wird. Die bekannte Schaltung hat deshalb den rcren Alternativen, bei denen die Sinuswelle als Aus- Nachteil, daß ein stabiles Bitsynchronisiersignal nicht gang von dem Anschluß »α« zugeführt wird und Im- erhalten werden kann, wenn der Impulszug unterpulsc über den Anschluß »6« angelegt werden, wo- 5° brachen ist.In Fig. 1 is denoted by 1 the PCM signal test case, only noise can be heard. Although the input connection, with 2 a bitsynchronizing extra, a phase-controlled oscillator with a relatively stable frequency selected from tuning circuits Ll, Cl , etc. for the circuit, which are tuned to the bit frequency, is 40 to one Uninterrupted generation of the bit 2 'a pulse amplifier to limit the amplitude of the bit frequency signals at the bit intervals provided synchronization signal, which is extracted by the state immediately before the pulse sub-preceding circle 2, and to allow the same in break, this can advantageous to convert a rectangle, with 3 a phase property of the phase-controlled oscillator not detector, with 4 a low-pass filter and with S a span- «can be fully used, since the phase on the voltage-controlled oscillator. The phase detector 3 shown in the drawing as the basis of such reference signals with low quality is only one which is inch-controlled. The known circuit therefore has the other alternatives in which the sine wave has the disadvantage that a stable bit synchronization signal is not fed from the terminal "α" and can be obtained when the pulse train Unterpulsc is applied via the terminal "6" be where- 5 ° is fallow.

bei eine Gleichspannung der Phasendifferenz zwi- Der Zweck der Erfindung besteht darin, diesenat a DC voltage the phase difference between the The purpose of the invention is this

sehen der Sinuswellc und dem um Anschluß »c« er- Nachteil zu vermeiden und eine stabile Bitsynchroni-see the Sinuswellc and the around connection »c« er to avoid disadvantage and a stable bit syncronization

halluicii Impuls entspricht. sation von den Bitsynchronisiersignalen zu erhalten,halluicii impulse corresponds. to obtain sation from the bit synchronization signals,

Der spannungsgesteuerte Oszillator 5 ist auch ein die der Unterbrechung des Impulszuges vorangehen,The voltage controlled oscillator 5 is also one which precedes the interruption of the pulse train,

Beispiel von vielen in gleicher Weise zweckmäßigen 55 und zwar für eine merklich lange Zeitdauer nach derExample of many equally expedient 55 for a noticeably long period of time after the

Vorrichtungen. In dem Oszillator ist ein Abstimm- Unterbrechung.Devices. There is a tuning break in the oscillator.

kreis am Kollektor des Transistors Tr 1 angeordnet. Die Erfindung ist bei einer Bitsynchronisierein-Der Abstimmkreis enthält als ein Bauteil eine Diode richtung mit einem phasengesteuerten Oszillator, der mit veränderlicher Kapazität VC. Die Kapazität der durch die Bitsynchronisierkomponente des Impuls-Diode wird durch den Ausgang des 'Tiefpaßfilters 4 60 zuges gesteuert wird, die durch einen Bitsynchroniveriindert, wodurch die Schwingungsfrequenz des sicr-Exrahierkrcis extrahiert wird, gekennzeichnet spaiiiiiingsgesleuerlcn Oszillators geändert wird. durch eine Einrichtung, die eine Phasenstcuerungcircle arranged at the collector of the transistor Tr 1. The invention is in a Bitynchronisierein-The tuning circuit contains as a component a diode direction with a phase-controlled oscillator, the variable capacitance VC. The capacity of the bit syncronizing component of the pulse diode is controlled by the output of the low pass filter 4 60, which is changed by a bit syncronisation, thereby extracting the oscillation frequency of the sicr extraction circuit, characterized as a spaiiiiiingsgesleuerlcn oscillator. by a device that has a phase control

Der Phasciidctcklor 3, das 'Tiefpaßfilter 4 und der des hochkonstanten Oszillators ausführt, wenn dasThe Phasciidctcklor 3, the 'low-pass filter 4 and that of the high-constant oscillator executes if the

spannungsgesteuerte Oszillator 5 bilden einen pha- Signal-Rausch-Verhältnis der Bitsynchronisierkom-voltage-controlled oscillator 5 form a phase-signal-to-noise ratio of the bit synchronization components

scngesleucrlen Oszillalorkrds, dessen Schwingungs- 65 ponente bei einem vorbestimmten Pegel oder dar-scngesleucrlen oscillator rds, the oscillation component of which is 65 at a predetermined level or

frequen/. und Phase durch die Ausgaagsphasc des über liegt, und welche die Phasenstcuerung anhält,frequen /. and phase through the output phase is above, and which stops the phase control,

finpu.isvmtäi kers 2' gesteuert werden. wenn das Signal-Rausch-Verhältnis der Komponentefinpu.isvmtäi kers 2 '. when the signal-to-noise ratio of the component

Mit 6 ist in der Zeichnung der Ausgangsanschluß unterhalb dieses Pegels liegt.With 6 in the drawing, the output terminal is below this level.

Nachfolgend wird die Erfindung im einzelnen zugnahme auf das in Fig. 6 dargestellte Wellcnform-The invention is referred to in detail below on the corrugated shape shown in FIG.

unter Bezugnahme auf die Zeichnung beschrieben, diagramm erläutert.described with reference to the drawing, diagram explained.

Fig. 2 zeigt eine Ausführungsform üer Erfindung, Wenn der Kondensator 402 al» Entladekondenwobei die Bezugszeichen 1, 2, 2', 3, 4, 5 und 6 Bau- sator und der Kondensator 410 als Ladekondensator teile bezeichnen, diejn denen in Fig. I äquivalent 5 verwendet werden und die entsprechenden Kapezisiiiu. !viit 7 ist cm Z£itsteuerkreis mit einer kurzen täten mit C, und C₁₀ bezeichnet werden, werden die -!, , i!. ^{cmcr lan}8^en Entladezeit bezeichnet, beiden Kapazitäten so ausgewählt, daß sie der nachwahrend 8 cm Tort reis ist, der den Ausgang des folgenden Ungleichung genügen: Impulsverstärker 2' durch den Ausgang des Zcitsteuerkreises 7 unterbricht. m . ^C- ^ ¹⁰'2 shows an embodiment of the invention, when the capacitor 402 as discharge condensers, the reference numerals 1, 2, 2 ', 3, 4, 5 and 6 denote components and the condenser 410 as charge condenser parts which correspond to those in FIG. I equivalent to 5 are used and the corresponding Kapezisiiiu. ! viit 7 is cm timing circle with a short tense C, and C ₁₀ will be the - !,, i !. ^{cmcr lan} 8 ^en discharge time designated, both capacities selected so that it is the persistent 8 cm tort rice, which satisfy the output of the following inequality: Pulse amplifier 2 ' interrupted by the output of the Zcitsteuerkreises 7. m. ^C - ^ ¹⁰ '

Der Zeitsteuerkreis 7 ist durch eine Diode 701, Wenn auch die Werte der Widerslände 403, 404The timing circuit 7 is through a diode 701, albeit the values of the contradictions 403, 404

durch einen Kondensator 702, durch einen Wider- und 411 jeweils als K.„ K. und K_n ausgedrückt wer-can be expressed by a capacitor 702, by a resistor and 411 respectively as K. "K. and K _n

staiid 703i und durch eine Schneideinrichtung 704 den, ist K., gleich R_n, da die Widerstandswerte derstaiid 703i and through a cutter 704 den, K., is equal to R _n , since the resistance values of the

gciilde liic Schneideinrichtung besteht aus einer beiden Dioden 406 und 408 im wesentlichen gleichgciilde liic cutting device consists of two diodes 406 and 408 essentially the same

Schneiddiodc und einem Transistor zum Formen 15 sind.Cutting diode and a transistor for molding 15 are.

der Schneidspannung usw. In diesem Kreis wird die Wenn ein Signal, wie in Fi g. 6 (a) dargestellt, demthe cutting voltage, etc. In this circle, the If a signal, as in Fi g. 6 (a), the

Ladezcitkonstantc durch den inneren Widerstand der Punkt A der Fig. 4 zugeführt wird, wird die Span-Charge time constantc is supplied by the internal resistance of point A of Fig. 4, the span

imniHsquelle und die Kapazität des Kondensators nungswcllenform an dem Kondensator 410 so, wieIncoming source and the capacitance of the capacitor voltage waveform on the capacitor 410 as

7UZ vorbestimmt, wahrend die Entladezeitkonstante dies in F i g. 6 (b) dargestellt ist, und der Kondensa-7UZ predetermined, while the discharge time constant shows this in FIG. 6 (b), and the condensate

durch den Ladewiderstand 703 und die Kapazität 20 tor wird mit der Ladezeitkonstante R₁₁ C_1n ge-through the charging resistor 703 and the capacitance 20 tor, the charging time constant R ₁₁ C _{1n is}

des Kondensators 702 bestimmt ist. Die Arbeits- laden. Die Spannungswcllenform an dem Konden-of the capacitor 702 is determined. The work shops. The voltage waveform on the condenser

weise der Anordnung nach Fig. 2 wird unter Bc- sator 402 wird demgegenüber so, wie dies inAccording to the arrangement according to FIG. 2, Bc- sator 402 is, on the other hand, as shown in FIG

zugnahme auf das Wellenformdiagramm der Fig. 6 (c) dargestellt ist, und der Kondensator wirdreferring to the waveform diagram of Fig. 6 (c), and the capacitor becomes

¹I- ™?nehen. mit der Zeitkonstante K., · C, geladen. Da die Klem- ¹ I- ™? with the time constant K., · C, loaded. Since the terminal

E?· ι\u\ ^{ZLlgt emCn Ein}ß^anß^simP"^!sz»g. »nd 25 mcnspannungcn der Kondensatoren 402 und 410 mitE? · Ι \ u \ ^{ZLgt emCn a} ß ^at ß ^sim P " ^{! Sz} » g. »Nd 25 voltages of the capacitors 402 and 410 with

h 1 g. 3 (B) zeigt den Ausgang des Zeitsteuerkreiscs 7, dem Lastwiderstand 404 über die Dioden 407 undh 1 g. 3 (B) shows the output of timing circuit 7, load resistor 404 through diodes 407 and

der durch die Eingangsimpulse angetrieben wird. 409 gekoppelt sind, tritt eine Entladung aus demwhich is driven by the input pulses. 409 are coupled, a discharge occurs from the

Dieser Zeitsteuerkrcis hat eine relativ kurze Ladezeit Kondensator an der höheren Spannungsseite derThis timing circuit has a relatively short charging time on the higher voltage side of the capacitor

und cmc bestimmte festgelegte Entladczeit »7V Klemmenspannungen der Kondensatoren 402 undand cmc certain specified discharge time >> 7V terminal voltages of the capacitors 402 and

Diese Zeit T ist cmc in geeigneter Weise bestimmte 30 410 zu dem Lastwiderstand 404 auf, während eineThis time T is appropriately determined 30 410 to the load resistor 404 during a cmc

Zeitkonstante, so daß das Signal-Rausch-Verhältnis Entladung nicht von der Seite mit niedriger Span-Time constant so that the signal-to-noise ratio discharge does not come from the low voltage side

dcs Ausgangspegels des Bitsynchronisier-Extrahicr- nung auftritt. Folglich treten nur die Seiten mitThe output level of the bit synchronization extraction occurs. As a result, only the sides kick with

kreises 2, d. h. höherem Potential der beiden Kondensatorenspannungen an dem Lastwiderstand 404 auf, wie dies incircle 2, d. H. higher potential of the two capacitor voltages at load resistor 404, as shown in FIG

_t g _t g

35 Fig. 6 (d) dargestellt ist. Somit werden die Wellenoberhalb eines vorbestimmten Pegels gehalten formen der Ladezeitkonstante K_n · C₁₀ und eine Entwerdensoll, ladezeitkonstante K₄-C, erhalten. Nach Abschnci-35 Fig. 6 (d) is shown. Thus, the waves are kept above a predetermined level, shape the charging time constant K _n · C ₁₀ and a design target, charging time constant K ₄ -C, is obtained. According to section

Wenn somit der Eingangsimpulszug für die Zeit T den derselben mit der" Signalbeschneideinrichtung oder langer unterbrochen wird, wird der Ausgang 405 kann ein Zeitsteuerkreis mit einer kurzen Bedes Zeitsteuerkreiscs 7 abgeschaltet. Da nachfolgend 40 triebszeit und einer langen Wiederherstellungszeit, der in F1 g. 3 (d) dargestellte Ausgang des Impuls- wobei die Betriebszeit und die Wiederhcrstellungsverstarkers 2' durch das Tor 8 abgeschaltet wird, zeit unabhängig voneinander eingestellt werden, ernimmt der Ausgang dieses Tores die in Fig. 3(e) halten werden, wie dies durch die in Fig. 6 (e) dardargestellte Wellenform an. gestellte Wellenform erläutert ist.If the input pulse train is interrupted for the time T that of the same with the "signal cutting device or longer, the output 405 can switch off a timing control circuit with a short operating time. d) output of the pulse shown - with the operating time and the restoration amplifier 2 'being switched off by the gate 8, time are set independently of one another, the output of this gate takes the hold in Fig. 3 (e), as indicated by the in Fig 6 (e) the waveform shown is explained against the waveform shown.

Mit der oben beschriebenen Anordnung wird die 45 Eine weitere Ausführungsform des Zeitsteucr-Phase des phasengesteuerten Oszillators durch den kreises ist in Fig. 5 gezeigt, und die Kreisfunktion Ausgang des Impulsverstärkers 2' gesteuert, wenn ist unter Bezugnahme auf die Wellenformen in das Signal-Rausch-Verhältnis in dem Ausgangspcgcl Fig. 7 erläutert.With the arrangement described above, the figure 45 becomes another embodiment of the timing phase of the phased oscillator through the circle is shown in Fig. 5, and the circle function Output of the pulse amplifier 2 'is controlled when referring to the waveforms in FIG the signal-to-noise ratio in the output pcgcl Fig. 7 is explained.

des Bitsynchronisier-Extrahierkreises 2 an einem Wie in Fig. 7 zu sehen ist, wird die Ladezeit-of the bit synchronizing extraction circuit 2 at a As can be seen in Fig. 7, the loading time

vorbestimmten Pegel oder höher liegt. Wenn dem- 50 konstante so ausgewählt, daß sie NuM ist. Wenn die gegenüber das Signal-Rausch-Verhältnis unterhalb Kapazität des Kondensators 410 somit auf Null eindieses Pegels liegt, wird die Phase des phasen- gestellt wird, können die Dioden 408 und 409 in gesteuerten Oszillators nicht durch den Ausgang des F i g. 4 durch nur eine Diode 511 ersetzt werden. Impulsverstärker 2'gesteuert, sondern der Oszilla- Fig. 7(a) zeigt den Eingangsimpulszug, undpredetermined level or higher. If so, constants are selected to be NuM. If the compared to the signal-to-noise ratio below the capacitance of the capacitor 410 thus to zero Level, if the phase of the is phased, the diodes 408 and 409 in controlled oscillator not through the output of the F i g. 4 can be replaced by just one diode 511. Pulse amplifier 2 'controlled, but the oscillator Fig. 7 (a) shows the input pulse train, and

tor arbeitet weiter bei seiner eigenen relativ stabilen 55 Fig. 7(b) zeigt die Spannungswcllenform an dem Schwmgungsfrei]ucnz. Somit wird nach einer Unter- Kondensator 502. Fig. 7 (c) zeigt die Wellenform brechung des Impulszuges eine stabile Bitsynchro- der Spannung, die an dem Lastwiderstand 504 iingenisation für eine merklich lange Zeit erhalten. legt ist und die dadurch erhalten wird, daß die Ein-tor continues to operate at its own relatively stable 55 Fig. 7 (b) shows the voltage waveform on the Swing-free] ucnz. Thus, after a sub-capacitor 502. Fig. 7 (c) shows the waveform When the pulse train is broken, a stable bitsynchronous voltage is generated at the load resistor 504 received for a noticeably long time. and which is obtained by the fact that the

Einc Abänderung des in Fig. 2 dargestellten gangssignalwellenform (b) an dem Kondensator ge-Zeitsteuerkrcises 7 ist in Fig. 4 erläutert. In dieser 60 koppelt wird, wobei die Kopplung durch die Diode Figur sind 402 und 410 Lade- und Entladekonden- 511 und 507 ausgeführt wird. In gleicher Weise wie satorcn, 403 und 411 Vorwärlswidcrständc der bei der in Fig. 4 dargestellten Schaltung entspricht Dioden, 404 ein Lastwiderstand, 405 eine Signal- die Wellenform der Seite mit höherer Spannung !^schneideinrichtung gleichartig der Einrichtung 704 zwischen dem Eingangssignal und dem Ausgang des in Fig. 2, 406 und 408 Dioden zum Trennen der 65 zeitkonstanten Kreises. Nach Abschneiden dieser Lade- und Entladekreisc und 407 und 409 Dioden Wellenform in der Signalbeschncideinriehtung 505 zum Ankoppeln der Lade- und Entladckrcise. Die werden Zeitsteuerimpulsc mit einer Betriebszeit von Arbeitsweise dieses Zeitsteuerkreiscs wird unter Be- im wesentlichen Null und einer Wicdcrherstellungs-A modification of the output signal waveform (b) shown in FIG. 2 at the capacitor GE timing circuit 7 is explained in FIG. In this 60 coupling is carried out, the coupling being carried out by the diode figure 402 and 410 charging and discharging capacitors 511 and 507. In the same way as the satorcn, 403 and 411 preheating resistance of the circuit shown in Fig. 4, diodes, 404 corresponds to a load resistance, 405 to a signal - the waveform of the side with higher voltage! ^ Cutting device similar to the device 704 between the input signal and the output that in Fig. 2, 406 and 408 diodes for separating the 65 time constant circuit. After cutting off this charging and discharging circuit and 407 and 409 diode waveform in the signal cutting device 505 for coupling the charging and discharging cycle. The are time control pulses with an operating time of the operation of this time control circuit is essentially zero and a Wicdcrherstellungs-

zeit direkt proportional zu R_sot ■ C₅₀₂ erhalten, wie dies in F i g. 7 (d) dargestellt ist.time is directly proportional to R _sot ■ C ₅₀₂ , as shown in FIG. 7 (d) is shown.

Eine weitere Ausführungsform ist in Fig. 8 gezeigt. Bei der in Fig. 2 gezeigten Schaltung wird der Ausgangspegel des Bitsynchronisier-Extrahierkrcises berechnet, wie er in die Dauer der Impulszugunterbrechung umgewandelt wird. In dieser Schaltung wird der Ausgangspegel jedoch direkt bestimmt. Die Anordnung des Zeitsteuerkreises in F i g. 8 ist somit identisch zu der in Fig. 2, mit Ausnahme des Einsatzes des Blocks 9. Der Block 9 ist ein Steuerkreis, der durch einen Umhüllungsdetektor und einen Schmitt-Kreis gebildet ist. Der Umhüllungsdetektor findet den Ausgangspegel des Bitsynchronisier-Extrahierkreises auf, wie dies in Fig. 3 (c).dargestellt ist, und bestimmt, ob der Ausgangspegel oberhalb oder unterhalb des vorbestimmten Umhüllungspegels liegt, bei dem das Signal-Rausch-Verhältnis des vorangehenden Wertes dem vorbestimmten Wert entspricht. Ein solcher UmhUIlungspegel ist in ao Fig. 3 (c) mit »ß« bezeichnet. Der Schmitt-Kreis arbeitet in Übereinstimmung mit dem Ergebnis dieser Umhüllungsauffindung, und sein Ausgang steuert wiederum das Tor 8. Dadurch wird es dem Ausgang des Impulsverstärkers 2' möglich, entweder zu passieren oder unterbrochen zu werden, um einen gleichartigen Effekt auszuüben, wie dieser für den Zeitsteuerkreis in Fi g. 2 beschrieben wurde.Another embodiment is shown in FIG. In the circuit shown in Fig. 2, the output level of the bit synchronizing extracting cycle becomes calculates how it is converted into the duration of the pulse train interruption. In this circuit however, the output level is determined directly. The arrangement of the timing circuit in FIG. 8 is thus identical to that in Fig. 2, with the exception of the insert of the block 9. The block 9 is a control circuit which is constituted by a casing detector and a Schmitt circle is formed. The envelope detector finds the output level of the bit synchronizing extracting circuit as shown in Fig. 3 (c) and determines whether the output level is above or is below the predetermined envelope level at which the signal-to-noise ratio of the foregoing Value corresponds to the predetermined value. Such an envelope level is in ao Fig. 3 (c) labeled "β". The Schmitt circle works in accordance with the result of this Enclosure detection, and its exit, in turn, controls gate 8. This makes it the exit of the pulse amplifier 2 'possible either to pass or to be interrupted to a exercise the same effect as this for the timing circuit in Fi g. 2 has been described.

Claims

Patent claims:

1. Bit synchronization device for a synchronous digital transmission system with a phase controlled oscillator controlled by the bit synchronizing component of the pulse train extracted by a bit synchronizing extracting circuit by means of phase control of the high constant oscillator, when the signal-to-noise ratio of the bit synchronizing component is at a predetermined Level or higher, and the phase control stops when the signal-to-noise ratio the Bil-Synchronisierverbindungencntc is below this level.

2. Synchronisicrschallung according to claim 1, characterized in that the device for Phase control a timing circuit with time constants of a short charging time and a long discharge time and a gate circuit, so that the input signals both the timing circuit as well as the bi-synchronizing extraction circuit and the output of the Time control circuit is fed to the gate circuit.

3. Synchronizing circuit according to claim 2, characterized in that the timing circuit from two parallel-connected time constant circuits with different time constants, a coupling device the two time constant circles and a signal cutting device is formed.

4. Synchronizing circuit according to claim 2, characterized in that the timing control circuit from a time-constant circuit, a diode connected in parallel to the time-constant circuit, a device for coupling the output of the time constant circuit and the output the diode and a signal clipping device.

5. Synchronizing circuit according to claim 1, characterized in that the circuit is so is constructed that the output of the bit synchronizing extraction circuit is applied to the control circuit and that the output of the with the bit synchronizing extraction circuit connected pulse amplifier and the output of the control circuit are fed to the gate circuit.

For this purpose 2 sheets of drawings