DE1900841C

DE1900841C - Peripheral control unit for a self-dialing exchange

Info

Publication number: DE1900841C
Application number: DE19691900841
Authority: DE
Inventors: Die Anmelder Sind
Original assignee: Lucas, Pierre, Issy les-Moulineaux; Abraham, Charles, Le Celle Saint-Cloud; Fabre, Roger, Bois d'Arcy; (Frankreich)
Priority date: 1968-01-09
Filing date: 1969-01-09
Publication date: 1973-07-26

Description

Die Erfindung bezieht sich auf ein peripheres Steuerwerk für ein Selbstwählamt zur Verbindung, Trennung und Überprüfung der Zustände von Relais von Verbindungssätzcn. Bekanntlich umfassen die Verbindungssätze von Selbstwählämtern eine große Anzahl von Relais, die die Funktionsphase kennzeichnen, ir welcher sich der Verbindungssatz befindet. Die Relaii geben also z. B. an, ob der Verbindungssatz nur mil dem rufenden Teilnehmer oder gleichzeitig mit dem rufenden Teilnehmer und dem gerufenen Teilnehmei verbunden ist, ob der Verbindungssatz gerade Wählzeichen empfängt oder ein Rufzeichen zum gerufenen Teilnehmer sendet, oder ob er ein Rückrufzeichen zum rufenden Teilnehmer sendet usw. Andere Relais in den Verbindungssätzen dienen dazu, die eigentliche Übertragung der verschiedenen Signalzeichen vorzunehmen, nämlich des R'ifzeichens, des Rückrufzeichens, des Besetztzeichens oder des Wählzeichens zu einem Fernamt. Diese Relais werden als Signalrelais, im folgenden auch kurz als Relais bezeichnet; sie sind in sehr großer Anzahl vorhanden, z. B. zu mehreren Tausenden oder Zehnlausenden. Die Auswahl-Prüf- und Steuerschaltungen für diese Relais bilden das periphere Steuerwerk eines Selbstwählamtes.The invention relates to a peripheral control unit for a self-dialing exchange for connection, disconnection and checking the states of relays of connection sets. As is well known, the connection sets of automatic telephone exchanges comprise a large number of relays that identify the functional phase in which the connection set is located. The Relaii so give z. B. to whether the connection set only with the calling party or at the same time with the calling subscriber and the called subscriber is connected whether the connection set is currently dialing characters receives or sends a callsign to the called party, or whether he sends a callback signal to the calling party sends etc. Other relays in the connection sets are used for the actual transmission to undertake the various signal characters, namely the R'ifzeichen, the recall character, the Busy signal or dialing signal to a long-distance exchange. These relays are called signal relays, in the following also referred to as relay for short; they are available in very large numbers, e.g. B. to several thousands or Tens of thousands. The selection test and control circuits for these relays form the peripheral control unit of a self-dialing exchange.

In der deutschen Patentschrift 1272 385 ist eine Schaltungsanordnung für programmgesteuerte Fernsprechvermittlungsan.agen mit zwei Rechnern und Malinahmen zur Verhinderung des Doppelzugriffes zu den Rechnern beschrieben. Diese Schaltungsanordnung Jann L'in in dem Steuerwerk der Vermittlungsanlage bezeichnetes elektromechanisches Relais auf Eins (Verbindung) oder auf Null (Trennung) schalten, und zwar auf Grund parallel empfangener Instruktionen, die sie in Form binärer Adressen- und Befehlssignale von einem Rechner erhält. Weiterhin prüft diese Schaltungsanordnung die Ausführung der verschiedenen Phasen eines Programms und teilt dem Rechner jeden Ausfiihrungsfehler einer Phase oder die Ausführung des empfangenen Befehles mit.
Gemäß dieser Patentschrift besitzen die zu steuernden elektromechanischen Relais zwei gleiche Wicklungen, die gleichsinnig in Reihe geschaltet sind und deren gemeinsamer Anschlußpunkt mit einem Pol einer Gleichstromquelle verbunden ist, während ihre äußeren Anschlußpunkte mit dem anderen Pol der Spannungsquelle bzw. mit der Schaltungsanordnung verbunden sind. Letztere besitzt elektronische Speicher für die Prüfcodeadresse des zu steuernden Relais und für die durchzuführenden Verbindungs- oder Trennoperationen, elektromechanische Mittel für die Decodierung der Adresse mit Codeprüfung, eine Kreuzschienenschaltmatrix, deren Kreuzpunkte zur Verbindung des zu steuernden Relais mit einer von beiden Klemmen der Stromquelle dienen, Prüfmittel einerseits für das Einsetzen des Steuerstromes des bezeichneten Relais und andererseits für die Unterbrechung dieses Stromes innerhalb einer festgelegten Zeit und schließlieh Mittel für die Mitteilung von Codefehlern und Funktionsfehlern der bezeichneten Relais zum Steuerorgan. Die Prüfmittel bestehen aus einem Prüfkreis mit Ferritkernen mit rechteckiger Hysteresisschleife, die als Schreibwicklungen eine Verbindung zwischen der Schaltmatrix und den beiden Polen der Spannungsquelle besitzen, The German patent specification 1272 385 describes a circuit arrangement for program-controlled telephone exchange systems with two computers and drawing frames to prevent double access to the computers. This circuit arrangement Jann L'in in the control unit of the switching system designated electromechanical relay switch to one (connection) or to zero (disconnection), based on instructions received in parallel, which it receives in the form of binary address and command signals from a computer. This circuit arrangement also checks the execution of the various phases of a program and notifies the computer of any execution error in a phase or the execution of the command received.
According to this patent specification, the electromechanical relays to be controlled have two identical windings which are connected in series in the same direction and whose common connection point is connected to one pole of a direct current source, while their outer connection points are connected to the other pole of the voltage source or to the circuit arrangement. The latter has electronic memories for the test code address of the relay to be controlled and for the connection or disconnection operations to be carried out, electromechanical means for decoding the address with code checking, a crossbar switching matrix whose crosspoints are used to connect the relay to be controlled with one of the two terminals of the power source, Test means on the one hand for the onset of the control current of the designated relay and on the other hand for the interruption of this current within a specified time and finally means for the communication of code errors and functional errors of the designated relays to the control unit. The test equipment consists of a test circuit with ferrite cores with a rectangular hysteresis loop, which as writing windings have a connection between the switching matrix and the two poles of the voltage source,

Der Einsatz elektromechanischer Decodierer in dieser Schaltungsanordnung beschränkt die Anzahl der Relais, die von ihr gesteuert werden können, ganz wesentlich, und der Einsatzeines Prüfkreises mit Ferritkernen, die empfindlich gegenüber Temperaturschwankungen sind, hat den Nachteil geringer Betriebssicherheil. Außerdem kann bei dieser bekannten Schaltungsanordnung gleichzeitig nur ein einziges Relais gesteuert werden.The use of electromechanical decoders in this circuit arrangement limits the number the relays that can be controlled by it, and the use of a test circuit with ferrite cores, which are sensitive to temperature fluctuations has the disadvantage of low operational reliability. In addition, with this known circuit arrangement, only a single relay can be controlled at the same time will.

Aufgabe der Erfindung ist, ein peripheres Steuerwerk zu schaffen, das alle Signalrelais der Verbindungssätze eines Sclbstwählamtes großer Kapazität und gleichzeitig zwei oder mehrere Signalrelais mit großer Betriebssicherheit steuern kann.The object of the invention is to provide a peripheral control unit to create the all signal relays of the connection sets of a large capacity self-dialing exchange and can control two or more signal relays at the same time with high operational reliability.

Das periphere Steuerwerk soll demnach von den in großer Anzahl vorhandenen Relais der Verbindungssätze zwei oder mehrere Relais verbinden oder trennen, ferner die Adresse der Relais sowie den dem Relais zugesandten Befehl zur Verbindung oder Trennung prüfen und schließlich das Einsetzen bzw. das Ausbleiben des Steuerstromes in der Speiseleitung eines Relais prüfen, das einen Verbindungshefehl bzw. einen Trennungsbefehl erhält.The peripheral control unit should therefore connect or connect two or more relays of the large number of relays in the connection sets separate, also the address of the relay and the dem Check the command sent to the relay for connection or disconnection and finally the insertion or check the absence of control current in the feed line of a relay that is causing a connection failure or receives a separation order.

Diese Aufgabe wird erfindungsgemäß in der Weise gelöst, daß das periphere Steuerwerk so viele Prüfkreise besitzt, wie gleichzeitig zu steuernde Relais vorhanden sind, daß die Relais in Gruppen angeordnet sind, wobei für jedes Relais ein individut er Relais-Sieuerkontakt und insgesamt so viele ReI ,gruppen-Stet:erkontakte vorgesehen sind, vie PrüiKreise vorhanden sind, und daß jeder Relaisgruppen-Steuerkontakt eine Relaisgruppe mit einem Prüfkreis verbindet. According to the invention, this object is achieved in such a way that the peripheral control unit has as many test circuits possesses how relays to be controlled are available at the same time are that the relays are arranged in groups, with an individual relay control contact for each relay And all in all so many ReI, group constant: ercontacts are provided, as are test groups are, and that each relay group control contact connects a relay group with a test circuit.

Das periphere Steuerwerk besitzt also eine Vielzahl von Teilsteuerwerken, die unabhängig oder kombiniert durch ein oder mehrere Steuerorgane über einen elektronischen Verzweigungskreis ansteuerbar sind und von denen jeder selektiv Signalrelais aus der ihm angeschlossenen RelaKgruppe auf Eins (Verbindung) oder Null (Trennung) schaltet.The peripheral control unit thus has a large number of sub-control units that are independent or combined can be controlled by one or more control units via an electronic branch circuit and each of which selectively sets signal relays from the relay group connected to it to one (connection) or zero (separation) switches.

In einer bevorzugten Ausführungsform ist die Prüfschaltung des peripheren Steuerwerkes so aufgebaut, daß der Prüfkreis einen Verbindungsschiltkreis sowie einen Trennungsschaltkreis besitzt, die vom Befehlsregister gesteuert sind, welches die Speiseleitung einer Relaisgruppe auf Arbeits- oder Ruhepotential hebt, je nchdem, ob das Relais zu verbinden oder zu trennen ist, daß der Prüfkreis ferner eine Impedanz besitzt, die in der Speiseleitung liegt, sowie einen Verbindungsprüfer, einen Trennungsprüfer und einen Prüfkreis für Zustandswechsel zur Prüfung, ob der Zustand der Speiseleitung innerhalbeiner vorgegebenen Ze.t gewechselt hat.In a preferred embodiment, the test circuit of the peripheral control unit is constructed in such a way that that the test circuit has a connection circuit and a disconnection circuit derived from the command register are controlled, which raises the feed line of a relay group to working or resting potential, depending on whether the relay is to be connected or disconnected, the test circuit also has an impedance which is in the feed line, as well as a connection tester, a disconnection tester and a test circuit for status change to check whether the The state of the feed line has changed within a specified time.

Ferner ist ein Phasenregister vorgesehen, das durch die Ankunft einer Adresse und ein-s Befehles im Adrc<senregister und im Befehlsregister ausgelöst wird, und ferner ein Prüfkreis für die Parität des aus Adresse und Befehl gebildeten Wortes sowie ein Verzögerungskreis, der zwei Impulse abgibt, von denen der eine das Lesen des Prüfkreises für Zustandswechsel steuert während der andere einen Alarm auslöst, wenn der Prüfkreis für Zustandswechsel in einer vorgegebenen Zeit nicht geantwortet hat.In addition, a phase register is provided which, by the arrival of an address and an -s command in the Address register and in the command register is triggered, and also a test circuit for the parity of the address and command, as well as a delay circuit that emits two pulses, one of which is the Reading the test circuit for status change controls while the other triggers an alarm if the Test circuit for status change has not responded within a specified time.

Die Erfindung wird aus der folgenden Beschreibung nebst Zeichnung besser verständlich. In der Zeichnung zeigtThe invention can be better understood from the following description and drawing. In the drawing indicates

Fig. 1 die Organisation eines erfindungsgemäf.ten peripheren Steuerwerkes,Fig. 1 shows the organization of an inventive peripheral control unit,

F i g. 2 ein Teilsteuerwerk des Steuerwerkes in Fig. 1.F i g. 2 a partial control unit of the control unit in FIG. 1.

F i g. 3 in einem logischen Schaltplan einen Eingangs- oder Belegkreis des Teilsteuerwerkes in F i g. 2,F i g. 3 in a logic circuit diagram an input or the sub-control unit in F i g. 2,

F i g. 4 einer Kreis mit gestaffelten Verzögerungen, der zum Belegkreis in F i g. 3 gehört,F i g. 4 a circle with staggered delays, which is part of the document group in F i g. 3 heard

F i g. 5 einen Programmgeberkreis (Phasenregister) des Teilsteiiervvcikes in Fig. 2,F i g. 5 a program generator circuit (phase register) of the partial dividing circuit in FIG. 2,

F i g. 6 ein Befehlsregister des Tcilsteuerwerkes, F i g. 7 einen
Signalrelais,F i g. 6 an instruction register of the part control unit, FIG. 7 one
Signal relay,

Steuerkreis für (.'as bezeichneteControl circuit for (.'as designated

F i g. 8 einen Prüfkreis,F i g. 8 a test circuit,

F i g. 9 einen Prüfbewertungskreis.F i g. 9 a test evaluation group.

Fig. 10 einen Zähleran/eigekreis.
Fig. 11 einen Alarmkreis und
Fig. 12 eine vieladrige Abwandlungsform eines erfindungsgemäßcn Teilsteuerwerkes für die gleichzeitige Steuerung zweier Signalrelais.Fig. 10 shows a counter display circuit.
11 shows an alarm circuit and
12 shows a multi-core modification of a sub-control unit according to the invention for the simultaneous control of two signal relays.

ίο In Fig. 1 ist die allgemeine Organisation einer Einheit identischer Teilsteuerwerke 10, bis 10_H, dargestellt, von denen jedes eine Gruppe 20, bis 20„, von «ι elektromagnetischen Relais steuert, um diese auf die Zustände 1 (Verbindung) oder auf 0 (Trennung) zu stellen, und zwar nach Befehlen, die von einem ersten oder einem zweiten Steuerorgan l.i oder 1/;, z. B. universellen Digitalrechnern, ausgehen und auf die Teilsteuerwerke über einen Verzweigungskreis 2 in Abhängigkeit von einer Gruppenadresse übertragenίο In Fig. 1 the general organization of a unit of identical sub-control units 10, to 10 _H , is shown, each of which controls a group 20, to 20 ", of" ι electromagnetic relays to these on the states 1 (connection) or on 0 (separation) to be set according to commands that are sent by a first or a second control element li or 1 /; B. universal digital computers, go out and transferred to the sub-control units via a branch circuit 2 depending on a group address

werden, weiche die Adi<.sse des zu steuernden Relais innerhalb der Gruppe des Teilsteuerwerkes vervollständigt. Als nicht einschränkendes Beispiel kann /Ji 16 und η = 768 sein: die Gesamtzahl der /u steuernden Relais ist dann m ■ η 16 · 768 -- 12 28X.soft the Adi <.sse of the relay to be controlled within the group of the control unit completed. As a non-limiting example, / Ji can be 16 and η = 768: the total number of relays controlling / u is then m ■ η 16 · 768 - 12 28X.

In F i g. 2 ist schematisch die Organisation eines beliebigen Teilsteuerwerkes 10 unter den m möglichen dargestellt und einer Gruppe 20 von η Relais 21, bis 21 „, die von diesem Teilsteuerwerk gesteuert werden. Das Teilsteuerwerk 10 besitzt einen Eingangs- oder Belegkreis 100. ein Phasenregister 200, ein Befehlsregister 300. einen Steuerkreis 400, einen Prüfkreis 500. einen Prüfbewertungskreis 600. einen Fchleranzeigekreis 700, einen Alarmkreis 800 und einen Ver/ögerungskreis 900. Die gesteuerten Relais 21, bis 21„ entsprechen bevorzugt den in der deutschen Patentschrift 1 272 385 erwähnten Relais. Jedes Relais besitzt zwei gleichsinnig in keihe geschaltete Wicklungen, deren gemeinsamer Verbindungspunkt über einen seiner Arbeitskontakte 211, bis 211 _n an Erde liegt und deren Enden einerseits mit einer Spannungsquelle von z. B. -r 12 Volt und andererseits mit einem Ausgang 47, bis 47_n der Steueikreise 400 verbunden sind.In Fig. 2 shows the organization of any sub-control unit 10 among the m possible and a group 20 of η relays 21 to 21 ″, which are controlled by this sub-control unit. The sub-control unit 10 has an input or document circuit 100, a phase register 200, a command register 300, a control circuit 400, a test circuit 500, a test evaluation circuit 600, a subject display circuit 700, an alarm circuit 800 and a delay circuit 900. The controlled relays 21, to 21 "preferably correspond to the relays mentioned in German patent specification 1,272,385. Each relay has two windings connected in series in the same direction, the common connection point of which is connected to earth via one of its working contacts 211 to 211 _n and the ends of which are connected to a voltage source of e.g. B. -r 12 volts and on the other hand with an output 47 to 47 _{n of} the control circuits 400 are connected.

In F i g. 3 ist der Belegkreis 100 dargestellt. Diesel besteht aus zwei Teilen lOO.t und 100«, von denen dei erste in Beziehung zum Rechner ί,ι und der zweite ir Beziehung zum Rechner 1« steht, sowie aus einei Torreihe 130 für die parallele Verbindung der beider Teile 100.;, 100« mit den anderen Kreisen des Teil-So Steuerwerkes 10.In Fig. 3 shows the group of documents 100. Diesel consists of two parts 100.t and 100 ", of which the first is related to the computer ί, ι and the second is related to the computer 1", as well as a row of doors 130 for the parallel connection of the two parts 100.;, 100 « with the other circles of the Teil-So control unit 10.

Da die beiden Teile lOO.i und 100« identisch sind wird lediglich der erste beschrieben: die Organe de; Teiles 150« werden, wenn es erforderlich ist, mit der gleichen Bezugsziffern bezeichnet wie die gleichartiger Organe des Teiles A, jedoch'unter Hinzufügung de; Index B. Teil 100,_f ist über Eingangskiemmen 101 102, 103, bis 103;, 104, 105 sowie über zwei Ausgangs klemmen 106, 107 mit dem Vtrzweigungskreis 2 ver bunden. Teil ΙΟΟ,ι enthält im wesentlichen ein Ver fügbarkeilstor 111, einen Reservier-FIip-FIop 112, dei ein Tor 113 für den Zugang zu einem Kreis mi gestaffel.fn Verzögerungen 114 steuert, weiterhin eil Beleg-Flip-Flop 115, eine Reihe 116 von Toren 116 bis 116; für die Parallelübertragung der vcrschicdenci Binärstellcn eines Befehlssignals, ferner ein Fchlerto 117 und schließlich ein Haltclor 118. Since the two parts 100, i and 100 are identical, only the first is described: the organs de; Part 150 "are designated with the same reference numerals as the similar organs of Part A, but with the addition of de; Index B. Part 100, _f is via input terminals 101 102, 103, to 103 ;, 104, 105 and two output terminals 106, 107 with the branch circuit 2 connected. Part ΙΟΟ, ι essentially contains an available wedge gate 111, a reservation flip-flop 112, which controls a gate 113 for access to a circle with staffel.fn delays 114 , furthermore a receipt flip-flop 115, a row 116 from gates 116 to 116; for the parallel transmission of the different binary digits of a command signal, furthermore a Fchlerto 117 and finally a Haltclor 118.

Das Verfügbarkeitstor 111 hat acht Eingänge. Dc erste ist am Rescrviereingang 101 des TeilsteuerwerkcThe availability gate 111 has eight entrances. The first is at the reserve input 101 of the part control unit

10 mit dem Steuerorgan I ,ι verbunden. Der zweite ist mit der gleichen Klemme 101 verbunden, und zwar über eine Verzögerungsleitung 121, die eine Verzögerung kleiner als die Dauer des Rescrvicrsignals einführt, z. B. 300 bis 500 ns, wenn das Rcservicriingssignal 2 με dauert. Der dritte Eingang des Tores 11t ist mit dem Eins-Ausgang eines bistabilen Flip-Flops 122 verbunden, dessen Eins-Eingang über einen Vorzcichcnumkehrcr mit der Klemme 101 und dessen Null-Bittgang mit dem Ausgang eine* Und-lores 123 verbunden ist, dessen einer Mingang wieder mit der Klemme 101 und dessen zweiter Hingang über eine nicht dargestellte Verbindung mit einem Ausgang 223 des Registers 200 verbunden ist, das diesem Tor einen öfTnungsimpuls an jedem Zyklusendc liefert. Der sechste Hingang des Tore« 111 ist mit der Eingangsklcmme 105 verbunden, auf die die Vcrzwcigungskrcisc 2 einen Impuls aufbringen, wenn das Steuerorgan Ia des Tcilstcucrwcrkcs 10 wählt. Der siebte Hingang ist mit dem Null-Ausgang des Ueleg-Hip-Mops HS verbunden und der vierte mit dem Null-Ausgang des gleichartigen Beleg-Flip-Flops IiSn. Der fünfte Bin· gang des Tores 111 ist mit dem Null-Ausgang des Rescrvicr-Flip-Hops IH_n verbunden und der achle Hingang über eine nicht dargestellte Verbindung mit einem Autgang 224 des Phasen registers 200, durch den das Tor 111 das komplementäre Signal zu demjenigen empfängt, das von der Klemme 223 empfangen wird, d. h. ein Dauersignal, das am finde des l'hascnrcgisier/yklus kurzzeitig unterbrochen wird. Man erkennt, duü uiiitr diesen Bedingungen die Aufgabe des Hip-Flops 122 darin besteht, denjenigen Reservierimpulse·! das Durchlaufen de* Tore« Ul zu untersagen, deren gleichzeitig am Hingang und am Autging der Verzögerungsleitung 121 auftretender Teil Umfahr läuft, durch eine Ö.Tnung da achten Einginge* naö dem Beginn seiner Rotlauf/eil abg;ic,initte.i zu weroin. 10 connected to the control unit I, ι. The second is connected to the same terminal 101 via a delay line 121 which introduces a delay less than the duration of the reserve signal, e.g. B. 300 to 500 ns, if the Rcservicriingssignal 2 με lasts. The third input of gate 11t is connected to the one output of a bistable flip-flop 122, whose one input is connected to terminal 101 via a sign reverser and whose zero bit rate is connected to the output an * and lores 123, one of which is Input is again connected to terminal 101 and its second input is connected via a connection, not shown, to an output 223 of register 200, which supplies this gate with an opening pulse at each end of the cycle. The sixth input of gate 111 is connected to input terminal 105, to which the control circuit 2 applies an impulse when the control element Ia of the control circuit 10 selects. The seventh input is connected to the zero output of the Ueleg hip-mop HS and the fourth to the zero output of the similar document flip-flop IiSn. The fifth input of the gate 111 is connected to the zero output of the Rescrvicr flip-hop IH _n and the other input via a connection (not shown) with an output 224 of the phase register 200 through which the gate 111 sends the complementary signal receives the one that is received by terminal 223, ie a continuous signal that is briefly interrupted when the hash cycle is found. It can be seen that under these conditions the task of the hip-flop 122 is to give those reservation impulses! to forbid the passage through the gates Ul, the part of which occurs at the entrance and the exit of the delay line 121, bypassing, by means of an opening since the eighth entrances to the beginning of its red run / eil; ic, initte.i zu weroin .

Der Ausgang des Verfügbarkeitstores Hl führt zum Eins-Eingang des Flip-Flop* 112 und zur Amgin»*- klcinm; 106, von der aus bei verfügbarem Teiistcujrwcrk 10 ein Signal mit der Mitteilung d;r Verfügbarkeit auf den Verzweigungskreis 2 Übertrag:·! wird, u iJ zwar in einer um 30J bis SO.) ns verzögerten Antwort auf ein auf die Klemm; 101 aufgebrachtes Re*ervierungssignal, das \asi einem auf die Klemm: 105 aufgebrachten Bezeichniingssignal begleitet wird. ö:r Null-Hingang des Flip-Flops 112 wird über ein OJer-Tor mit zwei Eingängen gesteuert, die über nicht dargestellte Anschlüsse mit einem Ausgang 225 des Phasen/egistefs 200 bzw. mit einem Ausgang 136 der Torreihe IJO verbunden sind. Der Null-Ausgang des Flip-Flops 112 führt zu dem fünften Eingang des Tores 111«.The output of the availability gate Hl leads to the one input of the flip-flop * 112 and to the Amgin »* - klcinm; 106, from which, when part 10 is available, a signal with the notification of availability to branch circuit 2 carry: ·! is, u iJ in a response delayed by 30J to SO.) ns to a to the terminal; 101 applied Re * ervierungssignal, the \ asi a to the terminal 105 applied Bezeichniingssignal is accompanied. ö: r zero input of flip-flop 112 is controlled via an OJer gate with two inputs which are connected via connections not shown to an output 225 of phase / egistef 200 or to an output 136 of gate row IJO. The zero output of flip-flop 112 leads to the fifth input of gate 111 ″.

Der Eins-Ausgang des Flip-Flops 112 führt zum Eingang des Kreises 114 mit gestaffelten Verzögerungen über das Und-Tor 113, das zwei weitere Eingänge besitzt, die mit der Bezeichnungsklemme 105 bzw. mit der Bclegklemme 102 verbunden sind, auf die der Rechner Ia über den Verzweigungskreis 2 als Antwort auf das Auftreten eines Verfügbarkeitssignals an der Klemme 106 einen Belegimpuls aufbringtThe one output of the flip-flop 112 leads to the input of the circuit 114 with staggered delays via the AND gate 113, which has two further inputs which are connected to the labeling terminal 105 and to the Bclegklemme 102, to which the computer Ia applies an occupancy pulse via branch circuit 2 in response to the occurrence of an availability signal at terminal 106

In F i g. 4 ist der Verzögerungskreis 114 schematise« dargestellt. Er besitzt zwei Verzögerungsleitungen 2141, 1142, die Verzögerungen gleich einem Drittel der Laufzeit eines Belegimpulses aufweisen, Z. B. 600 ns. Die Verzögerungsleitungen sind in Reihe mit dsm Ausgang des Tores !!3 und mit drei Und-TorenIn Fig. 4 the delay circuit 114 is shown schematically. It has two delay lines 2141, 1142, the delays equal to a third the runtime of a receipt impulse, e.g. 600 ns. The delay lines are in series with the dsm output of gate !! 3 and with three AND gates

1143, 1144, 1145 verbunden. Das Tor 1143 hat drei Eingänge. Der erste ist mit dem Ausgang des Tores 113 verbunden, der zweite mit dem Ausgang der Verzögerungsleitung 1141 und der dritte über eine1143, 1144, 1145 connected. Gate 1143 has three Entrances. The first is with the exit of gate 113 connected, the second to the output of the delay line 1141 and the third via a Umkehrstufe 1146 mit dem Ausgang der Verzögerungsleitung 1142. Das Tor 1144 hat zwei Eingünge. die mit dem Ausgang des Tores 113 bzw. mit dem Ausgang der Verzögerungsleitung H42 verbunden sind. Das Tor 1145 hat drei Eingänge, die mit dem ίο Ausgang des Tores 113 über eine Umkehrstufe 1147 mit dem Ausgang der Verzögerungsleitung 1141 und mit dem Ausgang der Verzögerungsleitung 1142 verbunden sind. Wie man sieht, liefern die Tore 1143.Inverter 1146 with the output of delay line 1142. Gate 1144 has two inputs. which are connected to the output of the gate 113 or to the output of the delay line H42 are. Gate 1145 has three entrances that connect to the ίο Output of gate 113 via an inverter 1147 are connected to the output of the delay line 1141 and to the output of the delay line 1142. As you can see, the gates deliver 1143.

1144, 1145 Impulse von 600 ns. die um 600, 1200 bzw. IS 1800 ns gegenüber der Vorderfront des Beicgimpulses1144, 1145 pulses of 600 ns. around 600, 1200 or IS 1800 ns compared to the front of the collision pulse gestaffelt verschoben sind.are shifted staggered.

Der Ausgang des Tores 1144 führt parallel zu dem Eins-Hingang des ßelcg-Flip-llops 115 und zu den öffnungscingängcn der Tore 116, bis 116/, derenThe exit of gate 1144 leads parallel to the One input of the ßelcg flip-llop 115 and to the opening corridors of gates 116, to 116 /, their

au 7wcitc Hingänge mit den Klemmen 103, bis 103/ verbunden ist, auf die der Verzweigungskreis 2 gleichzeitig mit der Aussendung des Bclegsignals über die Klemme 102 parallel die Binärstcllen der Adresse des zu steuernden Relais 21, bis 2I_n aufbringt, ferner dieau 7wcitc inputs are connected to terminals 103 to 103 /, to which the branch circuit 2 applies the binary digits of the address of the relay to be controlled 21 to 2I _n simultaneously with the transmission of the Bclegsignals via terminal 102, as well as the

*3 Bcfchls-Binärstelle, die gleich 1 für eine Verbindung und lcich 0 für eine Trennung ist. sowie eine ergänzende Paritätsstcllc.* 3 Bcfchls binary digit, which is equal to 1 for a connection and lcich is 0 for a split. as well as a supplementary parity clause.

/ur Vereinfachung gelte folgende Vereinbarung: Die auf die Klemmen 103, i>is 103/., aufgebrachtenTo simplify matters, the following agreement applies: The one applied to terminals 103, i> is 103 /

Binärstcllcn sollen die Adresse des /u sfcu>TnH?n Relais darstellen, und die auf die Klemme 103/ aufgebrachte Binärstellc bildet den Befehl zur Verbindung oder Trennung des Relais. Das Hallcior 118 hat drei Hingänge, die mit derBinary characters should contain the address of the / u sfcu> TnH? N Represent relays, and the binary digit on terminal 103 / forms the command to connect or disconnect the relay. The Hallcior 118 has three entrances that start with the

Bezcichnungsklcmme 105, mit dem Null-Ausgang desBezcichnungsklcmme 105, with the zero output of the Flip-Flops 112_B' und der Klemme 104 verbundenFlip-flops 112 _B 'and the terminal 104 connected

sind, auf welche der Verzweigungskreis 2 ein Signal fürare to which the branch circuit 2 is a signal for

den Fall aufbringt, daß das Steuerorgan l_A dasraises the case that the control unit l _A the

Teilstcuirwcrk 10 nach Retsrvieruig oJer SperrungTeilstcuirwcrk 10 to Retsrvieruig oJer blockage

freigibt.releases.

Dte Torreihe 130 besitzt Oder-Tore 131. 132, 133, bis 133,. 134, 135, 136, 137 sowie ein Und-Tor 138 und fünf F.ingangsklcmmcn 139 bis 143. Das Tor 131 verbindet die Eins-Ausgänge der Flip-Flops 115 undThe row of gates 130 has Oder gates 131, 132, 133, to 133 ,. 134, 135, 136, 137 and an AND gate 138 and five F.ingangsklcmmcn 139 to 143. The gate 131 connects the one outputs of the flip-flops 115 and

115b mit einem Eingang des Tores 138, das insgesamt drei Eingänge besitzt. Das Tor 132 verbindet den Ausgang L des Tores 1145 des Kreises 114 und den gleichartigen Ausgang dei Kreises 144« mit einem Eingang 73 (F i g. 2) des Fehleranzeigekreisei 700115b with an input of the gate 138, which has a total of three inputs. The gate 132 connects the output L of the gate 1145 of the circuit 114 and the similar output of the circuit 144 "with an input 73 (FIG. 2) of the error display circuit 700

so sowie mit dem zweiten Eingang des Tores 138. Der dritte Eingang de Tores 1381st mit der Klemme 139 verbunden, die von der Klemme 72 des Fehleranzeigekreises 700 ein Signal empfängt, wenn kein Paritätsfehler bei der Übertragung der Adresse de» zu steuern-so as well as with the second entrance of gate 138th The third input de Tores 1381st with terminal 139 connected, which receives a signal from terminal 72 of the error display circuit 700 if there is no parity error in the transmission of the address de »to be controlled- den Relais aufgetreten ist Der Ausgang des Tores 138 führt zu dem Starteingang 220 des Phaseoregisters 200.the relay has occurred. The output of gate 138 leads to start input 220 of the phase register 200

Die Tore 133, bis 133j_, übertragen die von den Ausgängen der Tore 116t bis 116/_, und der gleich-The gates 133, to 133j_, transmit those from the Exits of gates 116t to 116 / _, and the same

6a artigen Torreihe 116_ß stammenden Binärstellen, soweit es um die Adresse des zu steuernden Relais geht, zu zwei Gruppen von Eingängen 45, bis 45* und 46, Ibis 46j der Steuerkreise 490, und soweit es sich um die Paritätsbinärsteue handelt, zu einem Eingang 7I₁ 6a-like gate row 116 _ß originating binary digits, as far as the address of the relay to be controlled is concerned, to two groups of inputs 45, to 45 * and 46, ibis 46j of the control circuits 490, and as far as the parity binary control is concerned, to one input 7I ₁

des Fehleranzeigekreises 700. Das To·-133/, das der BeFehlsbinärstelle zugeordaet ist, weide I = Cx für Verbindung oJer Q — Dx fät Trennung lautet, verbin Jet die Amglngs da Tores 116/ und des gleich-the fault indicator circuit 700. The O · -133 /, which is the zugeordaet BeFehlsbinärstelle, pasture I = Cx for connection Ojer Q - Dx Fät separation is, the jet verbin Amglngs because gate 116 / and at the same

7 87 8

artigen Tores der Einheit 116b in Richtung auf einen 69 des Prüfbewertungskreises 600. Der Null-Einganglike gate of the unit 116b in the direction of a 69 of the test evaluation circuit 600. The zero input

Eingang 31 des Befehlsregisters 300. Das Tor 134 des Flip-Flops 208 ist über ein Oder-Tor 216 mit derInput 31 of the command register 300. The gate 134 of the flip-flop 208 is via an OR gate 216 with the

verbindet die Eins-Ausgänge der Reservier-Flip-Flops Klemme 222 und mit den Ausgängen 2054 und 2057connects the one outputs of the reservation flip-flops terminal 222 and with the outputs 2054 and 2057

112 und 112b mit einem Eingang 81 des Alarmkreises der Torreihe 205 verbunden. Der Eins-Ausgang des 800. Das Tor 135 verbindet den Ausgang J des Tores 5 Flip-Flops 208 führt über das Tor 211 zu dem. Eins-112 and 112b are connected to an input 81 of the alarm circuit of the door row 205. The one output of the 800. The gate 135 connects the output J of the gate 5 flip-flops 208 leads via the gate 211 to the. One-

1143 des Kreises 114 und den gleichartigen Ausgang Eingang des Flip-Flops 207.1143 of the circle 114 and the similar output input of the flip-flop 207.

des Kreises 114b mit einem Eingang des Tores 137. Der Flip-Flop 209 ist mit seinem Eins-Eingang an Das Tor 136 verbindet die Ausgänge der Tore 118, den Ausgang 2054 der Torreihe 205 angeschlossen 118b einerseits mit dem zweiten Eingang des Tores 137 und nut seinem Null-Eingang über ein Oder-Tor 217 und andererseits über nicht dargestellte Verbindungen io mit der Klemme 222 sowie mit dem Ausgang 2055 mit jeweils einem Eingang der Oder-Tore, welche das der Torreihe 205 verbunden. Der Eins-Ausgang des auf-Null-Setzen der Flip-Flops 112 und 112b steuern. Flip-Flops 209 führt über die in Reihe liegenden Tore Der Ausgang des Tores 137 führt zum Eingang 222 212 und 214 zu dem Null-Eingang des Flip-Flops 207. des Phasenregisters 200, dem Eingang 33 des Befehls- Der Flip-Flop 210 ist mit seinem Eins-Eingang an kreises 300, dem Eingang 66 des Prüfbewertungs- 15 den Ausgang 2057 der Torreihe 205 angeschlossen kreises 600, dem Eingang 75 des Fehleranzeigekreises und mit seinem Null-Eingang über ein Oder-Tor 218 700, dem Null-Eingang des Verzögerungskreises 900 mit der Klemme 222 sowie mit dem Ausgang 2050 und über nicht dargestellte Verbindungen zu jeweils der Torreihe 205 verbunden. Der Eins-Ausgang RM₀ einem Eingang der Oder-Tore, die das Auf-Null- des Flip-Flops 210 führt einerseits über die in Reihe Setzen der Flip-Flops 115 und 115b steuern. Die so liegenden Tore 213, 214 zu dem Null-Eingang des zweiten Eingänge der Oder-Tore steuern das Auf-Null- Flip-Flops 207 und liegt andererseits an einer Aus-Setzen der Flip-Flops 112, 112s und US, 115_ß; diese gangsklemme 223, die mit der Eingangsklemme 142 zweiten Eingänge führen über nicht dargestellte Ver- der Torreihe 130 (F i g. 3) verbunden ist. Der Nullbindungen zu der Eingangsklemme 141, die mit der Ausgang RM₀ des Flip-Flops 210 liegt an einer Ausgangsklemme 225 des Phasenregisters 200 ver- »5 Ausgangsklemme 224, die mit der Eingangsklemme bunden ist. 143 der Torreihe 130 verbunden ist.of the circle 114b with an input of the gate 137. The flip-flop 209 is connected with its one input to The gate 136 connects the outputs of the gates 118, the output 2054 of the gate row 205 connected 118b on the one hand to the second input of the gate 137 and nut its zero input via an OR gate 217 and on the other hand via connections (not shown) io with terminal 222 and with output 2055 each with an input of the OR gates, which connects the row of gates 205. Control the one output of the zeroing of flip-flops 112 and 112b. Flip-flops 209 leads over the gates lying in series. The output of gate 137 leads to input 222, 212 and 214 to the zero input of flip-flop 207 with its one input to circuit 300, the input 66 of the test evaluation 15, the output 2057 of the gate row 205 connected to circuit 600, the input 75 of the error display circuit and with its zero input via an OR gate 218 700, the zero input of the Delay circuit 900 is connected to terminal 222 and to output 2050 and via connections, not shown, to each of the row of gates 205. The one output RM _{0 is} an input of the OR gates that lead to the on-zero of the flip-flop 210 on the one hand via the series-setting of the flip-flops 115 and 115b. The gates 213, 214 located in this way to the zero input of the second inputs of the OR gates control the up-zero flip-flops 207 and, on the other hand, is due to an off-setting of the flip-flops 112, 112s and US, 115 _β ; This input terminal 223, which leads to the input terminal 142 of the second inputs, is connected to the row of doors 130 (FIG. 3), not shown. The zero binding to the input terminal 141, which is connected to the output RM _{0 of} the flip-flop 210, is connected to an output terminal 225 of the phase register 200. The output terminal 224 which is connected to the input terminal. 143 of the row of doors 130 is connected.

Die Eingangsklemme 140 verbindet den einen Der Ausgang des Tores 213 liegt außerdem an Fehler anzeigenden Ausgang 76 des Kreises 700 mit einer Ausgangsklemme 225, die mit der Eingangsjeweils einem Eingang der Fehlertore 117, 117b. Die klemme 141 derselben Torreihe verbunden ist. Das Ausgänge 107, 107b dieser Tore führen zu den Ein- 30 Tor 214 hat einen dritten Eingang, der an der Klemme gangen der Vsrrvrcigürigskfciic 2. Die Klemme !42 222 iicgi. Der Ausgang 2636 der Torreine 263 führt zu verbindet den Ausgang 223 des Phasenregisters 200 einem Eingang82 des Alarmkreises800 (Fig. U), über nicht dargestellte Leitungen mit den zweiten der Ausgang 2052 zu einem Eingang 41 des Steuer-Eingängen der Tore 123, 123b. Die Klemme 143 ver- kreises400 (Fig. 7) und der Ausgang2054 zu einem bindet den Ausgang 224 des Phasenregisters zusätzlich 3S Eingang 34 des Befehlsregisters 300 (F i g. 6). Der mit den achten Eingängen der Tore Ul, Ills- Ausgang 2055 fuhrt zu einem Eingang des Verzö-The input terminal 140 connects the one. The output of the gate 213 is also present Error-indicating output 76 of the circuit 700 with an output terminal 225, which is connected to an input of the error gates 117, 117b. Terminal 141 of the same row of doors is connected. The Outputs 107, 107b of these gates lead to the inputs. Gate 214 has a third input, which is at the terminal went the Vsrrvrcigürigskfciic 2. The terminal! 42 222 iicgi. The exit 2636 of the Torreine 263 leads to connects the output 223 of the phase register 200 to an input 82 of the alarm circuit 800 (Fig. U), Via lines not shown with the second of the output 2052 to an input 41 of the control inputs of the gates 123, 123b. Terminal 143 circular 400 (Fig. 7) and output 2054 to one additionally binds the output 224 of the phase register to 3S input 34 of the command register 300 (FIG. 6). the with the eight entrances of the gates Ul, Ills- exit 2055 leads to an entrance of the

In F1 g. 5 ist das Phasenregister 200 schematisch gerungskreises 900 (F i g. 2) sowie zu einem Eingang dargestellt. Ei besitzt einen Taktgeber 201, einen 68 des Prüfbewertungskreises 600, der Aurgang 2056 dreistelligen Zähler 202, der fiber eine Torreihe 203 zu einem Eingang 35 des Befehlsregisters 300, einem mit einem Decodierer 204 verbunden ist, der seinerseits 40 Eingang 43 des Steuerkreises 400 sowie zu dem Eineine Ausgangstorreihe 205 aufweist Ferner besitzt gang 67 des Prüfbewertungskreises 600 und der Ausdas Phasenregister ein Und-Tor 206, das unter Steu- gang 2057 zu einem Eingang 32 des Befehlsregisters erung eines Flip-Flops 207 den Zähleingang des 300.In F1 g. 5, the phase register 200 is a schematic of the circuit 900 (FIG. 2) as well as to an input shown. Ei has a clock 201, a 68 of the test evaluation circuit 600, the Aurgang 2056 three-digit counter 202, which via a row of doors 203 to an input 35 of the command register 300, a is connected to a decoder 204, which in turn has 40 input 43 of the control circuit 400 as well as an output gate row 205 to the one Command register The counter input of the 300 is generated by a flip-flop 207.

Zählen 202 steuert, sowie drei Flip-Flops 208, 209, In F i g. 6 ist das Befehlsregister 300 schematischCounting 202 controls, as well as three flip-flops 208, 209, in FIG. 6, the command register 300 is schematic

210, die fiber drei Und-Tore 211, 212, 213 und ein 45 dargestellt. Es besitzt zwei bistabile Flip-Flops 301,210, the three AND gates 211, 212, 213 and a 45 are shown. It has two bistable flip-flops 301,

Oder-Tor 214 den Zustand des Flip-Flops 207 be- 302 sowie zwei Und-Tore 303,304. Der Flip-Flop 301OR gate 214 changes the state of flip-flop 207 to 302 and two AND gates 303,304. The flip-flop 301

stimmen. ist mit seinem Eins-Eingang fiber die Eingangsklemmevoices. is with its one input via the input terminal

Der Taktgeber 201 liefert fiber seine zwei Ausgänge 31 mit dem Ausgangstor 133/ des Befehlskreises 100 2011 und 2012 abwechselnde, mit Lücken aufen- verbunden und mit seinem Null-Eingang fiber ein ändert olgende Impulse t und u, die z. B. eine Periode so Oder-Tor 306 mit einer Eingangsklemme 32, die mit von 75 m und eine Dauer von 30 as haben kennen. der Klemme 2057 de» Phasenregistets 200 verbunden Die bnpulse t werden auf des ÖStraflgseingang der 1st, sowie mit einer Eingangsfclemine S3, an der der Torreilte 205 und fiber das Tor 206 auf den Zählein- Ausgang 137 des Beiegkreises 100 liegt Die Eins- find gang des Zählers 202 aufgebracht Die Impulse u NuO-Ausgänge des Flip-Flops 301 führen zu je einem werden auf jeweils einen Eingang der Tore 211, 212, 55 Eingang der Tore 303, 304. Außerdem Begt der 213 and auf den öffrrungseingang der Torreihe 203 Eins-Ausgang des FGp-Flops 301 an einer Ausgangsaufgebracht, welche den Eingang des Decodieren 204 klemme 36, die zu einer Eingangsklemme 71/ des steuert. Dieser besitzt acht Ausgänge 2040 bis 2047. FehJemnzeigekreises 700 führt Der Flip-Flop 302 Sechs Ausgängen davon entsprechen die sechs Aus- liegt mit seinem Eins-Eingang an der Klemme 34, und ginge 2050,2052 und 2054 bis 2057 der Torreihe 205. 60 sein Null-Eingang ist fiber ein Oder-Tor 310 mit den Der Null-Eingang des Zählers 202 ist mh dem Aus- Klemmen 33 und 35 verbunden; sein Ausgang fährt gang 137 des Belegkreises 100 (F i g. 2) über eine zn den zweiten Eingängen der Tore 303 und 304. Die Klemme 222 verbunden. Ausgänge 37 und 38 dieser Tore führen zu den EIn-The clock 201 supplies via its two outputs 31 with the output gate 133 / of the command circuit 100 2011 and 2012 alternating, with gaps open and connected with its zero input via a following pulses t and u, which z. B. a period so OR gate 306 with an input terminal 32, which have a length of 75 m and a duration of 30 as. the terminal 2057 of the phase register 200. The bnpulse t are connected to the ÖStraflg input of the 1st, as well as to an input terminal S3, at which the gate 205 and via the gate 206 to the counting input 137 of the bending circuit 100. The input of the Counter 202 applied. The pulses u NuO outputs of flip-flop 301 lead to one input each of gates 211, 212, 55. Inputs of gates 303, 304. Output of the FGp flop 301 applied to an output which controls the input of the decoder 204 terminal 36 which leads to an input terminal 71 / des. This has eight outputs 2040 to 2047. FehJemn displaykreises 700 leads flip-flop 302 Six outputs of which correspond to the six display with its one input at terminal 34, and 2050, 2052 and 2054 to 2057 of the gate row 205. 60 would be The zero input is connected via an OR gate 310 to the The zero input of the counter 202 is connected to the output terminals 33 and 35; its output travels to gang 137 of document circuit 100 (FIG. 2) via one of the second inputs of gates 303 and 304. Terminal 222 is connected. Outputs 37 and 38 of these gates lead to the entrance

Der Flip-Flop 208 ist nut seinem Eins-Eingang fiber gangs]demmeaS7und58desPrufkreiiesS00(Ptg.8).The flip-flop 208 is only its one input via gangs] demmeaS7und58desPrufkreiiesS00 (Ptg.8).

em Oder-Tor 215einerseits mhemerEingangskfemme 63 In Fig. 7 ist ein Steuerkreis 4» schematischem OR gate 215 on the one hand mhemer input terminal 63 In FIG. 7, a control circuit 4 is shown schematically

220 verbunden,, die ihrerseits mit dem Ao^og des dafgesteSt Er besitzt ein ZeSegacs mn 220 connected, which in turn with the Ao ^ og of the dafgesteSt He owns a ZeSegacs mn

Tores 138 des Belegkreises 100 verbunden ist» and sowie ein SpaltcnadS eegstr 482, denen Ücco-Gate 138 of the document group 100 is connected »and as well as a SpaltcnadS eegstr 482, which Ücco-

aodcrcrseits über eine Klemme 221 mit dem Ausgang dterer 403 und 404 zugeordnet sind. Der Decodiereraodcrcrseits are assigned via a terminal 221 with the output 403 and 404. The decoder

309630/300309630/300

9 109 10

403 besitzt 2* = q Ausgänge, von denen jeder zu über eine F^;ngangsklemme 57 mit der Ausgangsklemeinem Ende der Erregerwicklung eines Relais 405. me 37 des Befehlsregisters 500. bis 405» mit einem einzigen Kontakt zur Bezeichnung Der Verbindungsprüfer 52 besitzt einen ηρη-Είπ-der Zeile führt, während das andere Wicklungsende gangstransistor 521, dessen Basis mit der Eingangsmiteiner positiven Spannungsquelle von z. B. +12 Volt S klemme 56 und über eine Diode 522 mit seinem eigeverbunden ist. Der Decodierer 404 besitzt 2/— r nen Emitter und mit dem Kollektor des Transistors 511 Ausgänge, von denen jeder zu einem Ende der Ei reger- verbunden ist. Der Kollektor des Transistors 521 führt wicklung eines Relais 406_t bis 406_r mit einem einzigen zur Basis eines npn-Transistors 523, die über einen Kontakt zur Bezeichnung der Spalte führt, während zwischen der positiven Spannungsqueile und Erde das andere Wicklungsende wieder mit der positiven io liegenden Spannungsteiler positiv vorgespannt ist, Spannungsquelle verbunden ist. Der jeweils einzige und sein Emitter liegt an Erde. Der Kollektor des Kontakt jedes Relais 406, bis 406_r verbindet eine Transistors 523 führt zu einem Eingang eines Oder-Gruppe von Steuerleitungen 47, bis 47„ 47„_(| bis Tores 55, dessen Ausgang 59 mit dem Eingang 64 47,,, 47».„ bis 47„ der Relais 21» bis 2I₇, 2I_n , bis des Prüfbewertungskreises 600 verbunden ist. 21„ (F i g. 2) mit einer Ausgangsklemme 44, die zu 15 Der Trennverstärker 53 besitzt einen ρημ-Traneinem Eingang 56 des Prüfkreises 500 führt. Der sistor 531, dessen Kollektor über einen Widerstand 532 jeweils einzige Kontakt der Relais 405, bis 405« ver- mit der Klemme 56 verbunden ist und dessen Emitter bindet die Erregerwicklungen einer Gruppe von über den Trennungsprüfer 54 an der f-12-Volt-Relais 407, bis 407,, die jeweils mit Vielfachkontakten Spannungsquelle liegt. Außerdem hat der Verstärker versehen sind und von der positiven Spannungsquelle ao noch zwei npn-Transistoren 533, 534, deren Basen gespeist werden, mit dem Eins-Ausgang eines Flip- über zwischen Π 2 Volt und Erde liegende Spannungs-Flops 408. Die Kontakte des Relais 407, sind in der teiler positiv vorgespannt sind und deren Emitter an ersten Verbindung 47„ 47,«,... jeder Gruppe von Erde liegen. Die Basis des Transistors 533 ist über eine Steuerverbindungen der Relais 21, bis 2I_n angeordnet. Eingangsklemme 58 mit der Ausgangsklemme 38 des Das Relais 407, steuert ebenso die zweite Verbindung ag'Befehlsregisters 300 verbunden. Der Kollektor dieses 47„ 47_i+t jeder Gruppe, und das Relais 407_a steuert Transistors ist mit der Basis des Transistors 534 verdie letzte Verbindung 47, bis 47„ jeder Gruppe. Diese bunden, dessen Kollektor Ober einen Widerstand 535 Anordnung bildet eine Koppelmatrix. mit der f -12-Volt-Spannungsquelle und Ober einen403 has 2 * = q outputs, each of which leads to an F ^; input terminal 57 with the output terminal one end of the excitation winding of a relay 405. me 37 of the command register 500. to 405 »with a single contact for the designation the input with a positive voltage source of e.g. B. +12 volts S terminal 56 and connected to his own via a diode 522. The decoder 404 has two emitters and, to the collector of the transistor 511, outputs, each of which is connected to one end of the egg. The collector of transistor 521 leads winding of a relay 406 _t to 406 _r with a single to the base of an npn transistor 523, which leads via a contact to the designation of the column, while between the positive voltage source and earth the other end of the winding again with the positive io lying voltage divider is positively biased, voltage source is connected. The only one and its emitter is connected to earth. The collector of the contact of each relay 406 to 406 _r connects a transistor 523 leads to an input of an OR group of control lines 47 to 47 "47" _(| to gate 55, whose output 59 connects to input 64 47 ,,, 47 "." To 47 "of the relays 21" to 2I ₇ , 2I _n , until the test evaluation circuit 600 is connected. 21 "(Fig. 2) with an output terminal 44, which leads to 15 The isolation amplifier 53 has a ρημ-Traneinem input 56 of the test circuit 500. The sistor 531, the collector of which is connected to the terminal 56 via a resistor 532, the only contact of the relays 405 to 405 ”, and whose emitter connects the excitation windings of a group of via the disconnection tester 54 to the f -12 volt relays 407 to 407 ,, each with multiple contacts voltage source. In addition, the amplifier is provided and from the positive voltage source ao two npn transistors 533, 534, whose bases are fed, with the one output a flip over between Π 2 volts and earth-lying voltage flops 408. The contacts of the relay 407 are positively biased in the divider and their emitters are connected to the first connection 47 "47,", ... of each group from earth. The base of the transistor 533 is arranged via a control connection of the relays 21 to 2I _n . Input terminal 58 is connected to the output terminal 38 of the relay 407, also controls the second connection ag 'command register 300. The collector of this 47 "47 _{i + t of} each group, and the relay 407 _a controls transistor is with the base of the transistor 534 verdie last connection 47, to 47" of each group. These are bound, the collector of which forms a coupling matrix via a resistor 535 arrangement. with the f -12 volt voltage source and over one

Wenn z.B. das Teilsteuerwerk 10 768 Relais 21, Widerstand 536 mit der Basis des Transistors 531If e.g. the sub-control unit 10 768 relay 21, resistor 536 with the base of transistor 531

bis 2I_n, steuert, dann können diese in r ~ 16 Gruppen 30 verbunden ist, die ihrerseits über einen Widerstand 537to 2I _n , then these can be connected in r ~ 16 groups 30, which in turn are connected via a resistor 537

von β ^ 48 Relais unterteilt werden, und dsc Steuer- an Erde liegt.divided by β ^ 48 relays, and dsc control is connected to earth.

relais der von dem (in diesem Fall sechs Binärstellen Der Trennungsprüfer 54 besitzt einen pnp-Tranenthaltenden) Register 401 und dem Decodierer 403 sistor 541, dessen Basis mit dem Emitter des Tranbezeichneten 48 Zeilen können durch Gruppen von sistors 531 verbunden ist und über einen Widerstand vier Relais mit vier Kontakten gebildet sein. 33 542 an der + -12-Volt-SpannungsqueIle liegt. SeinRelays of the (in this case six binary digits The separation tester 54 has a pnp-Tran containing) register 401 and the decoder 403 sistor 541, whose base with the emitter of the Tran designated 48 lines can be connected by groups of sistors 531 and via a resistor four relays can be formed with four contacts. 33 542 is connected to the + -12 volt voltage source. His

Der Eins-Eingang des Flip-Flops 408 ist Ober eine Emitter liegt direkt an der +-12-Volt-SpannungsquelleThe one input of the flip-flop 408 is via an emitter directly to the + -12 volt voltage source Klemme 41 mit dem Ausgang 2052 des Phasenregisters und sein Kollektor an der Basis eines npn-TransistersTerminal 41 with the output 2052 of the phase register and its collector at the base of an npn transistor

200 verbunden, der Null-Eingang über ein Oder-Tor 543, der durch einen Spannungsteiler positiv vorge-200, the zero input via an OR gate 543, which is positively provided by a voltage divider.

409 mit zwei Eingängen 42, 43 einerseits mit dem spannt ist. Der Emitter des Transistor» 543 liegt direkt Ausgang 137 des Belcgkreises 100 und andererseits sander f-12-Volt-Spannungsquelle und sein Kollektor409 with two inputs 42, 43 on the one hand with which is tensioned. The emitter of transistor »543 is direct Output 137 of Belcgkreises 100 and on the other hand sander f-12 volt voltage source and its collector

mit dem Ausgang 2056 des Phasenregisters 200. Das einerseits über einen Widerstand 545 an Erde undwith the output 2056 of the phase register 200. The one hand via a resistor 545 to ground and

Register 401 wird parallel über k Eingangsklemmen andererseits über einen Widerstand 546 an der BasisRegister 401 is connected in parallel via k input terminals on the other hand via a resistor 546 at the base

45, bis 45t gesteuert, die mit den k ersten Ausgangs- eines pnp-Transistors 544, die ihrerseits Ober einen45, to 45t controlled, with the k first output of a pnp transistor 544, which in turn has a

toren 133, bis 133/ des Belegkreises 100 verbunden Widerstand 547 auch an Erde liegt Der Emitter liegtgates 133, connected to 133 / of the document circuit 100 Resistance 547 is also connected to earth The emitter is connected

sind (F i g. 2), und die / Eingangsklemmen 46, bis 46j 45 an Erde und sein Kollektor am zweiten Eingang des(Fig. 2), and the / input terminals 46, through 46j 45 to ground and its collector to the second input of the

des Registers 402 sind mit den / folgenden Toren 133 Tores 55.of the register 402 are with the / following gates 133 gate 55.

verbunden, welche die Adresse des zu steuernden In F1 g 9 ist der PrOfhewertungskreis 600 sche-connected, which is the address of the controller to be controlled. In F1 g 9, the test evaluation circuit 600 is

Relats vervollständigen. Die Ausgänge der Register matisch dargestellt Dieter Kreis wird von einemComplete relats. The outputs of the registers are shown in a mathematical manner. Dieter Kreis is supported by a

401 und 402 führen individuell über Ausgangsklemmen Flip-Flop 60 gebildet, dessen Eüu-Eingang mit dem401 and 402 lead individually formed via output terminals flip-flop 60, whose Eüu input with the

bis 48j__t zu Cingangsklemmen 7I₁ bis 71^, des 50 Ausgang eines Und-Toits 61 mit zwei Eingängen 64,to 48j_ _t to input terminals 7I ₁ to 71 ^, of the 50 output of an And-Toit 61 with two inputs 64,

Fehleranzeigekreises 700. 65 verbunden ist, die mit dem Ausgang 59 des PrüfersError display circuit 700. 65 is connected to the output 59 of the tester

ίή PIg. 8 ist da PrOfkreis 500 schematisch dar- 500 bzw. mit einem Ausgang91 dies Vetzögerungsgesteüt Er besitzt einen Verbindimgsverstirker 51, kreises 900 verbunden sind. Der Null-Eingang ist mit dem ein Verbindungsprüfer 52 zugeordnet ist, sowie dem Ausgang eines Oder-Tores €2 mit zwei Eingängen einen Trennverstärker 53, dem ein Trenmmgsprüfer 54 55 66,67 verbunden, die mit dem Ausgang 137 des Beiegzugeordnet fet kreises 100 bzw. mit dem Ausgang 2056 des Phasen- ίή PIg. 8 there is a schematic diagram of test circuit 500 or, with an output 91, this delay gesture. It has a connection amplifier 51, circuit 900 is connected. The zero input is assigned to a connection tester 52, as well as the output of an OR gate € 2 with two inputs an isolating amplifier 53, which is connected to a Trenmmgprüfer 54 55 66,67, which is connected to the output 137 of the Beiegzugebitr circuit 100 or . with output 2056 of the phase

Der Verbindungsverstärker 51 besitzt einen npn- registers 200 verbanden sind. Der Eins-Ausgang des Transistor 511, denen Emitter an Erde liegt und ' Flip-Flops 60 führt zn einem tSn^pttig eines Tores 63 dessen Kollektor fiber den Prüfer 52 und die Eingangs- mit drei Eingängen, von denen ein we normaler klemme 56 mit der Ausgangsklemme 44 des Steuer- 60 Eingang über eine Klemme 68 not dem Ausgaag 2055 kreises 400 verbunden ist Außerdem enthält der des Phasenregisters 200 verbunden ist and ein Sperr-Verstärker 51 einen npn-Transistor 512 zur Steuerung eingang mit der Etngangskleuime 64. des Transistors 511. Die Basen der Transistoren 511 In F i g 10 ist der Fehleranzeigekreis 700 sebema-The connection amplifier 51 has an npn register 200 connected. The one output of the Transistor 511, the emitter of which is connected to earth, and flip-flops 60 lead to a gate 63 its collector via the controller 52 and the input with three inputs, one of which we normal Terminal 56 with the output terminal 44 of the control 60 input via a terminal 68 not the output 2055 Circuit 400 is connected. In addition, the phase register 200 connected to a blocking amplifier 51 contains an NPN transistor 512 for control input with the input terminal 64. of the transistor 511. The bases of the transistors 511 In Fig. 10, the error display circuit 700 is sebema-

und 512 sind durch Spannungsteiler vorgespannt, die tisch dargestellt Dieser Kreis besitzt eisen Prüfkreis zwischen der positiven Klemme einer Spannnngsquefle 65 701 für die Imparität der Gesamtheit der auf die VCB -H2VgU usd Erde ikgEü. De? EssS« des Eingänge dieses Kreises aufgebrachten Binätsignaie. Transistors 512 liegt an Erde; sein Kollektor ist not der ZudiesenSignalengeböraitBeBmärstellenderAdresse Basis des .Transistors 511 verbunden und seine Basis des zu steuernden Relais, die üoct die Ausgangs-and 512 are biased by voltage dividers, the table shown This circuit has iron test circuit between the positive terminal of a voltage source 65 701 for the imparity of the totality of the VCB -H2VgU usd earth ikgEü. De? EssS «binary signaie applied to the entrances of this circle. Transistor 512 is grounded; its collector is not required to provide the address to these signals Base of the .Transistor 511 connected and its base of the relay to be controlled, the üoct the output

1111th

klemmen 48, bis 48/-, der Register 401 und 402 setzt, und wird andererseits zur Mitteilung der Vcr-terminals 48, to 48 / -, which sets registers 401 and 402, and on the other hand is used to notify the Vcr-

(F i g. 2) auf die Eingangsklemmen 71, bis 71/-, auf- fügbarkeit von der Klemme 106 und dem Verzwei-(Fig. 2) to input terminals 71, to 71 / -, availability of terminal 106 and the branch

gebiacht werden, ferner die binäre Befehlsstelle, die gungskreis 2 zum Steuerorgan Jα übertragen. Diesesbe brought, also the binary command point, the supply circuit 2 to the control unit J α transmitted. This

über den Ausgang 36 des Befehlsregisters 300 auf bringt sodann ein Belegsignal auf die KIemme402Via the output 36 of the command register 300 then brings an occupancy signal to the terminal 402

die Eingangsklemme 71/ aufgebracht wird, wenn der 5 auf und parallel auf die Klemmen 103, bis 103/ diethe input terminal 71 / is applied when the 5 is on and parallel to the terminals 103 to 103 / die

auszuführende Befehl eine Verbindung ist, und Gesamtheit der Binärstellen, welche die Adresse descommand to be executed is a connection, and the entirety of the binary digits which contain the address of the

schließlich gehört zu diesen Signalen die ergänzende zu steuernden Relais, den Verbindungs- oder Trenn-after all, these signals include the additional relays to be controlled, the connection or disconnection

Imparitätsbinärstelle, die auf den Eingang 71 < durch befehl und die ergänzende Imparitätsste'lo. bilden,Imparity binary digit, which is assigned to input 71 <by command and the supplementary imparity digit. form,

das Tor 133« aufgebracht wird, das unter den Ausgangs- Da der Flip-Flop 112 auf Eins steht und zugleichthe gate 133 'is applied, which is under the output Since the flip-flop 112 is at one and at the same time

toren 133, bis 133/des Belegkreises 100 dieser ergänzen- io das Bezeichnungssignai am Eingang des Tores 113gates 133, to 133 / of the occupancy group 100 of these supplement the designation signal at the entrance of gate 113

den Binärstelle zugeordnet ist. Der Ausgang des bereitsteht, überträgt dieses das Belegsignal zumis assigned to the binary digit. The output of the is ready, this transmits the receipt signal to the

Kreises 701 liefert ein Signal, solange kein Parallelitäts- Verzögerungskreis 114, der es in die drei Impulse i, Circuit 701 delivers a signal as long as there is no parallel delay circuit 114, which divides it into the three pulses i,

fehler auftritt. Dieser Ausgang ist einerseits mit dem K, L umwandelt, die zeitlich nacheinander an denerror occurs. This output is converted on the one hand with the K, L , which are successively sent to the

Sperreingang eines Tores 702 verbunden und anderer- Klemmen 1143, 1144, 1145 dieses Kreises erscheinen,Blocking input of a gate 702 connected and other terminals 1143, 1144, 1145 of this circle appear,

seits über eine Ausgangsklemme 72 mit der Eingangs- 15 Der erste Impuls J wird auf das Tor 135 aufgebrachton the other hand via an output terminal 72 to the input 15 The first pulse J is applied to the gate 135

klemme 139 des Belegkrcises 100. Der zweite Fingang und über dieses auf das Tor 137 weitergegeben, das einterminal 139 of the document table 100. The second input and passed through this to the gate 137, the one

des Sperrtores 702 ist über die Klemme 73 mit dem Signal Rz für allgemeines Auf-Null-ZurUcksetzen lie-of the locking gate 702 is provided via the terminal 73 with the signal Rz for general resetting to zero.

Ausgang des Tores 132 des Belegkreises 100 verbun- fert, welches aber die Reservier-Flip-Flops 112, 112»Output of gate 132 of document group 100 connected, but which the reservation flip-flops 112, 112 »

den. Der Ausgang des Tores 702 ist über ein Oder- ausschließt.the. The output of gate 702 is OR-excluded.

Tor'.03 mit dem Eins-Eingang eines Fehler-Flip- 20 Der Impuls K setzt den Flip-Flop 115 auf Eins und Flops 704 verbunden. Der zweite Eingang des Tores öffnet die Torreihe 116 derart, daß die die Adresse 703 ist über eine Eingangsklemme 74 mit dem Aus- des zu steuernden Relais 21 bildenden Binärstellen gang 92 des Verzögerungskreises 900 verbunden. Der über die Tore 133, bis 133« auf die Eingänge 45, bis Null-Eingang des Klip-Flops 704 ist über eine Ein- 45* des Steuerkreises 400 übertragen werden, soweit gangsklemme 75 mit dem Ausgang 137 des Beleg- 95 dies die Zeilenadresse betrifft, die auf diese Weise in das kreises 100 verbunden. Register 401 eingespeichert wird. Ebenso werden die In Fig. 11 ist der Alannkreis 800 dargestellt. die Spaltenadresse betreffenden Binärstellen über die Dieser besitzt einen Flip-Flop 801, dessen Eins- Tore 133»», bis 133/., auf die Eingänge 46, bis 46/ Eingang 81 mit dem Ausgang 134 des Belegkreises 100 übertragen, soweit dies die Spaltenadresse betrifft, und dessen Null-Eingang mit dem Ausgang eines 30 welche in das Register 402 eingespeichert wird. Von den Sperrtores 802 verbunden ist, dessen erster Eingang 82 Registern 40!, 402 werden die gesainten die Re!aismit dem Ausgang 2050 des Phasenregisters 200 und adresse bildenden Binärstellen über die Klemmen 48, dessen Sperreingang mit dem Eingang 81 verbunden bis 48/ , in die Eingänge 71, bis 71/ , des Fehlerist. Der Null-Ausgang des Flip-Flops 801 führt über anzeigekreises 700 übertragen. Die binäre Befehlsstelle einen Verstärker 803 zu einem Ende der Erreger- 35 wird über das Tor 131/ zum Eins-Eingang 31 des Flipwicklung eines Relais 804, deren anderes Ende an der Flops 301 des Befehlsregisters 300 übertragen. Dieser -f-12-Volt-Spannungsquelle liegt. Die Wicklung ist Flip-Flop wird ilso für einen Verbindungsbefehl Cx durch einen Kondensator 805 und einen Widerstand auf Eins gesetzt und bleibt für einen Trennungsbefehl 806, die in Reihe liegen und den Abfall des Relais Dx auf Null stehen. Vom Eins-Ausgang 36 dieses um z. B. 30 ms verzögern, überbrückt. Das Relais 804 40 Flip-Flops wird die Befehlsstelle zum Eingang 71/ hat einen Ruhekontakt 807, der den Kreis einer des Fehleranzeigekreises 700 übertreten, der außerdem Alarmlarape 808 und über eine Diode 809 eine von der Klemme 133i des Belegkreises 100 die Im-Ausgangsklemme 83 an Erde legt paritfitsbinärstelle übernimmt.Tor'.03 with the one input of an error flip-20 The pulse K sets the flip-flop 115 to one and flops 704 connected. The second input of the gate opens the row of gates 116 in such a way that the address 703 is connected via an input terminal 74 to the binary digit output 92 of the delay circuit 900 which forms the relay 21 to be controlled. The via the gates 133, to 133 "on the inputs 45, to zero input of the clip-flop 704 is transmitted via an input 45 * of the control circuit 400, as far as input terminal 75 with the output 137 of the receipt 95 this is the line address concerns that are connected in this way in the circle 100. Register 401 is stored. The Alann circle 800 is also shown in FIG. 11. The binary digits concerned with the column address via the This has a flip-flop 801, whose one gates 133 »», to 133 /., to the inputs 46, to 46 / input 81 with the output 134 of the document group 100, as far as this is the column address relates, and its zero input with the output of a 30 which is stored in the register 402. Connected by the blocking gate 802, the first input of which is 82 registers 40 !, 402, the total binary digits forming the Re! Ais with the output 2050 of the phase register 200 and address are connected via the terminals 48, the blocking input of which is connected to the input 81 to 48 /, in the inputs 71, to 71 /, of the error is. The zero output of flip-flop 801 is transmitted via display circuit 700. The binary command point an amplifier 803 to one end of the exciter 35 is transmitted via the gate 131 / to the one input 31 of the flip winding of a relay 804, the other end of which is transmitted to the flop 301 of the command register 300. This -f-12-volt voltage source is connected. The winding is flip-flop is ilso set to one for a connection command Cx by a capacitor 805 and a resistor and remains for a disconnection command 806, which are in series and the drop of the relay Dx is at zero. From the one-output 36 this by z. B. delay 30 ms, bridged. The relay 804 40 flip-flops is the command point for input 71 / has a break contact 807, which crosses the circuit of one of the error display circuit 700, the alarm larape 808 and, via a diode 809, one of the terminal 133i of the document circuit 100, the Im output terminal 83 on earth sets paritfitsbinärstelle takes over.

Der Verzögerungskreis 900 (F i g. 2) wird von einem Wenn die Gesamtheit dieser Binärstellen ungerade Zähler gebildet, der bei jedem Impuls um 1 fort- 45 ist, dann bringt der Ausgang 72 des Kreises 701 ein schaltet, den er von der Ausgangsklemme 2055 des Öffnungssignal auf das Tor 138 auf, das dem Eingang Phasenregisters erhält Der Verzögerungskreis liefert 220 des Phasenregisters 200 einen Impuls L ?«fert, über seinen Ausgang 91 an den Eingang 65 des sobald dieser Impuls, vom Ausgang 1145 des kreises Prüfbewertungskreises 600 bei jedem 4. Zähümpuls 114 ausgehend, am Eingang des Tores 138 eintrifft, und über seinen Ausgang 92 an den Eingang 74 des so Der gleiche Impuls L wird vom Tor 132 der Klemme FehteranzeigeHeises 700 bei jedem 24. Zähümpuls ein 73 des Fehleranzeigekreises 700 übertragen und kann Signal. das Tor 702 nicht durchlaufen, das dutch das Arnim folgenden wird mm die Arbeitsweise des Signal· gangssignal des Kreises 701 gesperrt ist Im Falle eines netzes beschrieben. · Paritätsfehlers bleibt das Tor 138 gesperrt, so daß WiQ eines der zentralen Steuerorgane, z.B. \_Λ, The delay circuit 900 (FIG. 2) is formed by a counter, which is incremented by 1 with each pulse, if the totality of these binary digits is odd, then the output 72 of the circuit 701 switches on, which it switches from the output terminal 2055 of the opening signal on gate 138, which receives the phase register input. The delay circuit supplies 220 of the phase register 200 with a pulse L ? «fert, via its output 91 to the input 65 of the as soon as this pulse, from the output 1145 of the test evaluation circuit 600 at every 4 114, starting, arrives. Zähümpuls at the input of the gate 138, and via its output 92 to the input 74 of the so the same momentum L of the clamp FehteranzeigeHeises is transmitted at every 24 Zähümpuls a 73 of the fault indication circuit 700 700 from the gate 132 and can signal. Do not go through gate 702, because the following is described where the operation of the signal output signal of circuit 701 is blocked. In the case of a network. · Parity error, gate 138 remains blocked, so that WiQ is one of the central control organs, e.g. \ _Λ , 55 das Phasenregister200 auf 'Halt bleibt, und der eines der vom Teilsteuerwerk 10 abhängenden Relais Impuls L setzt den Flip-Flop 704 des Fehleranzeige-2I₁ bis 21«, im folgenden mit 21 bezeichnet, erregen kreises 700 auf Eins, dessen Ausgang 76 auf den oder abfallen lassen, dann bringt es auf das Teil- Eingang 140 des Belegkreises 100 ein Fehlersignal Steuerwerk 10 aber die Verzweigungskreise 2 ein aufbringt, das vom Tor 117 Ober den Ausgang 107 Reserviersignal auf dessen Klemme 101 und ein 60 zu den Verzweigungskreisen 200 und zum Steuer-Bezeichnungssignal auf Klemme 105 auf. Wenn die organ \a übertragen wird.55 the phase register 200 remains on 'Halt, and one of the relay pulse L depending on the part control unit 10 sets the flip-flop 704 of the error display 2I ₁ to 21', hereinafter referred to as 21, excite circuit 700 to one, its output 76 on the or drop, then it brings an error signal control unit 10 to the sub-input 140 of the document circuit 100 but the branch circuits 2 applies, the reservation signal from gate 117 via the output 107 to its terminal 101 and a 60 to the branch circuits 200 and to Control designation signal on terminal 105. When the organ \ a is transferred.

sich aus der votangegangenen Beschreibung ergeben- Wenn der Impuls L auf den Eingang 220 desresult from the previous description- When the pulse L on the input 220 of the

den Verfügbarkeitsbedingungen des Teilsteuerwerkes Phasenregisters 200 aufgebracht wird, wird der FEp-the availability conditions of the sub-control unit phase register 200 is applied, the FEp-

10 erfüllt sind, dann durchläuft der TeIt des Reservier- Flop 208 auf Eins gesetzt, so daß beim ersten Impuls u 10 are fulfilled, then the part of the reservation flop 208 passes through set to one, so that the first pulse u

signals, der nicht von der Verzögerungsleitung 121 65 des Taktgebers 201, der ständig arbeitet, der Ffip-signal that is not from the delay line 121 65 of the clock 201, which works continuously, the Ffip-

. unterdrückt wird, das Tor Ul (F i g. 3) und setzt Flop 207 auf Eins gesetzt wird und das Tor 206 sowie. is suppressed, the gate Ul (Fig. 3) and sets flop 207 to one is set and the gate 206 as well

einerseits den Rcserrief-Fiip-Fk;p*!i2 auf Eins, der die Torreihe 203 öffnet Die Impulse I lassen dann denon the one hand the Rcserrief-Fiip-Fk; p *! i2 to one, which opens the row of gates 203. The pulses I then leave the

den Flip-Flop 801 des Alarmkreises 800 auf Eins anfänglich auf Nuii stehenden Zähler 292 weiter-the flip-flop 801 of the alarm circuit 800 continues to one, initially at Nuii, counter 292

13 1 1413 1 14

zählen und öffnen gleichzeitig die Torreihe 205, Klemme 2055 auftreten läßt. Der erste dieser Impulsecount and open at the same time the row of gates 205, terminal 2055 can occur. The first of these impulses

wodurch die Phasen ^₀, tp_t, <p_k bis ψ-, bestimmt werden, <p₅ setzt den Flip-Flop 209 auf Null und sperrt folglichwhereby the phases ^ ₀ , tp _t , <p _k to ψ-, are determined, <p ₅ sets the flip-flop 209 to zero and consequently blocks

welche durch die Anwesenheit eines Signals an den das Tor 212. Die Klemme 2055 ist außerdem mit demwhich by the presence of a signal to the gate 212. The terminal 2055 is also connected to the

Ausgangsklemmen 2050, 2052 und 2054 bis 2057 der Zähleingang des Verzögerungskreises 900 verbundenOutput terminals 2050, 2052 and 2054 to 2057 are connected to the counting input of the delay circuit 900

Torreihe 205 gekennzeichnet sind. Der erste Impuls t, 5 sowie mit dem Eingang 68 des Ausgangstores 63 desDoor row 205 are marked. The first pulse t, 5 as well as with the input 68 of the output gate 63 des

welcher die Phase <p₀ bestimmt, setzt den Flip-Flop 801 Prüfbewertungskreises. Durch den vierten Impuls <p_s which determines the phase <p ₀ , sets the flip-flop 801 test evaluation circuit. The fourth pulse <p _s

des Alarmkreises 800 auf Null zurück und schaltet wird über den Ausgang 91 des Verzögerungskreises 900of the alarm circuit 800 back to zero and is switched via the output 91 of the delay circuit 900

so die Speisung des Relais 804 wieder ein, welche ein Impuls auf den Eingang 65 des Tores 61 aufge-so the supply of the relay 804 is switched on again, which receives an impulse on the input 65 of the gate 61

beim Auf-Eins-Setzen des Reservier-Flip-Flops 212 bracht, welches den Eins-Eingang des Flip-Flops 60when the reservation flip-flop 212 is set to one, which is the one input of the flip-flop 60

abgeschaltet worden war. Die durch den Kondensator io des Kreises 600 steuert.had been switched off. Which controls through the capacitor io of the circuit 600.

805 und den Widerstand 806 im Nebenschluß zur Wenn der Haltekontakt des angesteuerten Relais 21805 and the resistor 806 in the shunt for when the holding contact of the activated relay 21

Wicklung des Relais 804 bewirkte Verzögerung von nicht die Zeit hatte, sich zu schließen, hält der überWinding relay 804 caused delay by not having time to close, the over holds

30 ms reicht aus, daß das Relais nicht abfällt und einen die Diode 522 fließende Erregerstrom das Tor 6130 ms is sufficient for the relay not to drop out and for an excitation current flowing through diode 522 to open gate 61

Alarm über seinen Ruhekontakt nur dann auslöst, offen, und der Flip-Flop 60 wird auf Eins gesetzt,Alarm via its normally closed contact only triggers, open, and the flip-flop 60 is set to one,

wenn das Teilsteuerwerk 10 sich sperrt. 15 Aber erst nach dem Schließen des Haltekontaktes 211 when the control unit 10 locks itself. 15 But only after the holding contact 211 has been closed

Gleichzeitig werden die in die Register 401 und 402 und dem Verschwinden des Erregerstromes am Ein-At the same time, the registers 401 and 402 and the disappearance of the excitation current at the input

eingespeicherten Zeilen- und Spaltenadressen des zu gang des Prüfers 52 kann der Impuls g>_s das Tor 63stored row and column addresses of the access to the tester 52, the pulse g> _s the gate 63

steuernden Relais durch die Decodierer 403 und 404 durchlaufen und den Flip-Flop 208 auf Eins zurück-the controlling relay through the decoders 403 and 404 and the flip-flop 208 back to one.

decodiert und bewirken die Erregung eines der setzen, um den Zähler 202 weiterzählen zu lassen. Wenndecodes and energizes one of the sets to keep the counter 202 counting. When

Zeilenrelais 405, und 405, sowie eines der Spalten- ao der 24. Impuls <p_s erstmals auftritt, wird vom AusgangRow relays 405, and 405, as well as one of the column ao the 24th pulse <p _s occurs for the first time, is from the output

relais 406, bis 406_r. Der folgende Impuls t bestimmt 92 des Verzögerungskreises 900 ein Impuls auf dierelay 406, up to 406 _r . The following pulse t determines 92 of the delay circuit 900 a pulse on the

eine Wartepause φ_Λ für das Schließen dieser Relais. Klemme 74 des Kreises 700 aufgebracht, und dera waiting pause φ _Λ for the closing of these relays. Terminal 74 of the circle 700 applied, and the

Da der Ausgang 2052 des Phasenregisters 200 mit Fehler-Flip-Flop 704 bringt über seinen Ausgang 76 Since the output 2052 of the phase register 200 with error flip-flop 704 brings about its output 76

der Klemme 41 für den Eins-Eingang des Flip-Flops auf die Eingangsklemme 140 des Teilsteuerwerkes 10the terminal 41 for the one input of the flip-flop to the input terminal 140 of the control unit 10

408 verbunden ist, erdet die Phase φ_χ den Erregerkreis 35 ein Fehlersignal auf, das vom Tor 117 und der Klemme 408 is connected, the phase φ _χ grounds the excitation circuit 35 to an error signal from gate 117 and the terminal

der Gruppe der vier Relais mit den vier Kontakten 107 zu den Verzweigungskreisen 2 in Richtung aufthe group of four relays with the four contacts 107 to the branch circuits 2 in the direction of

407, bis 407,. Dieser Erregerkreis wird von dem das Steuerorgan I^ übertragen wird. Wenn dieses407 to 407. This excitation circuit is transmitted by the control element I ^. If this

erregten Relais 405, bis 405, gesteuert Der folgende das gesperrt bleibende Teilsteuerwerk 10 festgestelltenergized relay 405, to 405, controlled

Impuls t legt eine Wartepause φ₃ fest für das Schließen hat, schaltet es ihn frei, indem es auf ihn über dieImpulse t defines a waiting pause φ ₃ for closing, it activates it by acting on it over the

der so gesteuerten 16 Kontakte. Hiernach ist die 30 Klemme 104, das Tor 118 und die Tore !36, 138 einof the 16 contacts controlled in this way. According to this, terminal 30 is 104, gate 118 and gates! 36, 138 are on

Erregerwicklung des zu steuernden Relais 21 über die allgemeines Rückstellsignal Rz + RzR aufbringt, dasThe excitation winding of the relay 21 to be controlled applies via the general reset signal Rz + RzR that

Klemme 44 des Steuerkreises 400 mit der Klemme 56 über das Tor 136 zu den Reservier-Flip-Flops 112,Terminal 44 of control circuit 400 with terminal 56 via gate 136 to reservation flip-flops 112,

des Prüf kreises 500 (F i g. 2) und über diese in Parallel- 112_B übertragen wird, und ebenso über das Tor 137 of the test circuit 500 (FIG. 2) and via this in parallel 112 _B , and also via the gate 137

schaltung mit der Basis des Transistors 521 des zu den anderen, vorerwähnten Flip-Flops und Kreisen.circuit to the base of transistor 521 of the other, aforementioned flip-flops and circuits.

Verbindungsprüfers 52 und über den Widerstand 532 35 Wenn die auf den Eingang 103/ des BelegkreisesConnection tester 52 and via the resistor 532 35 If the on input 103 / of the document circuit

mit dem Kollektor des Transistors 531 des Trenn- aufgebrachte binäre Befehlsstelle gleicl Null ist,with the collector of the transistor 531 of the isolating binary command point applied is equal to zero,

Verstärkers 53 (F i g. 8) verbunden. während in der Phase q>₄ der Flip-Flop 302 desAmplifier 53 (Fig. 8) connected. while in phase q> ₄ the flip-flop 302 des

In der Phase <p_t wird ein Signal von der Klemme Befehlsregisters 300 auf Eins gesetzt worden ist, dann 2054 auf den Eins-Eingang 34 des Flip-Flops 302 des befindet sich der Flip-Flop 301 auf Null, und der Befehlsregisters 300 aufgebracht Wenn die binäre 40 Ausgang 38 des Tores 304 erdet die Basis des Tran-Befehlsstelle, die auf den Eingang 103/ des Belegkreises sistors 533 und sperrt diesen, so daß die Transistoren aufgebracht wird, gleich Eins ist, dann steht der 534 und 531 aufgesteuert sind. Der Transistor 531 legt Flip-Flop 301 auf Eins, und der Ausgang 37 des über den Widerstand 542 eine Wicklung des ange-Tores 303 (F i g. 6) erdet die Basis des Transistors 512 steuerten Relais 21 an +12 Volt Der andere Anschluß und sperrt diesen, so daß der aufgetastete Transistor 45 dieser Wicklung liegt über den Arbeitskontakt 211 511 über die Diode 522 den von der +-12-VoIt- dieses Relais an Erde. Der Spannungsabfall am Spannungsquelle gespeisten Kreis der in Reihe Widerstand 542 sperrt den Transistor 541. Dieser liegenden Wicklungen des gesteuerten Relais 21 erdet öffnet den Transistor 543, we'cher den Transistor 544 Die so an den Klemmen der Diode 522 auftretende aufsteuert, dessen Kollektor ein Signal (Erdpotential) Spannung öffnet den Transistor 521, welcher den 50 auf den Eingang 64 des Kreises 600 gibt Da jedoch Transistor 523 sperrt. Das daraus resultierende Signal die magnetischen Flüsse der beiden Wicklungshälften wird von diesem Transistor auf die Klemme 64 des des Relais gegenläufig sind, fällt dieses ab, der Strom Prüfbewertungskreises 600 aufgebracht und sperrt durch den Widerstand 542 des Trennungsprüfers 54 dessen Ausgangstor 63. Das angesteuerte Relais 21 wird zu Null, und der Transistor 544 wird gesperrt, zieht an, sein Haltekontakt erdet den gemeinsamen SS Die Wirkungsweise des Prüfbewertungskreises 600 ist Anschlußpunkt seiner beiden Wicklungen, und die so die gleiche wie für einen Befehl zur Herstellung Diode 522 wird stromlos. Der Transistor 521 wird einer Verbindung. Zusammenfassend ist die richtige wieder gesperrt und öffnet den Transistor 523, welcher Arbeitsweise des gesteuerten Relais gekennzeichnet das Erdpotential am Eingang 64 des Prfifbewertungs- durch in bestimmten Zeiträumen erfolgendes Aufkreises 600 wiederherstellt 60 treten und anschließendes Nicht-Auftreten eines In the phase <p _t , a signal from the terminal command register 300 is set to one, then 2054 on the one input 34 of the flip-flop 302 , the flip-flop 301 is at zero, and the command register 300 is applied if the binary 40 output 38 of the gate 304 grounds the base of the Tran command point, which is connected to the input 103 / of the document circuit sistor 533 and blocks it, so that the transistors are applied, is equal to one, then the 534 and 531 are controlled. The transistor 531 sets flip-flop 301 to one, and the output 37 of the via the resistor 542 a winding of the connected gate 303 (Fig. 6) grounds the base of the transistor 512 controlled relay 21 to +12 volts The other terminal and blocks this so that the gated transistor 45 of this winding is connected to the normally open contact 211 511 via the diode 522 from the + -12-VoIt- of this relay to earth. The voltage drop at the voltage source-fed circuit of the series resistor 542 blocks the transistor 541. This lying windings of the controlled relay 21 grounds the transistor 543, which opens the transistor 544 , the collector of which controls a signal (Earth potential) Voltage opens the transistor 521, which gives the 50 to the input 64 of the circuit 600. However, transistor 523 blocks. The resulting signal, the magnetic fluxes of the two winding halves, is sent from this transistor to terminal 64 of the relay, if it drops, the current test evaluation circuit 600 is applied and, through the resistor 542 of the separation tester 54, it blocks its output gate 63 becomes zero, and the transistor 544 is blocked, picks up, its holding contact grounds the common SS. The operation of the test evaluation circuit 600 is the connection point of its two windings, and the same as for a command to manufacture diode 522 is de-energized. The transistor 521 becomes a connection. In summary, the correct one is blocked again and opens the transistor 523, which marked the operation of the controlled relay, restores the earth potential at the input 64 of the test evaluation by recirculation 600 occurring in certain periods of time and subsequent non-occurrence of a

Da die Klemme 2054 mit dem Null-Eingang des Stromes auf der gemeinsamen Rückverbindung, welcheSince the terminal 2054 with the zero input of the current on the common return connection, which Flip-Flops 208 verbunden ist sowie mit dem Eins- den Prüfer 500 durchläuftFlip-flops 208 is connected and the tester 500 passes through with the one Eingang des Flip-Flops 209, setzt der erste, dem Ober- Wenn der Zähler 202 am Ende eines positivenInput of flip-flop 209, sets the first, the upper If the counter 202 at the end of a positive

gang in die Phase ψι folgende Impuls u den Flip-Flop Testes wieder in Gang gesetzt wird, wird über die transition into the phase ψι following pulse u the flip-flop test is set back in motion, is about the

207 auf Null zurück und hält so den Zähler 202 in der 6s Klemme 2056 des Phasenregisters 200 ein Impuls 93, 207 back to zero and thus holds the counter 202 in the 6s terminal 2056 of the phase register 200 a pulse 93,

Position φ, an und öffnet die Torreihe 203 derart, daß zur Klemme 35 des Befehlsregisters 300 übertragen, Position φ, and opens the row of gates 203 in such a way that transmitted to terminal 35 of the command register 300,

jeder auf den Öffnungseingang der Torreihe 205 auf- um den Flip-Flop 302 auf Null zu setzen, zur Klemmeeach to the opening input of the row of gates 205 to set the flip-flop 302 to zero, to the terminal

gebrachte Impuls t einen Phasenimpuls <p_t an der 43 der Steuerkreise 400, um den Flip-Flop 408 auf Brought pulse t a phase pulse <p _t at the 43 of the control circuits 400 to the flip-flop 408 on

Null zu setzen, und zur Klemme 67 des Prüfbewertungskreises 600, um den Flip-Flop 60 auf Null zu setzen. Der anschließend an der Klemme 2057 erscheinende Impuls 7, setzt den Flip-Flop 208 auf Null und den Flip-Flop 210 auf Eins, welcher die Verfügbarkeitstore JIl, \\\_H sperrt und die Tore 123, 123/; öffnet. Der impuls W₁ setzt ebenso den Flip-Flop 301 des Befehlsregisters 300 auf Null. Der folgende Impuls i/ durchläuft das Tor 213. wird von der Klemme 225 zur Klemme 141 als Impuls RzP für das Auf-Null-Zurücksetzen des Flip-Flops 112, 115 übertragen und setzt den Flip-Flop 207 ebenfalls auf Null zurück. Der Zähler 202 wird in Position Null angehalten, was vom Decodierer 204 decodiert wird und beim folgenden Impuls/ an der Klemme 2050 erscheint, uo diese Position Null den Impuls ψ_α bildet, welcher den Flip-Flop 210 auf Null zurücksetzt. Die Erfindung wurde bisher bezüglich einer Ausführungsform beschrieben, bei der das Teilsteuerwerk 10 während jeder Verbindungsoperation nur ein einziges Relais steuert. Aus F i g. 7 erkennt man, daß die bis jetzt nicht erwähnten Klemmen 49,, 49₂ ... 49_r mit den gemeinsamen Verbindungspunkten der Verbindungen 47_t bis47,, 47_?+, bis il_M ..., 47„_, bis 47„ verbunden sind. In Fig. 12 ist nur gezeigt, wie derartige ergänzende Ausgänge der Steuerkreise 400 diegleichzeitigeSteuerung mehrerer Relais ermöglichen,To set zero, and to terminal 67 of the test evaluation circuit 600 to set the flip-flop 60 to zero. The pulse 7 that then appears at terminal 2057 sets flip-flop 208 to zero and flip-flop 210 to one, which blocks the availability gates JIl, \\\ _H and gates 123, 123 /; opens. The pulse W _{1 also} sets the flip-flop 301 of the command register 300 to zero. The following pulse i / passes through gate 213. is transmitted from terminal 225 to terminal 141 as a pulse RzP for resetting flip-flop 112, 115 to zero and also resets flip-flop 207 to zero. The counter 202 is stopped in position zero, which is decoded by the decoder 204 and appears with the following pulse / at the terminal 2050, uo this position zero forms the pulse ψ _α , which resets the flip-flop 210 to zero. The invention has so far been described with respect to an embodiment in which the sub-control unit 10 controls only a single relay during each connection operation. From Fig. 7 it can be seen that the up to now not mentioned terminals 49 ,, 49 ₂ ... 49 _r with the common connection points of the connections 47 _{t to} 47 ,, 47 _{? +} , To il _M ..., 47 "_, to 47" are connected. In Fig. 12 it is only shown how such supplementary outputs of the control circuits 400 enable the simultaneous control of several relays,

indem so viele Spaltenadressenregister 402', zugehörige Decodierer 404', Spaltenrelais 406,' bis 406_r' sn£ Prüfkreise 500' hinzugefügt werden, wie zusätzliche Relais in der Relaisgruppe 2I₁ bis 2I_n gesteuert S werden sollen. Die zu steuernden Signalrelais 21 und 2Γ gehören notwendigerweise zwei unterschiedlichen Gruppen an, d. h., sie sind mit verschiedenen Klemmen 49j bis 49_r verbunden und liegen auf derselben Zeile. Die Auswahl des ersten Relais 21 erfolgt wie imby adding as many column address registers 402 ', associated decoders 404', column relays 406, ' to 406 _r ' sn £ test circuits 500 'as additional relays in the relay group 2I ₁ to 2I _n are to be controlled. The signal relays 21 and 2Γ to be controlled necessarily belong to two different groups, ie they are connected to different terminals 49j to 49 _r and are on the same line. The selection of the first relay 21 takes place as in

ίο vorangegangenen Fail durch die Steuerkreise 400. deren "Ausgang 44 mit dem Eingang 56 des Prüfers 50C verbunden ist. Der einzige Unterschied besteht darin, daß der Ausgang 59 des Prüfers mit dem Eingang 64 des Prüfbewertungskreises 600 nicht direkt, sondern über ein Und-Tor 590 verbunden ist. Die Spaltenadresse des zweiten Relais 2V wird 3"f analoge Weise auf die Eingänge 46/ des Registers 402' aufgebracht und vom Decodierer 404', der das entsprechende Relais 406/ bis 406/ auf Eins setzt, decodiert, wodurchίο previous fail by the control circuits 400. whose "output 44 is connected to the input 56 of the tester 50C. The only difference is that the output 59 of the tester with the input 64 of the test evaluation circuit 600 is not directly, but via an AND gate 590. The column address of the second relay 2V is applied 3 "f in an analogous manner to the inputs 46 / of the register 402 'and decoded by the decoder 404', which sets the corresponding relay 406 / to 406 / to one, whereby

ao auf diese Weise die entsprechende Klemme 49, bis 49| mit dem Eingang 56' des Prüfers 500' verbunden wird, welche identisch zum Prüfer 500 ist. Der Ausgang 59 des Prüfer-; 500' ist mit dem zweiten Eingang des Tores 590 derart verbunden, daß die Bewertung dei Prüfung auf Verbindung oder Trennung der Relais 21 und 21' in einer einzigen Operation vom Kreis 6OC vorgenommen wird.ao in this way the corresponding terminal 49, to 49 | is connected to the input 56 'of the tester 500' , which is identical to the tester 500 . The output 59 of the examiner; 500 'is connected to the second input of the gate 590 in such a way that the assessment of the connection or disconnection test of the relays 21 and 21' is carried out in a single operation from the circuit 6OC.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims

j patent claims:

1. Peripheral control unit for a Selbstwähfamt to connect, disconnect and check relays from connection sets, which has an address register and a command register that gives the relay to be controlled a binary connection or disconnection command, and also a switching matrix, which control contacts for the relays and Contains control contacts for relay groups, the control contacts being controlled by the address register in such a way that each Re'ais is fed via a relay control contact, via a R ^ - relay group control contact and via test circuits that are used to test the onset or failure of the current in serve the feed line, which behaves with a relay group control contact, characterized gejeennzeich-η et that the peripheral control unit has as many test circuits (500, 500 'in Fig. 12) as there are relays to be controlled at the same time that the relays in Groups (47, to 47 ,, 47 " _t , bs 47 ₂ , ... * 7", to 47 ") are arranged, whereby for each of the relay an individual Fielais control contact (contact de relays 407 ,, 407, ... 407 ") and a total of as many relay group control contacts (contact of relay 406, and contact of relay 406, ') are provided as there are test circuits, and that each relay group control contact connects a relay group with a test circuit (Fig. 7).

2. Peripheral control unit for a self-dialing exchange according to claim 1, characterized in that the test circuit (500) has a connection circuit (51) and a disconnection circuit (53) which are controlled by the command register (300) which controls the feed line of a relay group on working or rest potential, depending on whether the relay is to be connected or disconnected, that the test circuit also has an impedance (diode 522, resistor 542) which is in the feed line, as well as a connection tester (52), a disconnection tester (54) and a test circuit for state changes (600) for testing whether the state of the feed line has changed within a predetermined time.

3. Peripheral control unit for a self-dialing exchange according to claim 1 and 2, characterized. that a phase register (200) is provided which is triggered by the arrival of an address and a command in the address register (401-402) and in the command register (300), and also a test circuit (700) for the parity of the address and command Word and a delay circuit (900) that emits two pulses, one of which controls the reading of the test circuit (600) for status change, while the other triggers an alarm if the test circuit for status change has not responded within a specified time.