DE1811277C3 - Method for producing p-doped zones with different penetration depths in an n-silicon layer - Google Patents
Method for producing p-doped zones with different penetration depths in an n-silicon layerInfo
- Publication number
- DE1811277C3 DE1811277C3 DE1811277A DE1811277A DE1811277C3 DE 1811277 C3 DE1811277 C3 DE 1811277C3 DE 1811277 A DE1811277 A DE 1811277A DE 1811277 A DE1811277 A DE 1811277A DE 1811277 C3 DE1811277 C3 DE 1811277C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- boron oxide
- silicon layer
- glass layer
- doped zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 14
- 239000010703 silicon Substances 0.000 title claims description 14
- 230000035515 penetration Effects 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052810 boron oxide Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000000075 oxide glass Substances 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 239000012298 atmosphere Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000005496 tempering Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- 238000000197 pyrolysis Methods 0.000 claims 1
- 150000004756 silanes Chemical class 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 239000006163 transport media Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen von p-dotierten Zonen mit unterschiedlichen Eindringtiefen in einer n-Silicium-Schicht durch ausbilden einer Boroxidglasschicht auf der n-Siiicium-Schicht und Tempern in feuchter Atmosphäre.The invention relates to a method for producing p-doped zones with different penetration depths in an n-silicon layer by forming a boron oxide glass layer on the n-silicon layer and Annealing in a humid atmosphere.
Es gibt heute verschiedene Arten von Feldeffekttransistoren (FET). Vorwiegend unterscheiden sie sich dadurch, wie die Steuerelektrode (gate) gegen die vom zu modulierenden Strom durchflossene Halbleiterschicht, dem sogenannten Kanal (Channel), isoliert ist. Beim ältesten Typ der modernen Feldeffekttransistoren (beschrieben von Shockley) hat man eigentlich keine Isolation im landläufigen Sinn; die Steuerelektrode besteht hier, ebenso wie der Kanal, aus halbleitendem, jedoch entgegengesetzt dotiertem Material, und ihr Potential ist derart, daß der pn-übergang zwischen Steuerelektrode und Kanal in Sperrichtung gepolt ist. Dieser Typ wird in der Literatur (»Philip's Technische Rundschau«, 27. Jahrg., 1966, Nr. 5/6) als »Feldeffekttransistor mit Sperrschichtsteuerelektrode« (»Junction-Gate- Fieldeffect-Transistor«) bezeichnet. Die Ausbildung der als Kanal fungierenden Zone ist verantwort-Hch für die Steuerung der Leitfähigkeit und damit für den Verstärkungsfaktor und die Regelcharakteristik im gefertigten Bauelement.There are different types of field effect transistors (FET) today. Mostly they differ by how the control electrode (gate) against the semiconductor layer through which the current to be modulated flows, the so-called channel (Channel), is isolated. With the oldest type of modern field effect transistors (described by Shockley) there is actually no isolation in the common sense; the control electrode consists here, like the channel, of semiconducting, but oppositely doped material, and its potential is such that the pn junction between the control electrode and the channel is polarized in the reverse direction. This type is referred to in the literature ("Philip's Technische Rundschau", 27th year, 1966, No. 5/6) as the "field effect transistor labeled with junction gate field effect transistor. Training the zone functioning as a channel is responsible for the control of the conductivity and thus for the gain factor and the control characteristics in the manufactured component.
Es ist ein Verfahren bekannt (DT-AS 11 60 105), bei dem auf einen Halbleiterkörper mindestens ein zweiter Halbleiterkörper mit einem dotierenden Fremdstoffgehalt aufgebracht wird. Diese Anordnung wird so lange erhitzt, bis der Fremdstoff aus dem zweiten HalbleiterA method is known (DT-AS 11 60 105) at the at least one second semiconductor body with a doping impurity content on a semiconductor body is applied. This arrangement is heated until the foreign matter from the second semiconductor
körper in den ersten Halbleiterkörper eindiffundiertbody diffused into the first semiconductor body
Dabei wird als Möglichkeit eine Legierung von Silicium mit Arsen und Bor angedeutet, um eine Fremdstoffquelle für die Basis- und Emitterzone eines Transistors zu erhalten.An alloy of silicon with arsenic and boron is suggested as a possibility to achieve a To obtain a source of foreign matter for the base and emitter zone of a transistor.
Auf die Verwendung einer während eines ersten Diffusionsschritts gebildeten Boroxidglasschichit als Dotierungsstoffquelle für einen zweiten Diffusionsschritt gibt diese Druckschrift abei1 keinen Hinweis.This document are abei 1 no reference to the use of a Boroxidglasschichit formed during a first step, as a dopant diffusion source for a second diffusion step.
Es ist weiterhin bekannt (US-PS 32 81 291), daß durch Einstellen des Borgehalts in einer Siliciumdioxidschicht die Eindringtiefe des Dotierstoffs Bor änderbar istIt is also known (US-PS 32 81 291) that by adjusting the boron content in a silicon dioxide layer the penetration depth of the dopant boron can be changed
Es ist schließlich noch ein Verfahren bekannt (US-PS 32 71211), bei dem unterschiedliche Eindringtiefen mittels verschieden dicken Schichten erzielt werden.Finally, a method is known (US-PS 32 71211) in which different penetration depths can be achieved by means of layers of different thickness.
Es ist Aufgabe der Erfindung, ein besonders einfaches Verfahren zur Erzielung unterschiedlicher Eindririgtiefen von Bor in einer n-Silicium-Schicht anzugeben, das insbesondere zur Herstellung von Junktion-Feldelfekttransistoren mit vergrößerter Steilheit und verbesserter Regelcharakteristik durch die spezielle Ausbildung des Kanals mit steuerbarer Leitfähigkeit geeignet istThe object of the invention is to provide a particularly simple method for achieving different penetration depths of boron in an n-silicon layer, which is particularly suitable for producing junction field effect transistors with increased steepness and improved control characteristics due to the special design of the channel with controllable conductivity
Diese Aufgabe wird bei dem eingangs genannten Verfahren erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.In the method mentioned at the beginning, this object is achieved according to the invention by the in the characterizing Part of claim 1 specified features solved.
Die Boroxidglasschicht wird durch eine chemische Transportreaktion von einer B;O3-Quelle unter Verwendung von Argon oder Stickstoff als transportierendes MediLm erzeugt. Es ist aber ebenso möglich, diese Schicht mittels Verwendung von Diboran (B2Hii) zu bilden. Dabei wird die Schichtdicke zweckmäßigerweise auf kleiner 0,5 μ, insbesondere 0,1 μ, eingestellt.The boron oxide glass layer is made using a chemical transport reaction from a B; O3 source generated by argon or nitrogen as a transport medium. But it is also possible to do this Layer by using diborane (B2Hii) form. The layer thickness is expediently set to less than 0.5 μ, in particular 0.1 μ.
Das Tempern in feuchter Atmosphäre wird bei 300-9000C, vorzugsweise zwischen 500 und 70O3C, in wenigstens 2 bis höchstens 300 Minuten, vorzugsv»eise in 10 Minuten, durchgeführt. Die feuchte Atmosphäre wird durch einen mit Wasserdampf beladenen Stickstoff-, Argon- oder Sauerstoffstrom erzeugt. Dabei wurde die Beobachtung gemacht, daß die auf der Oberfläche des Siliciumhalbleiterkörpers befindliche, unter Einwirkung des Dotierungsstoffes gebildete Boroxidglasjchicht in eine Modifikation übergeführt wird, welche im Gegensatz zu der primär gebildeten Schicht von einem geeigneten Ätzmittel schneller und aggressiver aufgelöst wird. Die an bestimmten Stellen der Boroxidglasschicht befindliche Fotote.ckschicht erreicht dagegen durch die feuchte Temperung eine gute Haftfestigkeit, so daß die mit der Fotolackschicht bedeckten Bereiche der Boroxidschicht von der Ätzlösung nicht angegriffen werden. Als Ätzlösung; hat sich eine Flußsäurelösung von Zimmertemperatur, beispielsweise eine 4%ige, mit Ammonfluorid gepufferte Flußsäurelösung, als besonders gut geeignet erwiesen. The annealing in a humid atmosphere is carried out at 300-900 0 C, preferably between 500 and 70o C 3 in at least 2 to at most 300 minutes vorzugsv "else in 10 minutes is performed. The humid atmosphere is created by a stream of nitrogen, argon or oxygen loaded with water vapor. The observation was made that the boron oxide glass layer on the surface of the silicon semiconductor body formed under the action of the dopant is converted into a modification which, in contrast to the layer formed primarily, is dissolved more quickly and more aggressively by a suitable etchant. On the other hand, the photo-backing layer located at certain points of the boron oxide glass layer achieves good adhesive strength due to the moist tempering, so that the areas of the boron oxide layer covered with the photoresist layer are not attacked by the etching solution. As an etching solution; A hydrofluoric acid solution at room temperature, for example a 4% strength hydrofluoric acid solution buffered with ammonium fluoride, has proven particularly suitable.
Das zweite die unterschiedliche Kanalhöhe erzeugende Tempern wird bei 900- 12000C in einer Argonatmosphäre oder einer anderen Inertgasatmosphäre durchgeführt. Dabei wird gemäß einem besonders günstigen Ausführungsbeispiel nach der Lehre der Erfindung der zweite Diffusionsprozeß in bezug auf Dauer und Temperatur z. B. so eingestellt, daß die unterschiedlichen Eindringtiefen der ρ dotierten Zone unterschkdliche Kanalhöhen vom Verhältnis 1 : 1,4 betragen.The second different channel height generating annealing is carried out at 900- 1200 0 C in an argon atmosphere or other inert gas atmosphere. In this case, according to a particularly favorable embodiment according to the teaching of the invention, the second diffusion process with respect to duration and temperature z. B. adjusted so that the different penetration depths of the ρ doped zone are different channel heights of the ratio 1: 1.4.
Durch das erfindungsgemäße Verfahren können unterschiedliche Eindringtiefen innerhalb von Bereichen kleinster Abmessungen (von wenigen μίτι) auf einfache Weise und ohne den Nachteil der Borverar-The method according to the invention enables different penetration depths within areas smallest dimensions (from a few μίτι) in a simple manner and without the disadvantage of boron processing
mung, der bei einer thermischen Oxydation unvermeidlich
ist, erzeugt werden. Dadurch gelingt es, in reproduzierbarer Weise bei einem Feldeffekttransistor
die Kanalhöhe variierbar einzustellen.
Dadurch wird:tion, which is inevitable in the case of thermal oxidation, can be generated. This makes it possible to adjust the channel height in a reproducible manner in a field effect transistor.
This will:
1. eine Erhöhung der Variationsmöglichkeit der Gm-t/c-Charakteristik = Steilheits-Steuer-Spannungs-Charakteristik und insbesondere ein größerer Steuerbereich mit nützlicher Verstärkung erhalten. Wenn z. B. zwei Feldeffekttransistoren mit verschiedener Kanalhöhe und deshalb verschiedener Regelcharakteristik parallel geschaltet sind, ergeben die verschiedenen Regelcharakteristiken eine Kurve, die der Summe der einzelnen Kurven entspricht1. an increase in the possibility of variation of the Gm-t / c characteristic = slope-control-voltage characteristic and in particular, get a larger control area with useful gain. If z. B. two field effect transistors with different channel heights and therefore different Control characteristics are connected in parallel, the different control characteristics result in one Curve that corresponds to the sum of the individual curves
F i g. 1 zeigt die Regelcharakteristik eines Feldeffekttransistors (FET). Dabei stellt die Kurve 7 die Summe der beiden Kurven 5 und 6 dar. Ein einzelner Transistor mit der gleichen Charakteristik kann erfindungsgemäß erhalten werden durch Variation der Kanalhöhe. Die Regeleigenschaften des Transistors werden bestimmt durch die Abmessungen der einzelnen Kanäle in der η-Schicht (Kanalhöhe und Kanalbreite), z. B. Verhältnis der Kanalhöhen = 1,4 :1 und Verhältnis der Kanalbreiten = 1 :1,4.F i g. 1 shows the control characteristics of a field effect transistor (FET). The curve 7 represents the sum of the two curves 5 and 6. A single transistor with the same characteristics can be obtained according to the invention by varying the channel height. The control properties of the transistor are determined by the dimensions of the individual channels in the η-layer (channel height and channel width), e.g. B. Ratio of duct heights = 1.4: 1 and ratio of duct widths = 1: 1.4.
2. bei geeigneten Abmessungen der Kanäle eine Erhöhung der Steilheit Gm, z. B. die Breite des Kanals mit der Höhe y ist kleiner als die Höhe x, erhalten.2. With suitable dimensions of the channels, an increase in the slope Gm, e.g. B. the width of the channel with the height y is smaller than the height x .
a) Die Gate-Spannung Uc ist Null: Es fließt ein größerer Drain-Strom, wenn die Kanalhöhe verschieden ist, d. h. die Werte χ und y annimmt, als bei konstanter Kanalhöhe x. a) The gate voltage Uc is zero: A larger drain current flows if the channel height is different, ie assumes the values χ and y , than if the channel height x is constant.
b) Die Gate-Spannung Uc ist größer als Null, aber kleiner als die Abschnürspannung Up: Es fließt ebenfalls ein höherer Drain-Strom als bei konstanter Kanalhöhe.b) The gate voltage Uc is greater than zero, but less than the pinch -off voltage U p : A higher drain current also flows than with a constant channel height.
c) Die Gate-Spannung Ug ist der Abschnürspannung Up gleich: Die vollständige Abschnürung des Kanals erfolgt bei der gleichen Spannung, als ob die Kanalhöhe konstant χ wäre (s. F i g. 3).c) The gate voltage Ug is equal to the pinch -off voltage Up : The complete pinch-off of the channel takes place at the same voltage as if the channel height were constant χ (see FIG. 3).
Auf Grund dieser Ergebnisse ist das Verfahren nach der Lehre der Erfindung besonders gut geeignet zur Herstellung von Siücium-Planarbauelementen wie SiIicium-Planarfeldeffekttransistoren und Silicium-Planarfeldeffekttransistoren enthaltenden integrierten Schaltungen. On the basis of these results, the method according to the teaching of the invention is particularly well suited for Production of silicon planar components such as silicon planar field effect transistors and integrated circuits including silicon planar field effect transistors.
An Hand eines Ausführungsbeispiels und der F i g. 2 und 3 soll die Herstellung der p-dotierten Zone mit unterschiedlichen Eindringtiefen nach dem erfindungsgemäßen Verfahren noch näher erläutert werden.On the basis of an exemplary embodiment and FIG. 2 and 3 is intended to include the production of the p-doped zone different penetration depths are explained in more detail by the method according to the invention.
F i g. 2 zeigt die Anordnung nach dem ersten Diffusionsschritt, F i g. 3 nach dem zweiten Diffusionsschritt F i g. 2 shows the arrangement after the first diffusion step, FIG. 3 after the second diffusion step
In der Fig.2 ist im Schnitt ein Ausschnitt eines p-dotierten Silicium-Substratkörpers 1 gezeigt, welcher mit einer durch einen epitaktischen Aufwachsprozeß erzeugten η-dotierten Halbleiterschicht 2 aus Silicium versehen ist Außerdem befindet sich auf der gesamten Oberfläche des Halbleiterkörpers eine bei der Einwirkung des als B2O3 vorliegenden Dotierungsstoffes mit der Siliciumoberfläche gebildete Boroxidglasschicht (SiO2 ■ B2O3) 3 von 0,1 μ Schichtstärke, welche durch die Temperaturbehandlung bei etwa 92O0C in der epitaktisch aufgewachsenen Siliciumschicht 2 eine p-dotierte Zone 4 erzeugt2 shows a section of a p-doped silicon substrate body 1 which is provided with an η-doped silicon semiconductor layer 2 produced by an epitaxial growth process the Boroxidglasschicht formed as B2O3 present dopant to the silicon surface generated (SiO 2 ■ B2O3) 3 of 0.1 μ film thickness, which by the temperature treatment at about 92o 0 C in the epitaxially grown silicon layer 2 doped p-a zone 4
Die in Fig.3 dargestellte Anordnung entsteht folgendermaßen: Durch einen Temperprozeß in feuchter Atmosphäre bei etwa 6000C während etwa 10 Minuten wird die Boroxidglasschicht in eine leichter lösliche Modifikation übergeführt und die nicht mit einer Fotolackschicht abgedeckten Bereiche mittels mit Ammonfluorid gepufferter Flußsäurelösung abgelöst Wird nun dieser Halbleiterkörper, auf dem sich Bereiche mit Boroxidglas (13) und Bereiche ohne Boroxidglas (15) befinden, einer Temperung bei Temperaturen zwischen etwa 900 und 1200° C unterzogen, so wirkt die Boroxidglasschicht 13 weiterhin als Quelle, und die Eindringtiefe der bordotierten Schicht 14 ist unter den Bereichen mit dem Boroxidglas größer als unter den Bereichen ohne Boroxidglas. Der Ausgangssubstratkörper wird wieder mit dem Bezugszeichen 1, die mit unterschiedlicher Kanalhöhe versehene η-dotierte epitaktische Aufwachsschicht, bedingt durch die unterschiedliche Eindringtiefe der bordotierten Schicht 14, durch das Bezugszeichen 12 gekennzeichnet. Die Doppelpfeile 16 und 17 markieren die Kanalhöhe in der Größenordnung von 1,4 μ (16 oder auch im vorangegangenen Text mit dem Buchstaben y bezeichnet) und die Kanalhöhe in der Größenordnung von 1 μ (17 oder auch mit dem Buchstaben χ bezeichnet).The arrangement shown in Figure 3 is produced as follows: By means of a tempering process in a humid atmosphere at about 600 0 C for about 10 minutes, the Boroxidglasschicht is converted into a more soluble modification, and is detached by means of buffered with ammonium fluoride solution of hydrofluoric acid which are not covered with a photoresist layer areas now If this semiconductor body, on which there are areas with boron oxide glass (13) and areas without boron oxide glass (15), is subjected to tempering at temperatures between approximately 900 and 1200 ° C, the boron oxide glass layer 13 continues to act as a source, and the penetration depth of the boron-doped layer 14 is larger under the areas with the boron oxide glass than under the areas without boron oxide glass. The starting substrate body is again identified by the reference number 1, the η-doped epitaxial growth layer provided with different channel heights, due to the different penetration depth of the boron-doped layer 14, by the reference number 12. The double arrows 16 and 17 mark the channel height in the order of 1.4 μ (16 or also referred to in the previous text with the letter y ) and the channel height in the order of 1 μ (17 or also referred to with the letter χ ).
Außerdem ist die Verteilung der einzelnen Raumladungszonen aus der F i g. 3 zu ersehen. Die gestrichelt eingezeichneten Linien 18 zeigen die Ausdehnung der Raumladungszone für die obere Gate-(Steuer-)Elektrode, das schraffiert eingezeichnete Gebiet 19 die Raumladungszone für die untere Gate-Elektrode. Dabei ist die Darstellung als Schnitt durch die obere Gate-Elektrode parallel zur Kanalbreite zu betrachten. Der Drain-Strom fließt senkrecht zur Zeichnungsebene.In addition, the distribution of the individual space charge zones is shown in FIG. 3 to be seen. The dashed drawn lines 18 show the extent of the space charge zone for the upper gate (control) electrode, the hatched area 19 is the space charge zone for the lower gate electrode. Included the illustration should be viewed as a section through the upper gate electrode parallel to the channel width. The drain current flows perpendicular to the plane of the drawing.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (5)
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1811277A DE1811277C3 (en) | 1968-11-27 | 1968-11-27 | Method for producing p-doped zones with different penetration depths in an n-silicon layer |
| NL6914784A NL6914784A (en) | 1968-11-27 | 1969-09-30 | |
| AT1099969A AT320030B (en) | 1968-11-27 | 1969-11-25 | Process for the production of field effect transistors with p-doped zones with different penetration depths in silicon |
| JP44094361A JPS4826662B1 (en) | 1968-11-27 | 1969-11-26 | |
| CH1762069A CH508275A (en) | 1968-11-27 | 1969-11-26 | Method for producing p-doped zones with different penetration depths in a silicon semiconductor body |
| GB1232727D GB1232727A (en) | 1968-11-27 | 1969-11-26 | |
| FR6940726A FR2024352B1 (en) | 1968-11-27 | 1969-11-26 | |
| SE16362/69A SE344385B (en) | 1968-11-27 | 1969-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1811277A DE1811277C3 (en) | 1968-11-27 | 1968-11-27 | Method for producing p-doped zones with different penetration depths in an n-silicon layer |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1811277A1 DE1811277A1 (en) | 1970-06-18 |
| DE1811277B2 DE1811277B2 (en) | 1977-09-08 |
| DE1811277C3 true DE1811277C3 (en) | 1978-06-08 |
Family
ID=5714504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1811277A Expired DE1811277C3 (en) | 1968-11-27 | 1968-11-27 | Method for producing p-doped zones with different penetration depths in an n-silicon layer |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS4826662B1 (en) |
| AT (1) | AT320030B (en) |
| CH (1) | CH508275A (en) |
| DE (1) | DE1811277C3 (en) |
| FR (1) | FR2024352B1 (en) |
| GB (1) | GB1232727A (en) |
| NL (1) | NL6914784A (en) |
| SE (1) | SE344385B (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2092730A1 (en) * | 1970-06-12 | 1972-01-28 | Radiotechnique Compelec | Boron diffusion in silicon - from diborane, oxygen nitrogen mixtures |
| JPS51127564U (en) * | 1975-04-09 | 1976-10-15 | ||
| US4099997A (en) * | 1976-06-21 | 1978-07-11 | Rca Corporation | Method of fabricating a semiconductor device |
| NL8006668A (en) * | 1980-12-09 | 1982-07-01 | Philips Nv | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE |
| DE102009041546A1 (en) * | 2009-03-27 | 2010-10-14 | Bosch Solar Energy Ag | Process for the production of solar cells with selective emitter |
-
1968
- 1968-11-27 DE DE1811277A patent/DE1811277C3/en not_active Expired
-
1969
- 1969-09-30 NL NL6914784A patent/NL6914784A/xx unknown
- 1969-11-25 AT AT1099969A patent/AT320030B/en not_active IP Right Cessation
- 1969-11-26 CH CH1762069A patent/CH508275A/en not_active IP Right Cessation
- 1969-11-26 FR FR6940726A patent/FR2024352B1/fr not_active Expired
- 1969-11-26 JP JP44094361A patent/JPS4826662B1/ja active Pending
- 1969-11-26 GB GB1232727D patent/GB1232727A/en not_active Expired
- 1969-11-27 SE SE16362/69A patent/SE344385B/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| NL6914784A (en) | 1970-05-29 |
| JPS4826662B1 (en) | 1973-08-14 |
| DE1811277B2 (en) | 1977-09-08 |
| GB1232727A (en) | 1971-05-19 |
| CH508275A (en) | 1971-05-31 |
| FR2024352A1 (en) | 1970-08-28 |
| SE344385B (en) | 1972-04-10 |
| FR2024352B1 (en) | 1974-05-03 |
| DE1811277A1 (en) | 1970-06-18 |
| AT320030B (en) | 1975-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3789894T2 (en) | MOS field effect transistor and its manufacturing method. | |
| EP0029548B1 (en) | Method for producing a bipolar transistor | |
| DE2618733C2 (en) | Semiconductor component | |
| DE2462644C2 (en) | Method of manufacturing a transistor | |
| DE2752439A1 (en) | METHOD FOR PRODUCING SILICON SEMI-CONDUCTOR ARRANGEMENTS USING AN ION IMPLANT AND ASSOCIATED SEMICONDUCTOR ARRANGEMENT | |
| DE4234528A1 (en) | IGFET with epitaxial layer on substrate - has layered gate electrode of lower and top parts, with top one of greater gate length | |
| DE2655341A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH PASSIVATED SURFACE AND METHOD FOR MANUFACTURING THIS ARRANGEMENT | |
| DE3312720C2 (en) | ||
| EP0048288B1 (en) | Method of doping semiconductor devices by ion implantation | |
| DE2951504C2 (en) | Method for producing an integrated circuit arrangement with a bipolar transistor having an inner and an outer base region | |
| DE68928286T2 (en) | Process for forming a layer of P-type germanium on a gallium arsenide body | |
| DE3038571C2 (en) | Zener diode | |
| DE3784761T2 (en) | METHOD FOR PRODUCING A MESFET. | |
| DE1811277C3 (en) | Method for producing p-doped zones with different penetration depths in an n-silicon layer | |
| DE69033593T2 (en) | Method of manufacturing a semiconductor integrated circuit with an isolation zone | |
| DE2904480B2 (en) | Semiconductor integrated circuit and method of making it | |
| DE3039009C2 (en) | Junction field effect transistor | |
| DE2752335B2 (en) | Method of manufacturing a junction field effect transistor with a vertical channel | |
| DE2148431C3 (en) | Method of manufacturing a semiconductor device | |
| DE1297763B (en) | Method of manufacturing a transistor for very high frequencies | |
| DE2219696B2 (en) | Method for producing a monolithically integrated semiconductor device | |
| DE2152057A1 (en) | Method of manufacturing a semiconductor structure | |
| DE2732582C2 (en) | Method of manufacturing a semiconductor device | |
| DE69030205T2 (en) | Bipolar transistor and method for its production | |
| DE2230749B2 (en) | Method for manufacturing semiconductor components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |