DE1789026C2

DE1789026C2 - Semiconductor component with at least three successive zones of alternately opposite conductivity types

Info

Publication number: DE1789026C2
Application number: DE19681789026
Authority: DE
Inventors: Egon; Dolega Ulrich Dipl.-Phys. Dr.; Lang Johann Dr.; 7800 Freiburg Schulz
Original assignee: Deutsche ITT Industries GmbH
Current assignee: TDK Micronas GmbH
Filing date: 1968-09-25
Publication date: 1977-05-18

Description

Aus den USA.-Patentschriften 33 09 245, 33 09 246, 377 und 33 38 758 ist bekannt, die die Basiszone von Planartransistoren überbrückenden Oberflächenleitkanäle (sogenannte »Channeb«) durch hochdotierte Ringzonen in den oberflächennahen Teilen der Basiszone zu unterbrechen. Die Oberflächenleitkanäle treten vor allem bei hochohmigen p-leitenden Basiszone von Planartransistoren auf und beruhen auf einer Umkehr des Leitfähigkeitstyps durch Oberflächerieffekte. Man hat daher innerhalb dieser oberflächennahen Teile von relativ hochohmigen Basiszonen sehr sitark dotierte Ringzonen eingesetzt, welche die Oberflächenleitkanäle unterbrechen, da die hohe Dotierung der Ringzonen einen Umschlag des Leitfähigkeitstyps verhindert Eine Voraussetzung für die Wirksamkeit der Ringzonen ist jedoch, daß ihre Dotierung hoch genug ist, um die Entstehung eines Obenlächenleitkanals zu verhindern.From the USA patents 33 09 245, 33 09 246, 377 and 33 38 758 it is known that the base zone of planar transistors bridging surface conduction channels (so-called "Channeb") through highly doped To interrupt ring zones in the near-surface parts of the base zone. The surface ducts kick especially in the case of high-resistance p-conducting base zone of planar transistors and are based on a reversal the conductivity type through surface effects. One therefore has parts of relatively high-resistance base zones very heavily doped ring zones are used, which form the surface ducts interrupt, since the high doping of the ring zones prevents a change in conductivity type The prerequisite for the effectiveness of the ring zones, however, is that their doping is high enough to the To prevent the formation of a surface duct.

Versuche haben gezeigt, daß ein Oberflächenleitkanal unter Umständen durch eine derartige Ringzone nicht ausgeräumt und damit nicht unterbrochen wird, wenn der Kollektor-Basis-pn-Übergang in Sperrichtung und der Emitter-Basis-pn-Übergang eines Planartransistors in Durchlaßrichtung betrieben wird, daß seine Wirkung aber vollständig ausgeschlossen wird, wenn sowohl der Kollektor-Basis- als auch der Emitter-Basis-pn-Übergang in Sperrichtung betrieben werden.Experiments have shown that a surface duct may not be cleared and thus not interrupted by such a ring zone, if the collector-base pn junction in the reverse direction and the emitter-base-pn-junction of a planar transistor is operated in the forward direction that its effect but is completely excluded if both the collector-base and the emitter-base pn junction operated in reverse direction.

Die Erfindung betrifft ein Halbleiterbauelement mit mindestens drei aufeinanderfolgenden Zonen abwechselnd entgegengesetzten Leitfähigkeitstyps, welche zwei an einer Oberflächenseite des Halbleiterkörpers des Halbleiterelements tretende pn-Übergänge bilden, von denen der eine in Durchlaß- und der andere in Sperrichtung betrieben ist, und mit einer oberflächlich in die mittlere Zone eingeset/ien Ringzone vom zur mittleren Zone entgegengesetzten Leitfähigkeitstyp, welche mit einer der beiden Zonen verbunden ist. Ein derartiges Halbleiterbauelement war aus der USA.-Patentschrift 32 43 669, welche der deutschen Auslegeschrift !2 11 334 entspricht, bekannt.The invention relates to a semiconductor component with at least three consecutive zones alternating opposite conductivity type, which two on a surface side of the semiconductor body of the semiconductor element forming pn junctions, one of which is in on-state and the other in Blocking direction is operated, and with a superficial in the middle zone inserted / ien ring zone from to middle zone opposite conductivity type, which is connected to one of the two zones. A Such a semiconductor component was from US Pat. No. 32 43 669, which is the German Auslegeschrift ! 2 11 334 is known.

Aus den obenerwähnten Versuchen wurde gefolgert, daß ein Oberflächenleitkanal durch eine Ringzone vom entgegengesetzten Leitfähigkeiten ρ in bezug auf die Basiszone wirksamer unterbrochen werden kann, wenn ihr pn-Übergang gegen die Basiszone in Sperrichtung vorgespannt ist. Die Erfindung beschäftigt sich daher mit der Aufgabe der wirksameren Unterbrechung eines Oberflächenleitkanals und der Beschaffung der erforderlichen Potentiale.From the experiments mentioned above it was concluded that a surface guide channel through an annular zone from opposite conductivities ρ with respect to the base zone can be more effectively interrupted if their pn-junction is biased against the base zone in the reverse direction. The invention is therefore concerned with the task of more effective interruption of a surface duct and the procurement of the necessary Potentials.

Diese Aufgabe wird bei dem bekannten Halbleiterbauelement der USA.-Patentschrift 32 43 669 erfindungsgemäß dadurch gelöst, daß die Ringzone den in Durchlaßrichtung betriebenen pn-Übergang in einem Abstande größer als ihre Raumladungszonenbreite umschließt und daß die Ringzone über einen oder mehrere elektrisch in Reihe geschaltete pn-Übergänge auf ein Sperrpotential kleiner als ihre Durchbruchspannung gegen die mittlere Zone gelegt ist.This object is achieved according to the invention in the known semiconductor component of US Pat. No. 32 43 669 solved in that the ring zone operated in the forward direction pn junction in one Distances greater than their space charge zone width encloses and that the ring zone over one or several pn junctions electrically connected in series to a blocking potential lower than their breakdown voltage is placed against the middle zone.

Aus der französischen Patentschrift 15 00 047, welche der deutschen Offenlegungsschrift 15 89 616 entspricht, ist zwar ein aus einer Fotodiode und einem Transistor bestehendes Halbleiterbauelement bekannt, bei dem die den pn-Übergang der Fotodiode als Ringzone oberflächlich in die mittlere Zone des Transistors eingesetzt ist. Die Ringzone liegt aber auf einem Sperrpotentia! gegen die mittlere Zone, welche größer ist als ihre Durchbruchspannung. Die französische Patentschrifi behandelt auch nicht das Problem der Unterbrechung eines Oberflächenleitkanals noch bietet sie eine Lösung dieses Problems, da der pn-Übergang der Ringzone au] einem Potential gegen die mittlere Zone liegt, welcheFrom French patent specification 15 00 047, which corresponds to German Offenlegungsschrift 15 89 616, Although a semiconductor component consisting of a photodiode and a transistor is known in which the the pn junction of the photodiode is inserted as a ring zone on the surface in the middle zone of the transistor is. However, the ring zone is on a blocking potential! against the middle zone, which is larger than theirs Breakdown voltage. The French patent specification does not deal with the problem of interruption either of a surface duct, it still offers a solution to this problem, since the pn junction of the ring zone is a potential against the middle zone, which

größer ist als ihre Durchbruchspannung.is greater than its breakdown voltage.

Aus dem deutschen Gebrauchsmuster 19 05 127 und der USA.-Patentschrifl 33 35 296 ist zwar bekannt, eine Ringzone in eine hochohmigere Zone von entgegengesetzten Leitfähigkeitstyp einzusetzen und mit einer anderen Elektrode über eine Impedanz zu verbinden. Bei diesen bekannten Anordnungen sollen aber nicht Oberfläcbenleitkanäle unterbrochen werden, sondern die maximale Sperrspannung durch oherfläcbüche Aufteilung auf mehrere pn-Übergänge erhöht werden, Bei den bekannten Halbleiteranordnungen umschließt die Ringzone auch nicht den in Durchlaßrichtung betriebenen pn-Übergang.From the German utility model 19 05 127 and the USA.-Patentschrift 33 35 296 it is known a Use ring zone in a higher resistance zone of opposite conductivity type and with a to connect another electrode via an impedance. In these known arrangements, however, should not Surface guide channels are interrupted, but the maximum reverse voltage through surface breaks Allocation to several pn junctions can be increased, encloses in the known semiconductor arrangements the ring zone also does not have the pn junction operated in the forward direction.

Bei den bevorzugten Ausführungsformen der Erfindung wird das Sperrpotential der Ringzone gegenüber der mittleren Zone durch Reihenschaltung dieser Ringzone mit weiteren pn-Übergängen gewonnen, welche in der Zone auf der der Ringzone abgewandten Seite des in Sperrichtung betriebenen pn-Übergangs angeordnet sind. Bei monolithisch integrierten Festkörperschaltungen ergeben sich weitere Möglichkeiten zur Beschaffung des erforderlichen Sperrpotentials der Ringzone, wie noch erläutert wird. Die Erfindung ist somit nicht nur bei Einzelhalbleiterbauelementen anwendbar; sie findet vielmehr, wie an einem Ausführungsbeispiel noch erläutert wird, auch bei Festkörperschaltungen Anwendung. Dort ergeben sich eine Vielfalt von Möglichkeiten zur Beschaffung des Sperrpotentials bzw. der Sperrpotentiale mehrerer Ringzonen von mehreren Halbleiterbauelementen der Festkörperschaltung. Von diesen Möglichkeiten wird die günstigste ausgewählt. So kann beispielsweise die Möglichkeit bestehen, die Ringzonen zweier Halbleiterbauelemente einer Festkörperschaltung miteinander zu verbinden und über einen oder mehrere pn-Übergänge mit der erforderlichen Spannung zu beaufschlagen.In the preferred embodiments of the invention, the blocking potential of the ring zone is opposite the middle zone obtained by connecting this ring zone in series with further pn junctions, which in the zone on the side of the reverse-biased pn junction facing away from the ring zone are arranged. In the case of monolithically integrated solid-state circuits, there are further possibilities for Procurement of the required blocking potential of the ring zone, as will be explained below. The invention is thus not only applicable to individual semiconductor components; rather, it takes place, as in an exemplary embodiment will be explained, also in solid-state circuits application. There is a diversity there of possibilities for the procurement of the blocking potential or the blocking potentials of several ring zones of several semiconductor components of the solid-state circuit. Of these options, the cheapest will be selected. For example, there may be the possibility of using the ring zones of two semiconductor components to connect a solid-state circuit with each other and via one or more pn junctions with the to apply the required voltage.

Die Erfindung wird im folgenden an Hand der Zeichnung erläutert. Darin bedeutetThe invention is explained below with reference to the drawing. In it means

F i g. 1 einen üblichen bekannten Planartransistor mit einem Oberflächenkanal,F i g. 1 a conventional known planar transistor with a surface channel,

F i g. 2 einen bekannten Planartransistor mit einer bekannten Lösung der Unterbrechung eines Oberflächenkanals, F i g. 2 shows a known planar transistor with a known solution for interrupting a surface channel,

F i g. 3 eine Aufsicht auf einen Planartransistor nach einer Ausführungsform der Erfindung, F i g. 4 einen Schnitt entlang der Linie A A der F i g. 3,F i g. 3 shows a plan view of a planar transistor according to an embodiment of the invention, FIG. 4 shows a section along the line AA in FIG. 3,

F i g. 5 das Ersatzbild der Ausführungsform eines Planartransistors nach den F i g. 3 und 4, F i g. 6 eine weitere Ausführungsform der Erfindung,F i g. 5 shows the equivalent image of the embodiment of a planar transistor according to FIGS. 3 and 4, F i g. 6 a further embodiment of the invention,

F i g. 7 das Ersatzschaltbild der Ausführungsform gemäß der F i g. 6,F i g. 7 shows the equivalent circuit diagram of the embodiment according to FIG. 6,

F i g. 8 und 9 weitere Ausführungsiormen der Erfindung undF i g. 8 and 9 further embodiments of the Invention and

Fig. 10 das Ersatzschaltbild einer monolithisch integrierten Festkörperschaltung nach einer Weiterbil- ss dung der Erfindung.10 shows the equivalent circuit diagram of a monolithically integrated solid-state circuit according to a further training creation of the invention.

Die bekannte Lösung der Unterbrechung eines Oberflächenkanals soil zunächst an Hand des Beispiels eines npn-Planartransistors nach der F i g. 1 erläutert werden, bei dem der häufiger auftretende Fall eines η-leitenden Oberflächenleitkanals 4 vorliegt Bekanntlich wird ein Planartransistor mit Hilfe der Oxydmaskierungstechnik hergestellt, bei der unter Ausnutzung der gegen eine Eindiffusion von Dotierungen maskierenden Oxydschicht 2 nacheinander in einen n-leitenden Halbleiterkörper oder in einen η-leitenden Teil 1 eines Halbleiterkörpers die Basiszone 5 und anschließend durch eine öffnung mit dem Rand 6 in der Oxydschicht 2 eine Emitterzone 3 eindiffundiert werden. Dabei bildet sich häufig ein η-leitender Oberflächenkanal 4, der, wie in der F i g. 1 gezeichnet, die Emitterzone 3 mit dem als Kollektorzone 1 wirksamen Halbleiterkörper verbindet Die Sperrfähigkeit des pn-Übergangs zwischen der Basiszone 5 und dem als Kollektorzone I wirksamen Teil des Halbleiterkörpers wird unter Umständen durch den Oberflächenleitkanal 4 herabgesetzt, was dann häufig einen erheblichen Ausschuß bedeutet Der in der F i g. 1 gezeigte η-leitende Oberflächenleitkanal 4 kann, wie bereits erwähnt, der Darstellung in der Fig.2 entsprechend, durch eine Ringzone 7 unterbrochen werden, welche auch als Stoppring bezeichnet wird. Die Fig.2 zeigt, wie die Fig. 1, im Querschnitt einen npn-Planartransistor. Diese Ringzone 7, welche die Emitterzone 3 vollständig umgibt kann entsprechend der Form der Emitterzone 3 jede geometrische Form erhalten und ist vom gleichen Leitfähigkeitstyp wie die Basiszone 5, jedoch von höherer Dotierungskonzentration. Sie wird im allgemeinen ebenfalls mit Hilfe der Oxydmaskierungstechnik diffundiertThe known solution of the interruption of a surface channel should first be based on the example of an npn planar transistor according to FIG. 1, in which the more common case of an η-conducting surface conduction channel 4 is present.As is well known, a planar transistor is produced with the aid of the oxide masking technique, in which, using the oxide layer 2 masking against diffusion of dopants, successively in an n-conducting semiconductor body or in a η-conductive part 1 of a semiconductor body the base zone 5 and then through an opening with the edge 6 in the oxide layer 2 an emitter zone 3 diffused. In the process, an η-conductive surface channel 4 is often formed, which, as shown in FIG. 1 drawn, which connects the emitter zone 3 with the semiconductor body acting as the collector zone 1 The blocking capability of the pn junction between the base zone 5 and the part of the semiconductor body acting as the collector zone I is reduced under certain circumstances by the surface conduction channel 4, which then often means a considerable amount of waste in FIG. 1 can, as already mentioned, be interrupted by an annular zone 7, which is also referred to as a stop ring, in accordance with the illustration in FIG. Like FIG. 1, FIG. 2 shows, in cross section, an npn planar transistor. This ring zone 7, which completely surrounds the emitter zone 3, can have any geometric shape in accordance with the shape of the emitter zone 3 and is of the same conductivity type as the base zone 5, but with a higher doping concentration. It is also generally diffused using the oxide masking technique

Nach der Erfindung wird dagegen ein im Durchlaßrichtung betriebener pn-übergang 8, der pn-übergang zwischen der Emitterzone 3 und der Basiszone 5, von einer Ringzone 7 vom entgegengesetzten Leitfähigkeitstyp wie die angrenzende Basiszone 5 (im Falle eines Planartransistors) umgeben. Der pn-übergang der Ringzone 7 wird außerdem gegen die (angrenzende) Basiszone 5 auf ein Sperrpotential gelegt, welches weniger als die Durchbruchspannung dieses pn-Übergangs betragen muß. Außerdem hat sich ergeben, daß der Abstand der Ringzone 7 zu dem in Durchlaßrichtung betriebenen pn-Übergang 8 über dessen ganzer Flächenausdehnung größer als die Raumladungszonen breite des pn-Übergangs der Ringzone 7 bei Sperrpotential betragen muß. Diese Ringzone 7 kann nach dem allgemein bekannten Planarverfahren gleichzeitig mit der Emitterzone 3, d. h. gleichzeitig mit der Bildung des in Durchlaßrichtung betriebenen pn-Übergangs 8, diffundiert werden. Die Herstellung dieser Ringzone 7 erfordert daher keine zusätzlichen Arbeitsgänge.According to the invention, on the other hand, a pn junction 8, the pn junction, operated in the forward direction is used between the emitter zone 3 and the base zone 5, from a ring zone 7 of the opposite conductivity type like the adjacent base zone 5 (in the case of a planar transistor). The pn junction of the Ring zone 7 is also placed against the (adjacent) base zone 5 on a blocking potential, which must be less than the breakdown voltage of this pn junction. It also turned out that the distance between the ring zone 7 and the pn junction 8 operated in the forward direction over its entire length Surface area greater than the space charge zone width of the pn junction of the ring zone 7 at blocking potential must be. This ring zone 7 can after well-known planar processes simultaneously with the emitter zone 3, d. H. simultaneously with the formation of the pn junction 8 operated in the forward direction are diffused. The production of this ring zone 7 therefore does not require any additional operations.

Die bei einem npn-Planartransistoraufbau erforderliche positive Vorspannung der Ringzone 7 wird vorzugsweise durch Reihenschaltung der Ringzone 7 mit weiteren pn-Übergängen gewonnen.The one required in an npn planar transistor structure Positive bias of the ring zone 7 is preferably achieved by connecting the ring zone 7 in series obtained with further pn junctions.

Bei einer ersten Ausführungsform eines Planartransistorelements nach den F i g. 3 und 4, wobei die F i g. 3 eine Aufsicht und die F i g. 4 einen Schnitt entlang der Linie AA zeigt, wird die Ringzone 7 über die elektrisch in Reihe geschalteten pn-Übergänge 10a. 10b und 10c von ahnlichen, aber verkleinerter in der Zone 1 ausgebildeten Planartransistoren auf ein Sperrpotential gegen die Zone 5 gelegt Da die Zonen dieser verkleinerten Planartransistoren gleichzeitig mit der Ringzone 7 und den Zonen 3 und 5 hergestellt werden können, sind keine zusätzlichen Arbeitsgänge zur Diffusion der Zonen 10a. lOfeund 10cerforderlich.In a first embodiment of a planar transistor element according to FIGS. 3 and 4, FIG. 3 is a plan view and FIG. 4 shows a section along the line AA , the ring zone 7 is connected via the pn junctions 10a electrically connected in series. 10b and 10c of similar, but scaled-down planar transistors formed in zone 1, placed on a blocking potential against zone 5 Zones 10a. lOfe and 10c required.

Die Reihenschaltung, über die die Vorspannung der Ringzone 7 zugeführt wird, erfolgt mittels der Zuleitungen 12, welche vorzugsweise teilweise auf der Oxydschicht 2 als Leitbahnen verlaufen. Die Kontaktierung erfolgt an den gestrichelt umrandeten Oberflächenteilen, welche hochdotierte Oberflächenbereiche der zu kontaktierenden Zonen sein können. Die Kontaktierung der Basiszone 5 erfolgt bei 11. Wie die Fig.3 veranschaulicht, ist die letzte Zone 10c der Reihenschaltung der pn-Übergänge mit der Kollektorzone 1 des Planartransistors verbunden. Der Planartran·The series connection, via which the bias is supplied to the ring zone 7, takes place by means of the Supply lines 12, which preferably run partially on the oxide layer 2 as interconnects. The contacting takes place on the surface parts outlined by dashed lines, which are highly doped surface areas the zones to be contacted. The base zone 5 is contacted at 11. Like that 3 illustrates the last zone 10c of the series connection of the pn junctions with the collector zone 1 of the planar transistor connected. The planar crane

sistor mit der Ringzone 7 kann als Teil einer monolithisch integrierten Festkörperschaltung ausgeführt sein, deren Halbleiterbauelemente, wie der Planartransistor, gegeneinander durch die die Halbleiterbauelemente umgebenden Isolierzonen 13 gleichstrommäßig getrennt sind, welche bekanntlich eine epitaktische, die Halbleiterbauelemente enthaltende Schicht auf einem Halbleiterträgerkörper 14 dazu entgegengesetzten Leitfähigkeitstyps durchdringen.sistor with the ring zone 7 can be designed as part of a monolithically integrated solid-state circuit its semiconductor components, such as the planar transistor, against each other through the semiconductor components surrounding isolation zones 13 are DC-wise separated, which is known to be a epitaxial layer containing the semiconductor components on a semiconductor carrier 14 for this purpose of opposite conductivity type penetrate.

Die F i g. 5 zeigt das Ersatzschaltbild des Planartransistors nach den Fig.3 und 4. Dabei ist die Ringzone 7 symbolisch mit einem kleinen Kreis 15 bezeichnet worden. Wie die Fig.5 zeigt, ist die Ringzone 15 mit einem Sperrpotential beaufschlagt.The F i g. 5 shows the equivalent circuit diagram of the planar transistor according to FIGS. 3 and 4. The ring zone 7 is here has been symbolically designated with a small circle 15. As Figure 5 shows, the ring zone 15 is with applied to a blocking potential.

In einer zweiten Ausführungsform eines Planartransistors nach der Fi g. 6, deren Ersatzschaltbild die F i g. 7 zeigi, wird die für die Ringzone 7 erforderliche Vorspannung durch Reihenschaltung der Ringzone 7 mit einem pn-Übergang 10 gewonnen, der einem Kollektor-Basis-pn-Übergang entspricht Im übrigen gleicht der Planartransistor nach der F i g. 6 dem Planartransistorelement nach den F i g. 3 und 4.In a second embodiment of a planar transistor according to Fig. 6, the equivalent circuit diagram of which is shown in FIG. 7 shows, is the one required for ring zone 7 Bias obtained by connecting the ring zone 7 in series with a pn junction 10, the one Collector-base pn junction corresponds to the rest of the planar transistor according to FIG. 6 dem Planar transistor element according to FIGS. 3 and 4.

Bei einer Festkörperschaltung mit einem Planartransistor nach der Erfindung kann das erforderliche Sperrpotential der Ringzone 7 auch am pn-Übergang 10 eines anderen Halbleiterbauelements der Festkörperschaltung abgegriffen werden, deren Halbleiterbauelemente durch Isolierzonen 13 gleichstrommäßig voneinander getrennt sind. Eine derartige Ausbildung veranschaulicht die F i g. 8. Die Ringzone 7 ist nach der F i g. 8 über eine Zuleitung 12 mit der Zone eines anderen Halbleiterbauelements der Festkörperschaltung verbunden, ah dessen pn-Übergang 10 das erforderliche Sperrpotential abfällt. Die gleichstrommäßige Tren-In a solid-state circuit with a planar transistor according to the invention, the required Blocking potential of the ring zone 7 also at the pn junction 10 of another semiconductor component of the solid-state circuit are tapped, the semiconductor components of which by insulating zones 13 direct current from one another are separated. Such a design is illustrated in FIG. 8. The ring zone 7 is shown in FIG. 8th connected via a lead 12 to the zone of another semiconductor component of the solid-state circuit, ah whose pn junction 10 drops the required blocking potential. The DC-like tren

s nung der Halbleiterbauelemente erfolgt üblicherweise durch Isolierzonen 13, welche eine epitaktische Schicht auf einem Halbleiterlrägerkörper 14 dazu;entgegengesetzten Leitfähigkeitstyps durchdringen.
Bei einer anderen Ausführungsform nach der F i g. 9The semiconductor components are usually isolated by means of insulating zones 13 which penetrate an epitaxial layer on a semiconductor carrier 14 of the opposite conductivity type.
In another embodiment according to FIG. 9

ίο umgibt die Ringzone 7 nicht nur eine η-leitende Zone mit einem in Durchlaßrichtung betriebenen pn-Übergang 8, sondern noch eine weitere η-leitende Zone mit einem pn-Übergang 16, welcher in Sperrichtung betrieben sein kann.ίο surrounds the ring zone 7 not only an η-conductive zone with a pn junction 8 operated in the forward direction, but also with a further η-conductive zone a pn junction 16, which in the reverse direction can be operated.

Die F i g. 10 zeigt das Ersatzschaltbild einer integrierten monolithischen Festkörperschaltung mit zwei Anschlüssen, welche als temperaturkompensierte Zenerdiode, also als Zweipol, verwendet wird. Sie veranschaulicht, auf welche unterschiedliche Art und Weise die erforderlichen Sperrpotentiale der drei Ringzonen 15 der Transistoren 71, 7s und Te, beschafft werden können. Während bei dem Transistor Ti die mit 15 bezeichnete Ringzone unmittelbar mit der Kollektorzone verbunden ist, erfolgt die Spannungsversorgung der Ringzonen 15 der Transistoren Ts und Tt, gemeinsam über einen zusätzlichen Transistor T₇ mit den aus der Fig. 10 ersichtlichen Verbindungen. Die Potentialverhältnisse ergeben sich, soweit sie von Interesse sind, aus den eingetragenen Spannungen.The F i g. 10 shows the equivalent circuit diagram of an integrated monolithic solid-state circuit with two connections, which is used as a temperature-compensated Zener diode, that is to say as a two-pole circuit. It illustrates the different ways in which the required blocking potentials of the three ring zones 15 of the transistors 71, 7s and Te can be obtained. While the ring zone designated by 15 is directly connected to the collector zone in the transistor Ti, the voltage supply of the ring zones 15 of the transistors Ts and Tt takes place jointly via an additional transistor T ₇ with the connections shown in FIG. As far as they are of interest, the potential relationships result from the voltages entered.

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims

Patent claims:

1. Semiconductor component with at least three successive zones of alternately opposite conductivity type, which form two pn junctions that come to a surface side of the semiconductor body of the semiconductor element, one of which is operated in the forward direction and the other in the reverse direction, and with a surface Ring zone of the opposite conductivity type to the middle zone, which is inserted into the middle zone and is connected to one of the other two zones, characterized in that the ring zone (7) has the pn junction (8) operated in the forward direction at a distance greater than its space charge zone width encloses and that the ring zone (7) via one or more electrically connected in series pn transitions (10, 10a, ίθό, lOc) is placed on a blocking potential less than its breakdown voltage against the middle zone (5)

2. A semiconductor component which is designed as a planar transistor according to claim 1, characterized in that that the ring zone (7) encloses the emitter-pn junction (8) operated in the forward direction

3. Semiconductor component according to claim 2, characterized in that the ring zone (7) with the zone (1) on the side facing away from the ring zone (7) of the pn junction operated in the reverse direction one or more pn junctions (HO, 10a, 10ö, 10cJ electrically connected in series) is.

4. Semiconductor element according to claim 2, characterized in that characterized in that the ring zone (7) is electrically connected in series via one or more pn junctions, which by means of one or more further zones within the zone on the Ring zone (7) facing away from the reverse direction operated pn junction are formed with the Zone (1) on the side facing away from the ring zone (7) of the pn junction operated in the reverse direction is electrically connected.

5. Monolithically integrated solid-state circuit, which contains several semiconductor components separated by pn junctions, including at least one semiconductor component according to claim 1, characterized in that the ring zone (7) of the one Semiconductor component with a zone via one or more electrically connected in series pn junctions of another semiconductor component to a blocking potential less than their breakdown voltage is placed against the middle zone (5}.

6. Monolithically integrated solid-state circuit, 5 ^S which has several semiconductor components separated by pn junctions, including several semiconductor components according to claim 1, characterized in that the Rihgzpnen <several semiconductor components electrically connected to each other and via one or more ph junctions to blocking potential the middle zones are laid.