DE1789010A1 - Process for the production of germ-like insulator layers for control electrodes in MOS field effect transistors - Google Patents

Process for the production of germ-like insulator layers for control electrodes in MOS field effect transistors

Info

Publication number
DE1789010A1
DE1789010A1 DE19681789010 DE1789010A DE1789010A1 DE 1789010 A1 DE1789010 A1 DE 1789010A1 DE 19681789010 DE19681789010 DE 19681789010 DE 1789010 A DE1789010 A DE 1789010A DE 1789010 A1 DE1789010 A1 DE 1789010A1
Authority
DE
Germany
Prior art keywords
insulator layer
wedge
mos field
layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681789010
Other languages
German (de)
Inventor
Klaus Dipl-Ing Reindl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19681789010 priority Critical patent/DE1789010A1/en
Publication of DE1789010A1 publication Critical patent/DE1789010A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24H—FLUID HEATERS, e.g. WATER OR AIR HEATERS, HAVING HEAT-GENERATING MEANS, e.g. HEAT PUMPS, IN GENERAL
    • F24H1/00—Water heaters, e.g. boilers, continuous-flow heaters or water-storage heaters
    • F24H1/22—Water heaters other than continuous-flow or water-storage heaters, e.g. water heaters for central heating
    • F24H1/24—Water heaters other than continuous-flow or water-storage heaters, e.g. water heaters for central heating with water mantle surrounding the combustion chamber or chambers
    • F24H1/30—Water heaters other than continuous-flow or water-storage heaters, e.g. water heaters for central heating with water mantle surrounding the combustion chamber or chambers the water mantle being built up from sections
    • F24H1/32—Water heaters other than continuous-flow or water-storage heaters, e.g. water heaters for central heating with water mantle surrounding the combustion chamber or chambers the water mantle being built up from sections with vertical sections arranged side by side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

Verfahren zum Herstellen keimförmiger Isolatorschichten für Steuerelektroden bei MOS-Peldeffekttranaistoren Die vorliegende Erfindung betrifft ein Verfahren zuin Herstellen einer isolierten Steueij&ektrode mit keilförmiger Isolator- schicht für MOS-Feldeffekttransistoren, welche in Serienbau- weise auf einer gemeinsamen Kristallecheibe geferti'gt und nach Fertigstellen durch entsprechendes Zerteilen der Kristall- scheibe erhai. ten werden. .Es gibt heute-verschiedenc Arten von Feldeffekttransistoren; vorwiegend unterscheiden sie sich dadurch,'wie die Steuerelektrade gegen die vom zu modulierenden Strom durchflossene Halbleiterschicht, den sogenannten Kanal, is*oliert ist. Beim ältesten Typ der modernen Feldeffekttransistoren hat man eigentlich keine Isolation im landläufigen Sinne; die Steuerelekt-rode besteht hier ebenso wie der Kanal aus halbleitendem, jedoch entgegengesetzt dotiertem Material und ihr Potential ist derart, daß der pn-Ubergang zwischen Steu erelektrode und Kanal in Sperrichtung geschaltet ist. Wesentlich neueren Datums ist der sogenannte MOS-Transistor. Hierin befindet sich eine metallische Steueralektrode (M Metall), die vom halbleitenden Kanal , (8 Semiconductor) durch eine Oxids chicht (0 = Oxid) isoliert ist. Ein solcher Transistor besteht aus einer Zuleitungselektrode (source) und einer Ableitungselektrode (drain). Dazwischen befindet sich der Kanal (channel), der von der Steuerelektrode (gate) durch eine Isolierschicht (Isolator) getre , nnt ist.Process for producing seed-shaped insulator layers for control electrodes in MOS pelde effect transistors The present invention relates to a method of manufacturing an isolated control electrode with a wedge-shaped insulator layer for MOS field effect transistors, which are produced in series wisely made on a common crystal disk and after completion by appropriately dividing the crystal disk get. will be. Today there are different types of field effect transistors; They differ mainly in how the control electrode is insulated from the semiconductor layer, the so-called channel, through which the current to be modulated flows. With the oldest type of modern field effect transistor, there is actually no insulation in the common sense; the control electrode, like the channel, consists of semiconducting, but oppositely doped material and its potential is such that the pn junction between the control electrode and the channel is switched in the reverse direction. Much more recent is the so-called MOS transistor. A metallic control electrode (M metal) is located here, which is isolated from the semiconducting channel (8 Semiconductor) by an oxide layer (0 = oxide). Such a transistor consists of a feed electrode (source) and a discharge electrode (drain). Therebetween, the channel (channel), the (gate) of the control electrode located through an insulating layer (insulator) getre is nnt.

Bei normalen gate-Isolatoren mit konstantem Dibkenprofil nimmt die channel-Tiefe mit wachsender Entfernung von der source-D-.*Lffusion ab. Sobald der Spannungsabfall des drain-Stroms einen Wert erreicht hat, der die Wirkung des Feldes der gate-Elektrode aufhebt, ist der pinch-off-Zustand erreicht und der drain-Strom sättigt sich unabhängig von der draili-Spannung. Durch eitle Abnahme der gate-Isolatordicke dagegen vom source- zum drain-Gebiet wird die channel-Leit- £ähigkeit bis zu einem erst bei höheren drain-Spannungen ,«#ii",ft-cc,benden pinch-off-Zustand verbessert. Die Aufgabe, die ü:,r- vorliegenden Erfindung zugrundeliegt, besteht deshalb einor isolierten Steuerelektrode mit Dickeyi-verlauf. Es ist bekannt, solche Isolatorschichten dadurch zu erzeugent daß, wie bei dem Verfahren mit homogener Schichtdicke der Isolatorschicht, zunächst durch einfache thermische Oxydation der Kristalloberfläche oder durch pyrolytische Abscheidung der entsprechenden organischen Verbindung diese auf die Oberfläche des Kristalls aufgebracht werden und dann entvieder durch stufenförmiges Abätzen der keilförmige Verlauf erzeugt wird oder bei der pyrolytischen Methode did Steuerung der Gasströme entsprechend beeinflußt wird. Die erste Methode des stufenvieisen Abätzens versagt bei kleinen Geometrien. Bei der an zweiter Stelle genannten Methode tritt eine kreisförmige Dickenabhängigkeit Über die ganze Kristallscheibe auf. Da sich auf einer Kristallscheibe, wegen der Kleinheit der Geometrien, eine Vielzahl von einzelnen MOS-Feldeffekttransistorsystemen befindet, deren Ausdehnungen in der Größenordnung von 2oo x 2oo m liegen, ist diese Methode ebenfalls nicht verwendbar. Das hier auftretende Problem der Erzeugung einer keilförmigen, Isolatorschicht für eine Vielzahl von auf einer Kristallscheibe angebrachten Systemen mit kleinsten Geometrien wird durch das erfindungsgemäße Verfahren dadurch gelöst, daß die Isolatorschicht durch Aufstäuben des Isolatormaterials mittels energiereicher Strahlung unter Ausnutzung eines flachen 'o',iiifalloviinkels auf die Kristallscheibe aufgebracht wird.In normal gate isolators with a constant Dibken profile, the channel depth decreases with increasing distance from the source-D -. * Lffusion. As soon as the voltage drop of the drain current has reached a value that cancels the effect of the field of the gate electrode, the pinch-off state is reached and the drain current saturates independently of the draili voltage. On the other hand, by a vain decrease in the gate insulator thickness from the source to the drain area, the channel-conducting Ability up to one only at higher drain voltages , «# Ii", ft-cc, benden pinch-off state improved. The task that ü:, r- the present invention is based, therefore exists one insulated control electrode with Dickeyi history. It is known that such insulator layers can be produced by first applying them to the surface of the crystal by simple thermal oxidation of the crystal surface or by pyrolytic deposition of the corresponding organic compound, as in the case of the method with a homogeneous layer thickness of the insulator layer, and then applying them to the surface of the crystal and then etching them off the wedge-shaped course is generated or, in the case of the pyrolytic method, the control of the gas flows is influenced accordingly. The first method of step-like etching fails with small geometries. In the case of the method mentioned in the second place, a circular thickness dependency occurs over the entire crystal disk. Since there is a large number of individual MOS field effect transistor systems on a crystal disk due to the smallness of the geometries, the dimensions of which are in the order of magnitude of 2oo x 2oo m, this method cannot be used either. The problem that arises here of producing a wedge-shaped, insulator layer for a large number of systems with the smallest geometries attached to a crystal disk is solved by the method according to the invention in that the insulator layer is formed by sputtering the insulator material by means of high-energy radiation using a shallow 'o', iiifalloviinkels the crystal disk is applied.

Es liegt im Rahmen der vorliegenden Erfindung, die Kristallscheibe gegenüber der Isolatormaterialquelle so zu orientieren, daß sich ein Einfallswinkel von lo 0 einstellt.It is within the scope of the present invention to orient the crystal disk with respect to the source of insulator material in such a way that an angle of incidence of lo 0 is established.

In einer Weiterbildung des Erfindungsgedankens ist.vorgesehen, als energiereiche Strahlung Ionen- oder Elektronenstrahlung für die Vordampfung des Isolatormaterials zu verwenden. Eine weitere Möglichkeit besteht in der Verwendung von Laserstrahlung.In a further development of the inventive concept, it is provided as high-energy radiation ion or electron radiation for the To use pre-evaporation of the insulator material. There is another possibility in the use of laser radiation.

Durch die Ausnützung der Schattenwirkung der auf der Kristallscheibe befindlichen maskierenden Oxidschichtreste .beim Aufstäuben-dei3'Isolatorma'terials , auf die freien Oberflächenbereiche der Kristallscheibe gelingt es, jedem deÜ etwa looo Systeme einer Kristallscheibe einen Dickenverlauf der Isolatorschicht aufzuprägen, der etwa von 7oo - 12oo 2 konstant ansteigt. Dabei wird die'Möglichkeit der Herstellung eines in sich parallelen Stroms von durch.Zerstäubung erzeugten Teilchen mit einem Querschnitt von einigen cm 2 ausgenutzt. Dieser Effekt läßt-sich noch verbessern, wenn in einer Weiterbildung des-Erfindungsgedankens zur Begrenzung der durch dieenerglereiche Strahlung ausgelösten Teilchenstrahlung eine Blende aus Molybdän verwendet wird.Through the utilization of the shadow effect of the present on the crystal wafer masking Oxidschichtreste .When sputtering-dei3'Isolatorma'terials, to the free surface regions of the crystal wafer, it is possible, deÜ about impart any looo systems of a crystal disc has a thickness profile of the insulator layer, which is about of 7oo - 12oo 2 rises constantly. The possibility of producing a parallel flow of particles produced by atomization with a cross section of a few cm 2 is used. This effect can be further improved if, in a further development of the inventive concept, a diaphragm made of molybdenum is used to limit the particle radiation released by the high-energy radiation.

Als Isolatorschichten können SiO -Schichten oder auch Sili-2 eiumnitridschichten aufgebracht vierden. Das Verfahren nach der lehre der Erfindung ist in vorzüg- licher Weise geeignet zur Herstellung von KOS-Feldeffekt- transistoren mit Silicium als Grundmaterial. Dabei konnte gegenüber den bekanntenVerfahren (mit homogenem Vdrlauf der Isolatorschicht von ca. looo X) die effektive Leit- fähigkeit um ein Wesentliches verbessert werden. Aus den gemessenen elektrischen Werten läßt sich 'eine Verbesse- rung der Steilheit um ca. 2o % entnehmen. Die vorliegende Erfindung beschränkt sich niclit nur auf Si- licium-IJOS-Feldeffekttransistoreii, sondern läßt sich auch auf IIOS-Feld(-,fl'ekti.i,ansistoreii mit A Iii B V-Verbindungen al s Grundmal#erial, insbesondere aus Galliumarseiii.d, anwenden. Im folgenden soll das Verfahren nach der Lehre der Erfindung anhand eines Ausführungsbeispiels. und der,Figuren 1 und 2 noch näher erläutert werden.SiO layers or silicon nitride layers can be applied as insulator layers. The method according to the teaching of the invention is in preferred suitable for the production of KOS field effect transistors with silicon as the basic material. It could compared to the known processes (with homogeneous flow rate the insulator layer of approx. looo X) the effective conduction ability to be improved by one essential element. From the measured electrical values can be improved the slope by approx. 2o % . The present invention is not limited only to Si licium-IJOS-Feldffekttransistoreii, but can also on IIOS field (-, fl'ekti.i, ansistoreii with A III B V connections as s Use basic markings, especially those made from gallium arseiii.d. In the following, the method according to the teaching of the invention will be based on an exemplary embodiment. and FIGS. 1 and 2 are explained in more detail.

In Fig. 1 ist ein durch das erfindungsgemäße Verfahren hergestelltes System eines 2eldeffekttransistors im Schnittbild dargestellt. Fig. 2 zeigt schematisch eine zur Durchführung des erfindungsgemäßen Verfahrens verwendete Vorrichtung.In Fig. 1 , a system of a 2 field effect transistor produced by the method according to the invention is shown in a sectional view. Fig. 2 shows schematically an apparatus used to carry out the method according to the invention.

In Fig. 1 bedeutet 1 den aus p-leitendem Siliciummaterial bestehenden Gründkristall, in welchem die Gebiete für die Zuleitungselektrode (source) 2 und die Ableitungselektrode (drain) 3 mit n +-Leitfähigkeit durch Diffusion aus der mit Phosphor dotierten SiO 2-Schicht 4 von lp Schichtstärke und einer normalen Diffusion aus der Gasphase erzeugt wurden. Die Figur zeigt nur die nach dem Ausätzen stehengebliebenen Teile dieser Maskierungsschicht. Die zwischen dem source- und drain-Gebiet 2 und 3 freie Oberfläche des Basiskristalls 1 (in der Literatur allgemein als Kanal oder channel bezeichnet) weist eine Ausdehnung von ca.In Fig. 1 , 1 denotes the green crystal consisting of p-conductive silicon material, in which the areas for the supply electrode (source) 2 and the drainage electrode (drain) 3 with n + conductivity by diffusion from the phosphorus-doped SiO 2 layer 4 of 1p layer thickness and normal diffusion from the gas phase. The figure shows only the parts of this masking layer that have remained after the etching. The free surface of the base crystal 1 between the source and drain areas 2 and 3 (generally referred to as channel in the literature) has an area of approx.

8/u auf und wird nach dem erfindungsgemäßen Verfahren mit einer aus SiO 2 bestehenden Isolatorschicht 5 mit keilförmigem Dickenverlauf verseheng wobei die Dicke von dem drain-Gebiet 3 nach dem source-Gebiet 2 von 7oo - 12oo konstant ansteigt. Beim Aufstäuben dieser SIO 2-Schicht 5 wird die Schattenwirkung der stehengebliebenen maskierenden Oxidschichten 4 ausgenutzt, wenn'dabei die Bestäubung der Siliciumkristallscheibe unter einem Einfallswinkel von 5 - loo (dieser Winkel richtet sich nach dem gewünschten Dickenverlauf) vorgenommen wird. Notwendigerweise entstehen auf den Oxidschichtrosten 4 und am Rand der über dem source-Gebiet 2 befindlichen Oxidschicht ebenfalls Ibolatorschichten, die in Fig. 1 mit 6 bezeichnet sind. Im Anschluß an diesen Pertigungssehritt werden dann mittels-- Verfahrenssehritten der Aufdampfung oder mit Elektronenkanone und der Potoätztechnik die Aluminiumkontaktschichten 7 und 8 für das source- und drain-Gebiet sowie die Steuerelektrode 9 (gate) gebildet.8 / u and is verseheng by the inventive method with a group consisting of SiO 2 insulator layer 5 with wedge-shaped thickness profile in which the thickness of the drain region 3 to the source region 2 of 7oo - increases 12oo constant. When sputtering this SiO2 layer 5, the shadow effect of the stalled masking oxide 4 is utilized wenn'dabei pollination of the silicon crystal wafer at an incident angle of 5 - is loo (this angle is determined by the desired thickness profile) made. It is necessary that Ibolatorschichten also arise on the oxide layer gratings 4 and at the edge of the oxide layer located above the source area 2, which layers are designated by 6 in FIG. 1. Subsequent to this production step, the aluminum contact layers 7 and 8 for the source and drain area as well as the control electrode 9 (gate) are then formed by means of process steps of vapor deposition or with an electron gun and the photo etching technique.

Die in Fig. 1 gestrichelt eingezeichnete Kurve 10.Zeigt die sich nach dem erfindungsgemäßen Verfahren ergebende n-channel-Tiefe im pineh-off-Zustand der Anordnung, während die punktiert eingezeichnete Kurve 11 im Vergleich dazu andeuten sollg wiz die n-channel-Tiefe bei den nach bekannten Verfahren erzeuglen Isolatorschichten, die eine konstante Dicke aufweisen, verlaufen würde.The curve 10 drawn in dashed lines in FIG. 1 shows the n-channel depth resulting from the method according to the invention in the pineh-off state of the arrangement, while the dotted curve 11 in comparison is intended to indicate the n-channel depth would run in the insulator layers produced by known methods, which have a constant thickness.

Bei der Darstellung der Figur 1 wird darauf hingewiesen, daß sich die Größenverhältnisse in' senkrechter zu wgagrechter Richtung, um den keilförmigen Verlauf der Isolatorschicht besser abbilden zu können, wie 5:1 verhalten.In the illustration of FIG. 1 , it is pointed out that the size ratios in the perpendicular to horizontal direction, in order to be able to better depict the wedge-shaped profile of the insulator layer, are as 5: 1 .

Fig. 2 zeigt eine schematische Anordnung zur Durchführung des erfindungsgemäßen Verfahrens, in welcher mit dem Bezugszeichen 12 die Quelle dargestellt istt aus de r das Isolationsmaterial, z. B. SiO 2 , beispielsweise durch Beschuß mit Elektronenstrahlen zerstäubt wird. Die auf diese Weise erzeugte Teilchenstrahlung (aus SiO 2 ), in der Figur durch die Pfeile 13 gekennzeichnet, wird zur besseren Begrenzung durch eine Blende 14 aus Molybdän geschickt und trifft so auf die unter einem Einfallswinkel von 5 - 10 0 orientierte, (für die gewünschte Schattenwirkung richtig gedrehte) Siliciumkristallscheibe 15 mit den Maskierungsschichtstrukturen 169 daß sich für jedes auf der Kristallscheibe befindliche System ein keilförmiger Verlauf der Isolatorschichtdicke unter der Steuerelektrode von 7oo.- 12oo vom drain- zum source-Gebiet ansteigend einstellt.Fig. 2 shows a schematic arrangement for carrying out the method according to the invention, in which with the reference numeral 12 the source is shown from de r the insulation material, for. B. SiO 2 , is atomized, for example by bombardment with electron beams. The particle radiation generated in this way (from SiO 2 ), marked in the figure by the arrows 13 , is sent through a diaphragm 14 made of molybdenum for better delimitation and thus hits the one oriented at an angle of incidence of 5-10 ° (for the desired shadow effect correctly rotated) silicon crystal wafer 15 with the masking layer structures 169 that for each system located on the crystal wafer a wedge-shaped course of the insulator layer thickness under the control electrode of 700-1200 increasing from the drain to the source area is established.

Claims (1)

P a t e n t a,n_s_.U_L_ü c h e 1. Verfahren zum Herstellen einer isolierten Steuerblektrode mit keilförmiger Isolatorschicht für MOS-Feldaffekttransistoren, welche in Serienbauweise auf einer gemeinsamen Kristallscheibe gefertigt und nach Fertigstellen durch entsprechendes Zerteilen der Kristallscheibe erhalten werden, dadurch gekennzeichnet, daß die Isolatorschicht durch .Aufstäuben des Isolatormaterials mittels energiereicher Strahlung unter Ausnutzung eines flachen Einfallswinkels auf die Kristallscheibe aufgebracht wird. 2! Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kristallscheibe so orientiert wird, daß sich ein Einfallswinkel von 5 - 10 0 einstellt. 3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnete daß die Isolatorschicht durch Kathodenzerstäubung aufgebracht wird. 4. Verfahren nach Anspruch 1 - 3, dadurch gekennzeichnet, daß die Isolatorechicht durch Ionen- oder Elektronenstrahlung aufgebracht wird. 5. Verfahren nach Anspruch 1 4, dadurch gekennzeichnet, daß als energiereiche Strahlung Laserstrahlung verwendet wird. 6. Verfahren nach Anspruch 1 - 5, dadurch gekennzeichnete daß die Dicke der Isolatorschicht so eingestellt wird, daß sie konstant entsprechend ihrem keilförmigen Verlauf von 70o -12oo X ansteigt. 7. Verfahren nach Anspruch 1 - 6, dadurch gekennzeiclin c,-L, daß als Isolatorschicht eine SiO 2-Schicht aufgebracht wird. 8. Verfahren nach Anspruch 1 - 7, dhdurch gekennzeichnet, daß als Isolatorschicht eine Siliciumnitridschicht aufgebracht wird. g. Verfahren nach Anspruch 1 8, dadurch gekennzeichnet, daß zur Begrenzung der durch die energiereiche Strahlung äusgelösten Teilchenstrahlung eine Blende aus Mol-J.bdän v##-rwendet wird. lo. Verviendung des Verfahrens nach Anspruch 1 9 zur Herstellung von MOS-Feldeffektransistoren mit Silicium als Grundi..iaterials mit keilförmiger Gate-Isolatordicke. 11. Verwendung des Verfahrens nach Anspruch 1 9 zur Herst(,llung von MOS-Feldeffekttransistoren aus A Iii B V-Verbindungen mit keilförmiger Gate-Isolatordicke. P atent a, n_s_.U_L_ü c he 1. A method for producing an insulated control plate with a wedge-shaped insulator layer for MOS field affect transistors, which are produced in series on a common crystal disc and obtained after completion by dividing the crystal disc accordingly, characterized in that the insulator layer is applied to the crystal disk by .spraying the insulating material by means of high-energy radiation using a flat angle of incidence. 2! Method according to Claim 1, characterized in that the crystal disk is oriented in such a way that an angle of incidence of 5 - 10 0 is established. 3. The method according to claim 1 and / or 2, characterized in that the insulator layer is applied by cathode sputtering. 4. The method according to claim 1-3, characterized in that the insulator layer is applied by ion or electron radiation. 5. The method according to claim 1 4, characterized in that laser radiation is used as high-energy radiation. 6. The method according to claim 1-5, characterized in that the thickness of the insulator layer is set so that it increases constantly according to its wedge-shaped course of 70o -12oo X. 7. The method according to claim 1-6, characterized gekennzeiclin c, that 2-layer is applied as an insulator layer, a SiO -L. 8. The method according to claim 1-7, ie characterized in that a silicon nitride layer is applied as an insulator layer. G. Method according to Claims 1 8, characterized in that a diaphragm made of Mol-J.bdän v ## - is used to limit the particle radiation which is externally released by the high-energy radiation. lo. Use of the method according to Claims 1 9 for the production of MOS field effect transistors with silicon as the base material with a wedge-shaped gate insulator thickness. 11. Use of the method according to claim 1 9 for the production of MOS field effect transistors from A III B V connections with a wedge-shaped gate insulator thickness.
DE19681789010 1968-09-20 1968-09-20 Process for the production of germ-like insulator layers for control electrodes in MOS field effect transistors Pending DE1789010A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19681789010 DE1789010A1 (en) 1968-09-20 1968-09-20 Process for the production of germ-like insulator layers for control electrodes in MOS field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681789010 DE1789010A1 (en) 1968-09-20 1968-09-20 Process for the production of germ-like insulator layers for control electrodes in MOS field effect transistors

Publications (1)

Publication Number Publication Date
DE1789010A1 true DE1789010A1 (en) 1972-01-20

Family

ID=5706757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681789010 Pending DE1789010A1 (en) 1968-09-20 1968-09-20 Process for the production of germ-like insulator layers for control electrodes in MOS field effect transistors

Country Status (1)

Country Link
DE (1) DE1789010A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2445079A1 (en) * 1974-09-20 1976-04-01 Siemens Ag FET WITH FLOATING, INSULATED GATE
DE102014104860B4 (en) 2013-04-12 2023-08-24 Infineon Technologies Ag Method of manufacturing a varying thickness insulating layer and a semiconductor device having a varying thickness insulating layer and associated semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2445079A1 (en) * 1974-09-20 1976-04-01 Siemens Ag FET WITH FLOATING, INSULATED GATE
DE102014104860B4 (en) 2013-04-12 2023-08-24 Infineon Technologies Ag Method of manufacturing a varying thickness insulating layer and a semiconductor device having a varying thickness insulating layer and associated semiconductor device

Similar Documents

Publication Publication Date Title
DE2703877A1 (en) MIS FIELD EFFECT TRANSISTOR WITH SHORT CHANNEL LENGTH
EP0071665B1 (en) Method of producing a monolithic integrated solid-state circuit with at a least one bipolar planar transistor
DE2056124B2 (en) Method for manufacturing a semiconductor device
DE1282196B (en) Semiconductor component with a protection device for its pn transitions
DE1614356B2 (en) Method for producing an integrated semiconductor assembly with complementary field effect transistors and material for carrying out the method
DE112014005031T5 (en) Method for producing a semiconductor device and device for producing a glass layer
DE1965799B2 (en) PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT
CH495633A (en) Semiconductor device
DE69531783T2 (en) Manufacturing process for power arrangement with protective ring
DE2835136C2 (en)
EP0068392B1 (en) Method of making schottky diodes
DE1614233B2 (en) Method for manufacturing a semiconductor component
DE2050340A1 (en) Field effect transistor tetrode
EP0028786B1 (en) Ion implantations method
DE2162219A1 (en) Method for producing a field effect transistor
DE1789010A1 (en) Process for the production of germ-like insulator layers for control electrodes in MOS field effect transistors
EP0164645A2 (en) Silicon semiconductor device having a contour of the border formed by chemical attack, and process for manufacturing this device
DE2848333C2 (en) Method for manufacturing a semiconductor component
DE102018213735A1 (en) Component and method for producing a component
DE3408285A1 (en) PROTECTIVE ARRANGEMENT FOR A FIELD EFFECT TRANSISTOR
DE1219130B (en) Secondary electron multiplier and method of manufacturing the multiplier
DE2112841A1 (en) Cold cathode structure
EP0003733B1 (en) Process for the generation of windows having stepped edges within material layers of insulating material or of material for electrodes for the production of an integrated semiconductor circuit and mis field-effect transistor with short channel length produced by this process
DE112017005359T5 (en) Compound semiconductor device
EP0019886A1 (en) Semiconductor memory