DE1774883B2

DE1774883B2 - MICRO PROGRAM WORK

Info

Publication number: DE1774883B2
Application number: DE19681774883
Authority: DE
Inventors: Egon 6000 Frankfurt; Selzer Manfred 6232 Bad Soden Frey
Original assignee: Olympia Werke AG
Current assignee: Olympia Werke AG
Priority date: 1968-09-27
Filing date: 1968-09-27
Publication date: 1972-10-12
Also published as: DE1774883A1

Description

Die Erfindung betrifft ein Mikroprogrammwerk für Datenverarbeitungsanlagen, insbesondere für kleinere Rechenmaschinen, die über Speicher gesteuert werden, deren Stellen oder Speicherplätze den durchzuführenden Operationen entsprechend programmierbar sind, so daß jeder Funktionsablauf der Maschine durch den programmierten Mikrobefehlen entsprechende Signale gesteuert wird.The invention relates to a microprogram for data processing systems, in particular for smaller ones Calculating machines that are controlled via memory, their locations or memory locations the ones to be carried out Operations are programmable accordingly, so that every functional sequence of the machine is controlled by the programmed micro-commands corresponding signals.

Bei der Programmierung wird allgemein davon ausgegangen, daß der erste Befehl von einem Makroprogramm abgeleitet wird. Die hierdurch angewählte Adresse bzw. der durch den Makrobefehl angesprochene Speicherplatz beinhaltet das Mikroprogramm, so daß der nachfolgende Ablauf ausschließlich Mikrobefehlen unterliegt und im wesentlichen von den Maschinenbedingungen abhängt. Da in kleinen Rechenmaschinen die Befehle in Serie verarbeitet werden, war es bisher nicht möglich, nach Eingabe eines Befehls während des anschließenden Programmablaufes mit einer weiteren Eingabe von Daten einzugreifen.In programming, it is generally assumed that the first instruction is from a macro program is derived. The address selected in this way or the address addressed by the macro command The microprogram contains storage space, so that the following sequence is exclusively Is subject to microinstructions and essentially depends on the machine conditions. There in small Calculating machines, the commands are processed in series, it was previously not possible after input of a command during the subsequent program run with further input of data to intervene.

Für größere Maschinen sind Schaltungen entwickelt worden, mit welchen unter bestimmter Voraussetzung in den Programmablauf eingegriffen werden kann. Bei einer dieser bekannten Schaltungen sind bestimmte Bereiche des Mikroprogrammspeichers mit einem dem Hauptspeicher zugeordneten DekoderCircuits have been developed for larger machines, with which under certain conditions can intervene in the program sequence. In one of these known circuits are certain areas of the microprogram memory with a decoder assigned to the main memory

verbunden. Andere Bereiche dieses Speichers sind mit Mikroprogrammschritte für die Eingabebearbeitung, einem weiteren Dekoder verbunden, welcher seiner- Es muß hierbei darauf hingewiesen werden, daß an seits mit dem Operationsbereich des Hauptspeichers Stelle des Mikroprogramroschritt-Generator gesteuerverbunden ist. In beiden Dekodern werden Steuer- ten Zählers jede andere steuerbare Speichereinrichsignale erzeugt, welche die Adresse des folgenden 5 tung benutzt werden kann. Der Zähler wird deshalb Mikrobefehls über UND-Kreise bestimmen. Eine der- auch im weiteren Verlauf der Beschreibung als Speiartige Speicheranordnung ist für kleine Rechenma- eher bezeichnet,
schinen zu aufwendig. Der Speicherbereich I umfaßt die Mikrobefehle 1tied together. Other areas of this memory are connected to microprogram steps for input processing, a further decoder, which of its- It must be pointed out that on the one hand, the microprogram microstep generator is control-connected to the operational area of the main memory. In both decoders, every other controllable memory device signal is generated which the address of the following device can be used for. The counter will therefore determine microinstructions using AND circles. One of the - also in the further course of the description as a memory arrangement - is rather designated for small arithmetic operations,
machines too expensive. The memory area I comprises the microinstructions 1

Es siiid auch Steuerschaltungen bekanntgeworden, bis 10 und wird über das Befehls-Flip-Flop FF-B welche die Übertragung von Befehlen zwischen den i° angesteuert. Dem zweiten Speicherbereich ist das Einspeichern und Dekodern steuern. Mit einer dieser be- gabe-Flip-Flop FF-E zugeordnet. Der Einstelleinkannten Schaltungen ist es möglich, Befehle mit gang des FF-J3 wird mit einem entsprechenden Begleichbleibender Datenmenge von einem Speicher auf fehl angesteuert, und der Einstelleingang liefert über den anderen zu übertragen. Bei einer anderen be- Leitung B einen Eingang an das Und-Tor t/l.
kannten Schaltung ist es zwar möglich, die zu über- 15 Einen zweiten Eingang liefert über Leitung T der tragende Datenmenge zu verändern, jedoch wird hier Taktgenerator und einen dritten über Leitung ST die die Anordnung noch aufwendiger de durch, daß über Start-Schaltung. Der Ausgang des Und-Tores t/l einen ersten Zähler der Beginn der Datenübertragung liegt über Leitung 15 an der ersten Stufe oder am und über einen zweiten Zähler die Datenmenge be- ersten Speicherplatz.Control circuits have also become known, up to 10, and are controlled via the command flip-flop FF-B which transmit commands between the i °. The second memory area is used to store and control decoders. Associated with one of these bid flip-flops FF-E . It is possible for the setting known circuits to transmit commands with the output of the FF-J3, with a corresponding amount of data remaining the same, from one memory to faulty, and the setting input supplies via the other. In the case of another, line B has an input to the AND gate t / l.
Known circuit it is possible to change the amount of data to be transmitted via line T , but here a clock generator and a third via line ST make the arrangement even more complex by that via start circuit. The output of the AND gate t / l a first counter, the beginning of the data transmission is via line 15 at the first stage or on and via a second counter the amount of data at the first memory location.

summt wird. Der erste Zähler bestimmt hier die An- 20 Der Eingang der Rückstellseite des FF-B ist über fangsadresse innerhalb einer Datenmenge und wird Leitung 13 und 11 mit dem Ausgang des Und-Tores durch einen ersten Teil des Befehlswortes geladen, Ul verbunden, das einen ersten Eingang vom Auswährend der zweite Zähler durch einen zweiten Teil gang des Oder-Tores 01 über Leitung 20 und 21 erdes Befehlswortes geladen wird und die Länge des zu hält und dessen zweiter Eingang über einen Inverter übertragenden Bereichs bestimmt. Auch diese be- 25 vom Befehlsende über Leitung 25 und 23 angesteuert kannte Anordnung eignet sich nicht für kleinere wird. Der Ausgang des Oder-Tores Ol liegt auch Rechenmaschinen. über Leitung 20 und 22 am Eingang des Und-Toresis humming. The first counter determines the input 20 The input of the reset side of the FF-B is connected to a start address within a data volume and lines 13 and 11 are loaded with the output of the AND gate by a first part of the command word, Ul connected to the first Input from the selection while the second counter is loaded by a second part of the OR gate 0 1 via lines 20 and 21 of the command word and the length of the area to be held and its second input determined via an inverter. This arrangement, which is controlled by the end of the command via lines 25 and 23, is also not suitable for smaller devices. The exit of the Oder gate Ol is also calculating machines. via lines 20 and 22 at the entrance of the AND gate

Die Erfindung hat es sich zur Aufgabe gemacht, t/3, dessen zweiter Eingang, wie beim Und-Tor Ul, für eine kleine Datenverarbeitungsanlage eine Steuer- vom Befehlsende über Leitung 25 und 24 zur Verschaltung bzw. ein Mikroprogrammwerk vorzusehen, 30 fügung gestellt wird.The invention has set itself the task of t / 3, the second input of which, as in the AND gate Ul, for a small data processing system to provide a control from the command end via lines 25 and 24 to the interconnection or a microprogram, 30 is provided .

welches bei Ablauf eines Mikroprogramms durch ein Das Oder-Tor 01 erhält einen ersten Eingang vomThe OR gate 01 receives a first input from the

Zwischenprogramm mit zusätzlicher Eingabe von Ausgang des Und-Tores t/4 und einen zweiten überIntermediate program with additional input of the output of the AND gate t / 4 and a second via

Daten unterbrochen werden kann. Leitung 26 und 27 vom Ausgang der letzten Spei-Data can be interrupted. Line 26 and 27 from the output of the last storage

Gelöst wird diese Aufgabe erfindungsgemäß da- cherstelle 16.This object is achieved according to the invention at the roof 16.

durch, daß einer Mikroprogrammschritte erzeugen- 35 Am ersten Eingang des Und-Tores t/4 liegt derby that one generate microprogram steps 35 At the first input of the AND gate t / 4 is the

den Anordnung in Form eines aus zwei Bereichen be- Ausgang der Speicherstelle 10 über Leitung 18.. undthe arrangement in the form of one of two areas output of the storage location 10 via line 18 .. and

stehenden Speichers zwei auf bistabilen Kreisen auf- der zweite Eingang dieses Tores ist über Leitung 17standing memory two on bistable circles - the second input of this gate is via line 17

gebaute und gekoppelte Eingabeschaltungen derart mit dem Rückstellausgang E des FF-E verbunden,built and coupled input circuits connected to the reset output E of the FF-E ,

zugeordnet sind, daß durch einen Makrobefehl über das den Speicherbereich II steuert. Der Rückstellein-are assigned that controls the memory area II by a macro command. The resetting agent

die erste Eingabeschaltung das Mikroprogramm des 40 gang des FF-E ist mit Leitung 28 in die Leitung 26The first input circuit, the microprogram of the 40 gang of the FF-E, is with line 28 in line 26

ersten Speicherbereiches abrufbar ist bis zum An- geschaltet, so daß er vom Ausgang der Speicherstellefirst memory area can be called up until it is switched on, so that it can be accessed from the output of the memory location

liegen eines Stop-Signals und über die zweite Ein- 16 gesteuert wird.there is a stop signal and the second input 16 is controlled.

gabeschaltung durch eine Zwischeneingabe von zu- Der Einstelleingang des FF-E erhält sein Signaloutput circuit through an intermediate input from the input The setting input of the FF-E receives its signal

sätzlichen Daten der zweite Speicherbereich ansprech- von einer Eingabeschaltung. Der Einstellausgang E The second memory area responding to additional data from an input circuit. The setting output E

bar ist und das Mikroprogramm des ersten Speicher- 45 Hegt an einem ersten Eingang des Und-Tores t/5.is bar and the microprogram of the first memory 45 is attached to a first input of the AND gate t / 5.

bereiches nach dem letzten Programmschritt für die Einen zweiten Eingang erhält dieses Tor von derarea after the last program step for the. This gate receives a second input from the

Zeit des Zwischenprogramms unterbricht und nach Taktgenerator-Schaltung über Leitung T und schließ-Time of the intermediate program is interrupted and after clock generator circuit via line T and

dessen Beendigung wieder anlaufen läßt. Hch ist sein dritter Eingang über Leitung B~ mit demthe termination of which starts again. H is his third input via line B ~ with the

Der Vorteil dieses Mikroprogrammwerkes besteht Rückstellausgang Ή des FF-B verbunden. Der Ausinsbesondere darin, daß nur sehr wenig Einzelteile 50 gang des Und-Tores U 5 ist mit Leitung 16 an den für den Schaltungsaufbau benötigt werden. Trotzdem Eingang der Speicherstelle 11 gelegt,
gestattet diese Schaltungsanordnung, ein laufendes Diesem Schaltungsanbau entspricht folgende Mikroprogramm ohne nachteilige Auswirkung zu Arbeitsweise:The advantage of this micro-program is the reset output Ή of the FF-B connected. The special feature is that only very few individual parts 50 gang of the AND gate U 5 with line 16 are required for the circuit construction. In spite of this, the input of storage location 11 is placed,
This circuit arrangement allows a running This circuit assembly corresponds to the following microprogram without any disadvantageous effect on the mode of operation:

unterbrechen. Unabhängig vom Zeitpunkt der Ein- Das Taktsignal liegt über Leitung T mit dem Eingabe des Zwischenprogramms läuft erst das Mikro- 55 schalten der Maschine an einem Eingang des Undprogramm durch, bis auch der letzte Mikroprogramm- Tores Ul. Mit einem Startsignal auf dem zweiten schritt getan ist. Erst dann wird das anstehende Si- Eingang des Und-Tores t/l wird die Schaltung mit gnal zum Aufruf des Zwischenprogramms angenom- dem Ausgangssignal über Leitung 15 vorbereitet, men und verarbeitet. Danach schaltet sich automa- Dieses Signal versetzt das Eingangs-FF-B ebenfalls tisch wieder das Mikroprogramm ein und weder 60 in die Grundstellung, d. h., sein Rückstellausgang Έ Daten noch Befehle gehen verloren. liegt an einem Eingang des Und-Tores US, so daß Nachfolgend wird ein Ausführungsbeispiel der Er- über Leitung 16, 26, 28, den Rückstellausgang E des findung unter Bezugnahme auf die Zeichnung be- FF-E und Leitung 17 die Bedingungen des Undschrieben. Die Zeichnung zeigt eine Schaltungsan- Tores t/4 erfüllt sind. Erscheint nun auf dem Einordnung mit einem Mikroprogrammschritt-Genera- 65 gang des FF-B ein Befehl, so wird dieser FF-B umtor gesteuerten Zähler, dessen zehn Ausgangsschritte geschaltet, und über seinen Einstellausgang B gelangt 1 bis 10 die Mikroprogrammschritte darstellen. Die der Befehl auf den Eingang des Tores l/l, dessen Beweiteren sechs Ausgangsschritte 11 bis 16 sind die dingungen über die Taktleitung T erfüllt sind.interrupt. Regardless of the time of the on-The clock signal is on line T with the input of the intermediate program, the micro-switching of the machine runs through at an input of the and-program until the last micro-program gate U1. With a start signal on the second step is done. Only then is the pending Si input of the AND gate t / l, the circuit with gnal for calling up the intermediate program, the output signal accepted via line 15, is prepared, menued and processed. This signal also switches the microprogram back on again and neither into the basic position, ie its reset output Έ data and commands are lost. is at an input of the AND gate US, so that an exemplary embodiment of the invention is described below via lines 16, 26, 28, the reset output E of the invention with reference to the drawing FF-E and line 17, the conditions of the undwritten. The drawing shows a Schaltungsan- Tores t / 4 are met. If a command now appears on the classification with a microprogram step generator output of the FF-B , this FF-B counter-controlled counter, whose ten output steps are switched, and 1 to 10 of the microprogram steps are sent via its setting output B to represent the microprogram steps. The command on the input of the gate l / l, the passing of which six output steps 11 to 16 are the conditions via the clock line T are met.

Das Ausgangssignal des Und-Tores UX steuert über Leitung 15 die erste Speicherstelle 1 an und veranlaßt die entsprechenden Mikroprogrammschritte für die Befehlsbearbeitung aus den Speicherstellen 1 bis 10. Nach dem Durchlaufen der Speicherstelle 10 steuert das Signal über Leitung 18 das Und-Tor 4 an, dessen Bedingung, wie oben vermerkt, über Leitung 17 erfüllt ist. Über Leitung 19, das Oder-Tor Ol und die Leitung 20 und 22 steuert das Signal das Und-Tor i/3 an, wenn über Leitung 25 und 24 kein Signal das Ende des Befehls anzeigt. In diesem Fall steuert der Ausgang des Und-Tores i/3 über Leitung 14 erneut die Speicherstelle 1 an und der Befehlszyklus wird wiederholt. Liegt über Leitung 25 und 23 das Signal des Befehlsendes am Inverter des Und-Tores i/2, so wird über Leitung 11 und 12 die erste Speicherstelle für einen neuen Befehl vorbereitet und ubsr Leitung 11 und 13 das FF-B zurückgeschaltet, so daß über seinen Ausgang Ή auch die Bedingungen des Und-Tores i/5 wieder erfüllt, die durch die Umschaltung des FF-B für die Dauer der Befehlsbearbeitung unterbrochen waren. Soll nun die Befehlsbearbeitung mit einer Eingabe unterbrochen werden, so wird mit dem Eingabebefehl auf den Einstelleingang des FF-B umgeschaltet. Der über die Leitung 17 am Und-Tor i/4 stehende Impuls wird unterbrochen, so daß dieses Und-Tor gesperrt wird. Diese Sperre tritt aber erst dann ein, wenn der laufende Befehl aus allen Speicherstellen 1 bis 10 Mikroprogrammschritte erzeugt hat. Über den Ausgang des Und-Tores 1/3The output signal of the AND gate UX controls the first memory location 1 via line 15 and initiates the corresponding microprogram steps for command processing from memory locations 1 to 10. After passing through memory location 10, the signal controls the AND gate 4 via line 18, whose condition, as noted above, is met via line 17. Via line 19, the OR gate Ol and the lines 20 and 22, the signal controls the AND gate i / 3 when no signal via lines 25 and 24 indicates the end of the command. In this case, the output of the AND gate i / 3 controls memory location 1 again via line 14 and the command cycle is repeated. If the end of command signal is applied to the inverter of the AND gate i / 2 via lines 25 and 23, the first memory location is prepared for a new command via lines 11 and 12 and the FF-B is switched back via lines 11 and 13, so that via its output Ή also fulfills the conditions of the AND gate i / 5, which were interrupted by the switchover of the FF-B for the duration of the command processing. If the command processing is now to be interrupted with an input, the input command is used to switch to the setting input of the FF-B. The pulse on line 17 at the AND gate i / 4 is interrupted, so that this AND gate is blocked. This lock only occurs when the current command has generated 1 to 10 microprogram steps from all memory locations. Via the output of the AND gate 1/3

ίο bleibt die Schaltung weiterhin vorbereitet, weil nun mit dem Eingabebefehl über das Und-Tor i/5 und Leitung 16 die Speicherstellen 11 bis 16 für die Lieferung von Mikroprogrammschritten herangezogen werden und dit letzte Speicherstelle 16 über Leitung 26, 27, Oder-Tor Ol und Leitung 20 und 22 den zweiten Eingang des Und-Tores U 3 sperrt und gleichzeitig über Leitung 26 und 28 das FF-E zurückschaltet, so daß über Leitung 17 die Bedingungen des Und-Tores i/4 wieder erfüllt sind. Über den Einstelleingang des FF-B kann ein neuer Befehl die Speicherstellen ansteuern.ίο the circuit remains prepared because now with the input command via the AND gate i / 5 and line 16, the memory locations 11 to 16 are used for the delivery of microprogram steps and the last memory location 16 via line 26, 27, OR gate Ol and lines 20 and 22 blocks the second input of the AND gate U 3 and at the same time switches the FF-E back via lines 26 and 28, so that the conditions of the AND gate i / 4 are met again via line 17. A new command can control the memory locations via the setting input of the FF-B.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Microprogram for data processing systems, especially for smaller computing machines, which are controlled by memory, the locations or memory locations of the operations to be carried out are programmable accordingly, so that each functional sequence of the machine is controlled by the programmed microinstructions corresponding signals, characterized in that a microprogram generating steps Arrangement in the form of a memory (I and Π) consisting of two areas, two input circuits constructed and coupled on bistable circuits (FF-B and FF-E) are assigned in such a way that the microprogram of the first memory area (I ) can be called up until a stop signal is applied and the second memory area (II) can be addressed via the second input circuit by intermediate input of additional data and the microprogram of the first memory area (I) after the last program step for the Interrupts the time of the intermediate program and allows it to start again after it has ended.

2. microprogram mechanism according to claim 1, characterized in that the microprogram steps generating arrangement is a one-way counting circuit.

3. microprogram unit according to claim 1, characterized in that the first input circuit commands supplied are provided with two criteria, one of which is the one Side and the other controls the other side of the bistable circuit via a separate input.

4. microprogram mechanism according to claim 3, characterized in that in the separate input an inverter is connected for the other side of the bistable circuit of the first input circuit is.

5. microprogram mechanism according to claim 1, 3 and 4, characterized in that the setting output of the bistable circuit of the first input circuit at one input of an AND gate (i / 1) which is also connected to the clock circuit and to the start circuit.

6. microprogram unit according to claim 5, characterized in that the output of the AND gate (l / 1) controls the first counting stage of the microprogram steps supplying arrangement.

7. microprogram unit according to claim 3 and 4, characterized in that the separate input (25) is connected to one input each of the AND gates (i / 2, t / 3).

8. microprogram unit according to claim 7, characterized in that the output of the AND gate (i / 2) a signal to the reset input of the bistable circuit of the first input circuit and generating on the setting input of the first counting stage of the microprogram steps Arrangement supplies.

9. microprogram unit according to claim 7, characterized in that the output of the AND gate (1/3) the first count level of the microprograin steps generating arrangement controls.

10. microprogram mechanism according to claim 8, characterized in that the reset output of the bistable circuit of the first input circuit is connected to an input of the AND gate (t / 5) is that another input from the clock circuit and from the setting output of the bistable Circle of the second input circuit receives.

11. microprogram unit according to claim 10, characterized in that the output of the AND gates (1/5) to one of the counting levels of the micro program steps generating arrangement is placed.

12. Microprogram unit according to claim 1 and 11, characterized in that the output of the counting stage (10), which is located immediately in front of the counting stage (11) connected to the output of the AND gate (U 5), has an input of the AND gate (U 4) is connected.

13. Microprogram mechanism according to claim 1, characterized in that the output of the last counting stage (16) of the microprogram steps generating arrangement with the reset input of the bistable circuit of the second input circuit and an OR gate (O 1) with the second inputs of the AND gates (! 72, t / 3) is connected.

14. Microprogram mechanism according to claim 13, characterized in that the reset output of the bistable circuit of the second input circuit is at the second input of the AND gate (1/4), the output of which is via an OR gate (oil), the second inputs of the AND gates (JJ2, t / 3).