DE1762840C3 - Synchronous binary-decimal forward and backward counter - Google Patents
Synchronous binary-decimal forward and backward counterInfo
- Publication number
- DE1762840C3 DE1762840C3 DE19681762840 DE1762840A DE1762840C3 DE 1762840 C3 DE1762840 C3 DE 1762840C3 DE 19681762840 DE19681762840 DE 19681762840 DE 1762840 A DE1762840 A DE 1762840A DE 1762840 C3 DE1762840 C3 DE 1762840C3
- Authority
- DE
- Germany
- Prior art keywords
- flip
- counting
- flop
- code
- decimal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised Effects 0.000 title claims description 5
- 230000000295 complement Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000006011 modification reaction Methods 0.000 claims 1
- 239000003973 paint Substances 0.000 claims 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N HCl Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- 241000282941 Rangifer tarandus Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003340 mental Effects 0.000 description 1
Description
zählen die gleichen Kombinationen von Flip-Flop- 65 F i g. 1 ist in der Tabelle nach F i g. 2 die Lösung für Lagen überschlagen werden. Es sind zusätzliche Bau- einen Gewichtskode 2, 4, 2, 1 gegeben. Beim Vorelemente und Verbindungen notwendig, wodurch die wärtszählen werden die Lagen 2 bis 7 einschließlich Zählerschaltung umfangreich, unübersichtlich und und beim Rückwärtszählen die Lagen 0 bis 5 ein-count the same combinations of flip-flops 65 F i g. 1 is in the table according to FIG. 2 the solution for Layers are skipped over. There are additional construction and weight codes 2, 4, 2, 1. At the pre-elements and connections are necessary, whereby the increments are the positions 2 to 7 inclusive Counter circuit extensive, confusing and and when counting down the positions 0 to 5
schließlich überschlagen. Beim Dekodieren ist es ein- dazu ist die Leitung Zi2 zwischen dem Ausgang S desfinally overturn. When decoding it is essential to use the line Zi 2 between the output S of the
deutig möglich, die Lagen 0 und 6 beide als den FIiP-FlOpSFF1 und dem UND-Tor 19 vorgesehen.clearly possible, the positions 0 and 6 are both provided as the FIiP-FlOpSFF 1 and the AND gate 19.
Zahlenwert 0 und die Lagen 1 und 7 beide als den Nach der Erfindung werden beim RückwärtszählenNumerical value 0 and the positions 1 and 7 both as the According to the invention, when counting down
Zohlenwert I zu dekodieren. die Lagen 8 bis 13 einschließlich überschlagen, undDecode the number I. skip layers 8 to 13 inclusive, and
F i g. 3 zeigt ein Schema eines synchrocen binär- 5 zwar durch die gleichen, jedoch teilweise komple-F i g. 3 shows a scheme of a synchrocal binary 5, although it is made up of the same but partly complete
dezimalen Vorwärts- und Rückwärtszählers, dem die mentären Maßnahmen wie beim Vorwärtszählen. Derdecimal up and down counter, to which the mental measures as with up counting. the
Tabelle nach F i g. 1 zugrunde liegt. Z ist der Zähl- Flip-Flop FF2 geht nur dann von der Lage 1 in dieTable according to FIG. 1 is based. Z is the counting flip-flop FF 2 only goes from position 1 to
abschnitt und D der Dekodierabschnitt. FF,, FFit LageO über, wenn der Flip-Flop FF4 die O-Lagesection and D the decoding section. FF ,, FF it position O over when the flip-flop FF 4 has the O position
FFV FFn sind Flip-Flops. 1, 2, 4, 5, 7, 8, 10, 11,13, einnimmt; um dies zu bewirken, ist die Leitung I1 FF V FFn are flip-flops. 1, 2, 4, 5, 7, 8, 10, 11, 13, takes; to do this, line I is 1
14, 16, 17, 20, 22„ 23 sind UND-Tore, 3, 6, 9, 12, io zwischen dem Ausgang d des Flip-Flops FF4 und14, 16, 17, 20, 22, 23 are AND gates, 3, 6, 9, 12, io between the output d of the flip-flop FF 4 and
15, 18, 21, 24 sind ODER-Tpre. Es sei bemerkt, daß dem UND-Tor 11 vorgesehen. Der Flip-Flop FF4 die logische Funktion, die einen Komplex von Toren geht von der Lage 0 in die Lage 1 über, wenn der15, 18, 21, 24 are OR-Tpre. It should be noted that the AND gate 11 is provided. The flip-flop FF 4 the logical function that a complex of goals goes from position 0 to position 1 when the
I, 2, 3; 4, 5, 6 usw. bilden, in den meisten Fällen Flip-Flop FF3 von der Lage 0 in die Lage 1 umkippt, bereits völlig oder teilweise in den Kreis eines z. B. Der Flip-Flop FF4 geht wieder von der Lage 1 in die integrierten Flip-Flop-Elementes aufgenommen sein 15 Lage 0 zurück, wenn der Flip-Flop FF1 von der kann, was in Fig. 3 durch gestrichelte VierecksI, Lage0 in die Lage 1 umkippt; dazu ist die Leitungf2 I, 2, 3; 4, 5, 6, etc. form, in most cases flip-flop FF 3 flips over from position 0 to position 1, already completely or partially in the circle of a z. B. The flip-flop FF 4 goes back from the position 1 in the integrated flip-flop element 15 position 0 back when the flip-flop FF 1 can what is shown in Fig. 3 by dashed square I, position 0 overturns in position 1; this is the line f 2
II, HI, IV dargestellt ist. Den Klemmen Q und ~Q des zwischen dem Ausgang α des Flip-Flops FF1 und Flip-Flop-Elementes I werden die zu zählenden Im- dem UND-Tor 23 vorgesehen.II, HI, IV is shown. The terminals Q and Q of the between the output α of the flip-flop FF 1 and the flip-flop element I are provided with the IM AND gate 23 to be counted.
pulse, bei Vorschaltung einer Dekade deren Über- Das Dekodieren erfolgt in bekannter Weise mittels tragssignale, angeboten. An den Klemmen Q und ~Q 20 z. B. der UND-Tore U0 bis U0 einschließlich im Deam Ausgang des Flip-Flop-Elementes IV erscheinen kodierabschnitt D, d. h., daß nach der Erfindung die Übertragssignale für eine nächste Dekade. Über dann die Lagen 8 und 14 je als der Zahlenwert 8 die Leitung Cl der Dekade wird sämtlichen UND- und die Lagen 9 und 15 je als der Zahlenwert 9 deToren 1, 2, 4, 5, 7 ... 23 ein Zeitgeberimpuls zur kodiert werden. Zum Feststellen einer O-Lage des Synchronisierung zugeführt. Falls vorwärts gezählt 25 Flip-Flops FF1 wird dessen 3-Ausgang benutzt, und wird, ist die Leitung H spannungsführend und dem- ebenso wird zum Feststellen einer 1-Lage des Flipnach sind die UND-Tore 1, 4, 7, 10, 13, 16, 19, 22 FlopsFF1 dessen α-Ausgang benutzt, usw. Wenn z.B. vorbereitet. Falls rückwärts gezählt wird, ist die Lei- die Zahl 5 im 8, 4. 2, 1-Kode, die durch 01Ql dartung Γ spannungsführend, und die UND-Tore 2, 5, 8, gestellt wird, an Hand der letzten Symbole dekodiert 11, 14, 17, 20, 23 sind vorbereitet. Um zu verhüten, 30 werden muß, bedeutet dies, daß der α-Ausgang des daß beim Wechseln von Vorwärts- und Rückwärts- Flip-Flops FFV der 5-Ausgang des Flip-Flops FF2 zählen Flip-Flops in unerwünschter Weise umschla- und der c-Ausgang des Flip-Flops FF5 mit dem gen, bewirkt der Zeitgeberimpuls, daß ein Wechsel UND-Tor U5 der Vorrichtung D verbunden sein des Spannungszustandes der Leitungen H und T nur müssen.pulse, if a decade is connected in front of it, the decoding is carried out in a known manner by means of carry signals. At terminals Q and ~ Q 20 z. B. the AND gates U 0 to U 0 including in the Deam output of the flip-flop element IV appear coding section D, that is, according to the invention, the carry signals for a next decade. Via the layers 8 and 14 each as the numerical value 8, the line Cl of the decade is coded a timer pulse for all AND and the layers 9 and 15 each as the numerical value 9 of gates 1, 2, 4, 5, 7 ... 23 will. To determine an O-position of the synchronization supplied. If 25 flip-flops FF 1 are counted up, the 3-output is used and the line H is live and the AND gates 1, 4, 7, 10, 13, 16, 19, 22 FlopsFF 1 whose α-output uses, etc. If, for example, prepared. If counting backwards, the number 5 in the 8, 4, 2, 1 code, which is set live by 01Ql dartung Γ, and the AND gates 2, 5, 8, is decoded using the last symbols 11, 14, 17, 20, 23 are prepared. To prevent it from becoming 30, this means that the α-output of the flip-flops flip-flops flip-flops in an undesirable manner when changing forward and backward flip-flops FF V counting the 5-output of flip-flop FF 2. and the c output of the flip-flop FF 5 with the gene, the timer pulse causes a change AND gate U 5 of the device D to be connected to the voltage state of the lines H and T only.
dann erfolgt, wenn die UND-Tore geschlossen sind. 35 Eine in bezug auf das Synchronisieren mittels eines Dies ist z. B. in einfacher Weise möglich mittels eines Zeitgeberimpulses einigermaßen abgeänderte Ausvom Zeitgeberimpuls synchronisierten Speicherele- führungsform der Zählvorrichtung ist im Prinzip in mentes, das eine Spannungssustandsänderung für die F i g. 4 dargestellt. Die Leitung H und die Zeitgeber-Leitungen H und T erst dann an diese Leitungen impulsleitung Cl führen zu einem UND-Tor SH und weitergibt, wenn die UND-Tore vom Zeitgeberimpuls 40 die Leitung T und die Zeitgeberimpulsleitung Ci fühgeschlossen worden sind. Das Vorwärtszählen des ren zu einem UND-Tor ST. Die Leitung HCl führt Zählerabschnitts Z erfolgt genau wie bei der be- dann eine synchronisierende Zeitgeberimpulsspankannten Vorrichtung. Das Überschlagen der Flip- nung für das Hinzählen und die Leitung TCl führt Flop-Lagen 10 bis 15 einschließlich wird auf be- eine solche Spannung für das Rückwärtszählen. Dakannte Weise erreicht: Die Flip-Flops FF1 und FF4 45 mit wird verhütet, daß beim Wechseln von Vorwärtsarbeiten normalerweise als Binärzähler. Der Flip- und Rückwärtszählen Flip-Flops in unerwünschter Flop FF9, arbeitet für das Umkippen aus einer Lage 1 Weise umkippen. Der Unterschied gegenüber der in eine Lage 0 normal, kippt aber nur da.in aus der Vorrichtung nach F i g. 3 besteht lediglich darin, daß Lage 0 in die Lage 1 um wenn überdies der Flip-Flop keine besondere Zeitgeberimpulsleitung Cl mit jedem FFi die 0-Lage einnimmt; um dies zu bewirken, ist 5° UND-Tor 1, 2, 4, 5, ... verbunden ist und daß die die Leitung Zi1 zwischen dem Ausgang d des Flip- H- und Γ-Leitungen der F i g. 3 jetzt die HCl- und Flops FFx und dem UND-Tor 7 vorgesehen. Der TC/-Leitungen sind.occurs when the AND gates are closed. 35 One related to synchronizing by means of a die is e.g. B. possible in a simple manner by means of a timer pulse somewhat modified from the timer pulse synchronized storage element guide form of the counting device is in principle in Mentes that a voltage state change for the F i g. 4 shown. The line H and the timer lines H and T only then to these lines impulse line Cl lead to an AND gate S H and passes on when the AND gates from the timer pulse 40, the line T and the timer pulse line Ci have been closed. Counting up the ren to an AND gate S T. The line HCl carries the counter section Z exactly as in the case of the device then known as a synchronizing timer pulse span. The rollover of the flip-over for the counting up and the line TCl leads flop positions 10 to 15 inclusive will be such a voltage for the down counting. Achieved in a known manner: The flip-flops FF 1 and FF 4 45 with is prevented that when changing from forward work normally as a binary counter. The flip-down and down counting flip-flops in unwanted flop FF 9 , works for tipping over from a layer 1 way of tipping over. The difference compared to that in a position 0 is normal, but only tilts there out of the device according to FIG. 3 is merely that the position 0 in layer 1, moreover, when to the flip-flop no special timing pulse line CL with each FFi the 0 position occupies; to achieve this, 5 ° AND gate 1, 2, 4, 5, ... is connected and that the line Zi 1 between the output d of the flip H and Γ lines of the F i g. 3 now the HCl and flops FF x and the AND gate 7 provided. The TC / lines are.
Flip-Flop FFt kippt von der Lage 0 in die Lage 1, Es sei bemerkt, daß eine Ausführungsform einer wenn der vorhergehende Flip-Flop FF3 von der Vorrichtung nach der Tabelle der Fig. 2 bei entLage 1 in die Lage 0 kippt. Der Flip-Flop FF4 geht 55 sprechenden Änderungen die gleiche ist wie die Ausgeht von der Lage 1 in die Lage 0 über, wenn der führung der F i g. 3 oder 4 nach der Tabelle der Flip-Flop FF1 von der Lage 1 in die Lage 0 umkippt; F i g. 1.Flip-flop FF t toggles from position 0 to position 1. It should be noted that one embodiment of the device flips into position 0 when the previous flip-flop FF 3 of the device according to the table of FIG. The flip-flop FF 4 goes 55 speaking changes is the same as the starting point from position 1 to position 0 when the leadership of the F i g. 3 or 4 according to the table, the flip-flop FF 1 flips over from position 1 to position 0; F i g. 1.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (1)
einer binärdezimalen Dekodiervorrichtung besteht. Fig. 4 ein Schema einer Modifikation der Vor-NEN of flip-flop layers are rolled over, as well as down counter according to the invention,
a binary decimal decoder. Fig. 4 is a diagram of a modification of the
der eindeutig unterscheidbaren Kombinationen der Bei Verwendung des 8, 4, 2, 1-Kodes werden beimstands (marked with »0 * and» L «), with which 15 including the 16 flip-flop positions of four are worked in the binary number system. The number of flip-flops FF 1 , FF S , FF S , FF 1 .
the clearly distinguishable combinations of When using the 8, 4, 2, 1 code, the
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL6712934 | 1967-09-22 | ||
NL6712934A NL6712934A (en) | 1967-09-22 | 1967-09-22 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1762840A1 DE1762840A1 (en) | 1970-09-17 |
DE1762840B2 DE1762840B2 (en) | 1976-10-21 |
DE1762840C3 true DE1762840C3 (en) | 1977-08-18 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1762840C3 (en) | Synchronous binary-decimal forward and backward counter | |
DE1815824A1 (en) | Count encoder for multi-channel pulse code modulation | |
DE2244741C3 (en) | Arrangement for the digital measurement of a physical quantity by a pulse counter with a whole invariable counting base | |
DE1762840B2 (en) | SYNCHRONOUS BINARY DECIMAL FORWARD AND REVERSE COUNTER | |
DE1806749C3 (en) | ||
DE1766432B1 (en) | Digital voltmeter | |
DE1181274B (en) | Counter arrangement made up of magnetic core storage elements | |
DE1211687B (en) | System for linear systematic coding | |
DE1762650B2 (en) | FORWARD AND REVERSE COUNTING RELAY CHAIN | |
DE1766432C (en) | Digital voltmeter | |
DE1299714B (en) | Circuit arrangement for an electronic decimal counter | |
AT216253B (en) | Adding machine | |
DE1537370C3 (en) | Circuit arrangement for electronic teletype signal transmitters | |
DE432435C (en) | Calculating machine with independent division | |
DE1955917B2 (en) | PULSE COUNTER ARRANGEMENT | |
DE2704258A1 (en) | DIGITAL-ANALOG CONVERTER | |
DE2266021C3 (en) | Circuit breaker for ring counter | |
DE1549387C (en) | Electronic arithmetic unit for carrying out divisions | |
DE1153418B (en) | Electronic counter | |
DE1138823B (en) | Circuit arrangement for counting homopolar pulses and for pulse distribution | |
DE2328039C3 (en) | Data entry device | |
DE2102808A1 (en) | Digital frequency divider | |
DE2022801A1 (en) | Reversible pulse counter and shift register | |
DE1151961B (en) | Circuit arrangement for comparing decimal numbers | |
DE1035943B (en) | Device for converting decimal numbers into binary numbers or vice versa |