DE1589920C

DE1589920C - Method for producing an inte gnerten semiconductor circuit

Info

Publication number: DE1589920C
Authority: DE
Inventors: John George Port Ewen Regh Joseph Wappingers Falls Seto David Kenroku LaGrangeville N Y Kren (V St A ) HOIj 23 24
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Publication date: 1971-09-16

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit gegenseitig elektrisch isolierten Bereichen für verschiedene in der integrierten Halbleiterschaltung zusammengefaßte Schaltungselemente, bei dem unter Verwendung einer Oxydmaske auf der Oberfläche eines Ausgangs-Halbleiterplättchens ein den Halbleiterisolationsbereichen, innerhalb der die gewünschten Schaltungselemente hergestellt werden, entsprechendes erstes Kanalmuster in das Halbleiterplättchen eingeätzt wird, danach auf die mit den Kanälen durchsetzte Oberfläche des Plättchens eine Schicht aus dielektrischem Material aufgebracht wird, dann nach dem Abscheiden von Halbleitermaterial auf die dielektrische Schicht die Rückseite des Plättchens abgeätzt wird, bis die tiefsten Stellen der isolierenden dielektrischen Schicht erscheinen und schließlich in den so erhaltenen isolierten Bereichen die Schaltungselemente hergestellt werden.The present invention relates to a method for manufacturing a semiconductor integrated circuit with mutually electrically isolated areas for different areas combined in the integrated semiconductor circuit Circuit elements in which, using an oxide mask on the surface of an output semiconductor die, one of the semiconductor isolation regions, within which the desired circuit elements are produced, the same first channel pattern is etched into the semiconductor wafer, then onto the one with the channels interspersed surface of the plate a layer of dielectric material is applied, then after the deposition of semiconductor material on the dielectric layer, the rear side of the plate is etched away until the deepest points of the insulating dielectric layer appear and finally in the circuit elements are produced from the isolated regions thus obtained.

Bereits in den Anfängen der Halbleitertechnik, die etwa kurz nach der Entwicklung des Transistors zu datieren sind, wurden große Anstrengungen gemacht, mikrominiaturisierte bzw. mikroelektronische Schaltungen herzustellen, wobei eine Vielzahl von einzelnen Halbleiterbauelementen in umfassenderen Gesamtanordnungen zusammenzufassen waren.Already in the beginning of the semiconductor technology, which about shortly after the development of the transistor to great efforts have been made to create microminiaturized or microelectronic circuits manufacture, wherein a plurality of individual semiconductor components in more comprehensive overall arrangements were to be summarized.

Obwohl die einzelnen Halbleiterbauelemente selbst weitgehend bis auf sehr kleine Abmessungen miniaturisiert wurden, die in der Größenordnung von einigen 25 μηι lagen, so hielt doch die gleichzeitige Verkleinerung der Gesamtkonfiguration von Schaltungen nicht Schritt mit der Miniaturisierung der Halbleiterbauelemente selbst. Gedruckte Schaltungen und andere Verfahren wurden bisher dazu benutzt, eine möglichst hohe Packungsdichte der Gesamtschaltungen zu erreichen. Erst in der letzten Zeit jedoch wurden sogenannte integrierte Schaltungen auch für die Herstellung größerer Gesamtschaltungsanordnungen realisierfund praktisch benutzt.Although the individual semiconductor components themselves are largely miniaturized down to very small dimensions were that were in the order of some 25 μm, but the simultaneous reduction in size held The overall configuration of circuits does not keep pace with the miniaturization of semiconductor components itself. Printed circuits and other methods have previously been used to create a to achieve high packing density of the overall circuits. Only recently, however, have so-called integrated circuits can also be realized for the production of larger overall circuit arrangements practically used.

Eine Herstellungsmethode für integrierte Schaltungen ging so vor, daß zunächst die aktiven Halbleiterbauelemente selbst in weitgehend konventioneller Weise in einer Folge von Diffusionsschritten hergestellt wurden, bei denen die verschiedenen gewünschten Dotierungsmaterialien in ein Halbleiterplättchen eindiffundiert wurden. Durch Zerteilen der in großer Anzahl gleichzeitig auf einem Halbleiterplättchen hergestellten Bauelemente erhielt man Einzelelemente, welche »Chips« genannt werden. Diese »Chips« wurden dann in die Schaltung bzw. in ein Modul eingefügt und die verschiedenen, manchmal in komplizierter Weise durchzuführenden Verbindungen untereinander mit Hilfe des Verfahrens der gedruckten Schaltungen realisiert. Passive Elemente wie Widerstände, die bei den Schaltungen erforderlich sind, wurden einfach durch Niederschlagen von Material mit geeigneten spezifischen Widerständen auf das Modul hergestellt. In ähnlicher Weise wurden andere, passive Komponenten auf das Modul aufgebracht. An integrated circuit manufacturing method proceeded in such a way that initially the active semiconductor components themselves were largely conventional Were produced in a sequence of diffusion steps in which the various desired Dopants were diffused into a semiconductor wafer. By dividing the into large Number of components produced simultaneously on a semiconductor wafer resulted in individual elements, which are called "chips". These "chips" were then in the circuit or in a Module inserted and the various connections that have to be made, sometimes in a complicated manner realized with the help of the printed circuit process. Passive elements like resistors that are required in the circuits were made simply by knocking down Material with suitable specific resistances made on the module. Similarly, were other passive components applied to the module.

Die fortgeschrittenste Form der integrierten Schaltungen ist in dem sogenannten monolithischen Verfahren zu erblicken. Bei diesem wird eine große Anzahl von Schaltungselementen, seien diese nun passiver oder aktiver Natur, in einem einzigen Block oder in einem Monolithen aus Halbleitermaterial hergestellt. Im allgemeinen werden sämtliche passiven oder aktiven Komponenten an ihrem Platz innerhalb des Monolithen belassen und durch vorherbestimmte, auszusuchende Leiterzüge elektrisch so untereinander in Verbindung gebracht, daß gegebene Funktionen, z: B. eine UND/ODER-Logik, realisiert werden, oder es wurden auch auf die gesamte Weise kompliziertere Schaltungen mit Hilfe des monolithischen Verfahrens aufgebaut, wie sie beispielsweise in Datenverarbeitungsmaschinen benötigt werden, wobei geringe Gesamtvolumen realisierbar sind.The most advanced form of integrated circuits is in the so-called monolithic process to behold. This uses a large number of circuit elements, even if they are now more passive or active in nature, made in a single block or monolith of semiconductor material. In general, all passive or active components will be in place within the Leave monoliths and electrically with one another through predetermined conductor tracks to be selected brought into connection that given functions, for example an AND / OR logic, are realized, or circuits also became more complicated in the whole way by means of the monolithic process constructed as they are required, for example, in data processing machines, with a low total volume are realizable.

ίο Zur Isolierung der einzelnen Schaltungselemente untereinander innerhalb des monolithischen Blocks wurden bisher meist zwischen diesen PN-Übergängen angeordnet, die in Sperrichtung vorgespannt wurden. In vielen Fällen war die hiermit erzielbare Isolation nicht ausreichend, außerdem können sich auch unerwünschte parasitäre Effekte einstellen.ίο To isolate the individual circuit elements with each other within the monolithic block were previously mostly between these PN junctions arranged, which were biased in the reverse direction. In many cases this was the isolation that could be achieved not sufficient, and undesirable parasitic effects can also occur.

Obwohl derartige, mittels gesperrter PN-Übergänge realisierte Isolationen für eine Reihe von Schaltungsanordnungen erfolgreich angewendet werden konnten, ist es doch für Schaltungen, die mit extrem hohen Geschwindigkeiten arbeiten und außerdem reproduzierbar und zuverlässig sein sollen, höchst wünschenswert, daß die einzelnen Schaltungselemente elektrisch völlig voneinander isoliert sind, obwohl, wie bereits oben erwähnt, alle Einzelvorrichtungen innerhalb eines gemeinsamen monolithischen Blockes aus Halbleitermaterial angeordnet sind und daher vom physikalischen Standpunkt aus eine Einheit bilden.Although such isolations implemented by means of blocked PN junctions for a number of Circuit arrangements could be used successfully, it is for circuits that use extreme work at high speeds and should also be reproducible and reliable, highly desirable that the individual circuit elements are completely electrically isolated from one another, although, as mentioned above, all individual devices within a common monolithic Blocks of semiconductor material are arranged and therefore form a unit from a physical point of view form.

Die gewünschte elektrische Isolation der Schaltungselemente untereinander läßt sich nach einem anderen bekannten Verfahren auch dadurch erreichen, daß zwischen den isolierenden Bereichen Vertiefungen oder kanalartige Einschnitte hergestellt und mit isolierendem Material, z. B. mit Siliziumdioxyd (SiO₂), ausgefüllt werden. Die bisher hiermit erzielten Ergebnisse sind aber relativ unbefriedigend und nicht besonders gut reproduzierbar, auch ergeben sich Schwierigkeiten beim Einhalten gleicher Tiefenabmessungen für die isolierenden Kanäle.The desired electrical isolation of the circuit elements from one another can also be achieved by another known method in that depressions or channel-like incisions are made between the insulating areas and covered with insulating material, e.g. B. be filled with silicon dioxide (SiO ₂ ). However, the results achieved so far are relatively unsatisfactory and not particularly easy to reproduce, and difficulties arise in maintaining the same depth dimensions for the insulating channels.

Ein bekanntes, das soeben erwähnte alternative Vorgehen der sogenannten dielektrischen Isolationsmethode betreffendes Verfahren geht aus von einem mit einer Oxydmasse versehenen Halbleiterplättchen, in das ein Kanalmuster eingebracht wird, welches den Halbleiterisolationsbereichen entspricht, innerhalb derer die gewünschten Schaltungselemente hergestellt werden sollen. Auf die mit Kanälen durchzogenen Oberflächen des Plättchens wird nunmehr eine Schicht aus dielektrischem Material und darauf wiederum Halbleitermaterial aufgebracht, das mono- oder polykristallin sein kann. Schließlich wird die Rückseite des monokristallinen Ausgangshalbleiterplättchens so lange abgeätzt, bis die am tiefsten gelegenen Stellen der dielektrischen Schicht sichtbar werden.A known, the just mentioned alternative procedure of the so-called dielectric isolation method is based on a method Semiconductor wafers provided with an oxide mass, into which a channel pattern is introduced, which corresponds to the semiconductor isolation regions within which the desired circuit elements are manufactured should be. The surface of the platelet, which is traversed by channels, is now applied a layer of dielectric material and then again applied semiconductor material, the mono- or can be polycrystalline. Finally, the back of the starting monocrystalline semiconductor die becomes Etched away until the deepest points of the dielectric layer are visible will.

Es hat sich nun gezeigt, daß bei gleichförmiger Ausbildung der Kanäle sich an den Stellen, an denen zwei Kanäle sich kreuzen oder miteinander eine Ecke bilden, eine Überätzung stattfindet, so daß an den genannten Stellen es nicht möglich ist, ohne besondere zusätzliche Maßnahmen einen gleichförmigen Kanalverlauf zu gewährleisten.It has now been shown that with a uniform design of the channels at the points where two channels cross or form a corner with one another, an overetching takes place, so that at the mentioned places it is not possible without special additional measures a uniform To ensure channel course.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, das es gestattet, eine Vielzahl örtlich getrennter Bereiche innerhalb eines monolithischen Blockes ausreichend gegeneinander zu isolieren, wobei die obengenanntenThe present invention is therefore based on the object of specifying a method that allows a large number of spatially separated areas within a monolithic block is sufficient isolate from each other, the above

3 43 4

Nachteile der bisher bekannten Verfahren vermieden Nach dem oben bereits beschriebenen Fotoätzwerden sollen. schritt wird eine weitere Ätzung durchgeführt, wobeiDisadvantages of the previously known methods avoided after the photo-etching already described above should. step another etching is carried out, whereby

Das Verfahren nach der Lehre der vorliegenden diese speziell an den offengelegten Stellen der Oxyd-Erfindung ist eine Weiterbildung des eingangs er- schicht 18 wirken soll, um die Vertiefungen 20 und wähnten Verfahrens und bedient sich der oben skiz- 5 22, wie sie in F i g. 3 und 4 gezeigt sind, hervorzuzierten dielektrischen Isolationsmethode; es besteht rufen. Hierzu wird eine chemische Ätzlösung in der darin, daß bei der Herstellung der Oxydmaske die Form einer 5:2:1-Mischung aus Salpeter-, Essig-Oxydschicht an den Schnittpunkten der kanalartigen und Fluorwasserstoffsäure in der genannten Reihen-Linienführung nicht völlig entfernt wird, sondern folge benutzt bzw. auch eine Lösung im Verhältnis zwischen den verschiedenen Linienführungen Oxyd- io 95:5 aus Salpeter- und Fluorwasserstoffsäure in der material als Ätzsperre belassen wird, und in der genannten Reihenfolge benutzt.
Oxydschicht zur Einhaltung einer definierten Kanal- Aus F i g. 1 ist weiter zu ersehen, daß Abstände 15 tiefe ein zweites, mit dem ersten nicht örtlich zusam- innerhalb der Linienführung des Ätzmusters 14 einmenfallendes Muster eingebracht wird, daß dieses gehalten sind, d. h., die Vertiefungen der Linienzüge Tiefenlehremuster zusammen mit dem ersten Kanal- 15 stoßen nicht aneinander, und zwischen den aneinanmuster daraufhin geätzt wird, daß nach dem Entfer- dergrenzenden Bereichen dieser Peilkanäle verbleibt nen der Oxydschicht die Rückseite des Halbleiter- Oxydmaterial.The method according to the teaching of the present invention, specifically at the disclosed points of the Oxyd invention, is a further development of the layer 18 at the beginning is intended to act around the depressions 20 and mentioned method and uses the above sketch 22, as shown in F i g. 3 and 4, illustrated dielectric isolation method; there is call. For this purpose, a chemical etching solution is used in such a way that during the production of the oxide mask the form of a 5: 2: 1 mixture of nitric, vinegar-oxide layers at the intersections of the channel-like and hydrofluoric acid is not completely removed in the series lines mentioned, but use a solution in the ratio between the various lines Oxyd- io 95: 5 from nitric and hydrofluoric acid in the material is left as an etching barrier, and used in the order mentioned.
Oxide layer to maintain a defined channel from F i g. 1 it can also be seen that gaps 15 deep a second pattern that does not coincide locally with the first within the lines of the etching pattern 14 is introduced, that this is held, that is, the depressions of the lines of depth gauge pattern together with the first channel 15 do not butt against one another, and between the one-to-one patterns it is etched so that after the remover-bordering areas of these bearing channels, the back of the oxide layer remains the back of the semiconductor oxide material.

plättchens bis zu einer Planarität von etwa 0,5 μΐη Da die obengenannten chemischen Ätzlösungenplatelets up to a planarity of about 0.5 μΐη Since the above chemical etching solutions

geläppt wird und daß gleichzeitig mit dem Aufbrin- zur Behandlung des Halbleitermaterials des Halblei-is lapped and that simultaneously with the application for treatment of the semiconductor material of the semiconductor

gen von Halbleitermaterial auf die dielektrische ao terkörpers ihre Ätzwirkung nach allen Richtungengene of semiconductor material on the dielectric ao terkörpers their etching effect in all directions

Schicht eine periphere Kante aus Halbleitermaterial hin entfalten, ergibt sich bei der Behandlung mitUnfolding a peripheral edge of semiconductor material towards the layer results from the treatment with

an der Rückseite des Plättchens angebracht wird. diesen Agenzien ein geschlossenes Muster, d. h., dasis attached to the back of the plate. these agents have a closed pattern, d. h., that

Im folgenden wird an Hand eines bevorzugten Muster der Vertiefungen oder Kanäle 20 innerhalbIn the following, on the basis of a preferred pattern of the recesses or channels 20 within

Ausführungsbeispieles die Erfindung unter Zugrunde- der Oberfläche des Plättchens 12, wie sie in denEmbodiment of the invention based on the surface of the plate 12, as shown in the

legung der Figuren näher beschrieben. 25 F i g. 3 und 4 gezeigt sind, werden nach dem Ätzenlaying of the figures described in more detail. 25 Fig. 3 and 4 are shown after etching

Die Fig. 1 bis 7 veranschaulichen verschiedene einen kontinuierlichen bzw. zusammenhängendenFigures 1 to 7 illustrate various one continuous or contiguous

Zwischenstufen des Verfahrens nach der Lehre der Verlauf aufweisen.Intermediate stages of the process according to the teaching of the course.

Erfindung. Das oben beschriebene Verfahren zum Ätzen derInvention. The method described above for etching the

Fig. 1 zeigt die Oberfläche eines.Halbleiterplätt- Kanäle 20, die ihrerseits eine elektrische IsolationFig. 1 shows the surface of a semiconductor plate channels 20, which in turn provide electrical insulation

chens 10, die ein aus geätzten Kanälen bestehendes 30 innerhalb des monolithischen Blocks bewerkstelligenchens 10 that create a 30 made of etched channels within the monolithic block

Muster 14 und 16 aufweist. Dieses Ätzmuster wird sollen, ist so auszuführen, daß eine gleichförmigePattern 14 and 16 has. This etching pattern is intended to be carried out in such a way that a uniform

durch Offenlegung von Teilgebieten innerhalb einer Ätztiefe erreicht wird, was für die Realisierung desis achieved by exposing sub-areas within an etching depth, which is essential for the realization of the

das Plättchen bedeckenden Oxydschicht mittels eines Erfindungsgedankens von Bedeutung ist.the oxide layer covering the platelet is of importance by means of an idea of the invention.

Fotolackverfahrens in bekannter Weise hergestellt. Würde man nämlich nicht in der beschriebenenPhotoresist method produced in a known manner. You wouldn't be in the one described

Hierzu wird die Oberfläche 12 zunächst völlig mit 35 Weise vorgehen, so würden sich Ätztiefen ergeben, einer Oxydschicht 18 bedeckt. Für den Fall, daß als die an den Punkten tiefer ausfallen, an denen die Halbleitergrundmaterial Silizium benutzt wird, kann Linienführungen der geätzten Kanäle in Form von diese Oxydschicht aus Siliziumdioxyd (SiO₉) be- Vertiefungen einander schneiden. Mit Hilfe der vielstehen. Das gewünschte Kanalmuster 14 wird da- leicht am besten mit Ätzschranke oder Ätzinhibitor durch hergestellt, daß eine Abdeckschicht aus einem 40 zu bezeichnenden Abständen in Form von stehenge-Fotolack über die gesamte Oxydschicht aufgebracht ' bliebenem Material 15 erreicht man in effektiver wird. Hierbei werden alle Oberflächenteile der Oxyd- Weise, daß gerade an diesen Punkten eine schnellere schicht durch die Maskierung abgedeckt, ausgenom- Ätzrate verhindert wird. Will man z. B. eine allgemen diejenigen Teile, an denen eine Ätzwirkung er- meine Ätztiefe des Kanals von etwa 13 μηα erreichen, wünscht ist. Das vorgesehene kreisförmige Kanal- 45 so wird eine günstige Abmessung einer solchen Ätzmuster 16 wird ebenfalls auf die genannte Weise in barriere etwa 4 μΐη betragen.For this purpose, the surface 12 will initially proceed in a completely 35 manner, so that etching depths would result, an oxide layer 18 covered. In the event that the points at which the basic semiconductor material silicon is used are deeper than those, the lines of the etched channels in the form of this oxide layer of silicon dioxide (SiO ₉ ) can intersect with one another. With the help of a lot of standing. The desired channel pattern 14 is therefore best produced with an etching barrier or an etching inhibitor, so that a cover layer consisting of a distance to be identified in the form of photoresist applied over the entire oxide layer is achieved more effectively. In this case, all surface parts are prevented in the oxide manner that precisely at these points a faster layer is covered by the masking, except for the etching rate. Do you want z. B. a general those parts on which an etching effect he achieve my etching depth of the channel of about 13 μηα is desirable. The provided circular channel 45 is a favorable dimension of such an etched pattern 16 will also be about 4 μm in the aforementioned manner in barrier.

die Oxydschicht 18 eingebracht. Die nicht zusam- Entsprechend der F i g. 3 wurde die Oxydschichtthe oxide layer 18 introduced. The not co- According to the F i g. 3 became the oxide layer

menhängenden Kanalbereiche des Linienmusters 14 18 von der Oberfläche des Plättchens entfernt. Es seiHanging channel areas of the line pattern 14 18 removed from the surface of the plate. Be it

sind mit 14 a, 14 b, 14c, 14 d, 14 e und 14/ bezeich- ebenfalls angemerkt, daß die Tiefe der Aussparungare marked with 14 a, 14 b, 14c, 14 d, 14 e and 14 / also noted that the depth of the recess

net. Die Oxydabdeckung verbleibt auf der Oberfläche 50 22 in Fig. 3, welche durch Ätzen an der Stelle desnet. The oxide cap remains on surface 50 22 in FIG. 3, which is etched in place of the

12, ausgenommen im Bereich der Muster 14 und 16. früheren Durchbruchs entsteht, etwas größer ist, als12, except in the area of patterns 14 and 16. earlier breakthrough occurs, is slightly larger than

An diesen Stellen erfolgt eine Entfernung der Oxyd- es derjenigen der Kanäle 20 entspricht. Diese Ein-At these points, the oxide is removed - it corresponds to that of the channels 20. This one

schicht, was in bekannter Weise durch Ätzen mit kerbung 22 kann später als Tiefenmaß innerhalb deslayer, which in a known manner by etching with notch 22 can later be used as a depth gauge within the

Fluorwasserstoffsäure erfolgt. Anschließend kann die Gesamtverfahrens (Tiefenlehre) benutzt werden,Hydrofluoric acid takes place. Then the overall method (depth gauge) can be used,

noch vorhandene Fotolackschicht entfernt werden. 55 Wie aus F i g. 3 hervorgeht, wird die Dicke desany remaining photoresist layer must be removed. 55 As shown in Fig. 3, the thickness of the

Das Plättchen 10, auf welches die obengenannten Plättchens 10 weiterhin bis auf eine Dicke von etwaThe plate 10, on which the above-mentioned plate 10 continues up to a thickness of about

Verfahrensschritte anzuwenden sind, wird zunächst 75 μΐη reduziert. Dies wird dadurch erreicht, daß dasProcess steps are to be applied, is initially reduced to 75 μΐη. This is achieved by the

in die Grundform geschnitten, mittels Läppung zu behandelnde Plättchen auf einen ebenen Polier-cut into the basic shape, using lapping the platelets to be treated on a flat polishing

u. dgl. so behandelt, daß die Dicke etwa 35 μηι be- block aufgebracht wird, wobei die geätzte, mit Ka-and the like. Treated so that the thickness is applied about 35 μm block, the etched, with Ka-

trägt. Anschließend wird die Dicke dieser Plättchen 60 nälen durchzogene Oberfläche 12 zum Block hinge-wearing. The thickness of these platelets 60 is then added to the solid surface 12 to form the block.

auf einen Wert zwischen 14 und 16 μηι reduziert. wandt ist. Die Montage selbst wird durch Aufpressenreduced to a value between 14 and 16 μm. turns is. The assembly itself is done by pressing

Die Oberfläche 12 wird größtenteils bis zu einer des Plättchens 10 auf den mit Klebmasse bestriche-The surface 12 is largely up to one of the platelets 10 on the coated with adhesive

Oberflächengüte von etwa 1 μπι poliert, d. h., absolute nen Block bewirkt. Die Oberfläche 24 des PlättchensSurface quality of about 1 μπι polished, d. i.e., an absolute block. The surface 24 of the platelet

Planarität ist nicht wesentlich bei diesem Prozeß, 10 wird mit hoher Präzision auf eine Planarität vonPlanarity is not essential in this process, a planarity of 10 is made with high precision

weil eine Parallelität der beiden Oberflächen in einem 65 0,5 μπι unter hoher Paralleltoleranz geläppt,because a parallelism of the two surfaces in a 65 0.5 μm lapped with a high parallel tolerance,

späteren Verfahrensschritt erzielt wird. Die auf der Die oben beschriebene Prozedur zum präzisen Läp-Plättchenfläche 12 aufliegende Oxydschicht 18 ist pen des Plättchens 10 hat den Zweck, eine möglichstlater process step is achieved. The procedure described above for the precise lapping plate surface 12 overlying oxide layer 18 is pen of the plate 10 has the purpose of a possible

etwa 0,5 bis 1 μΐη dick. gleichförmige Plättchendicke und Ebenheit zu be-about 0.5 to 1 μm thick. uniform plate thickness and flatness

kommen, was von besonderer Wichtigkeit für die Realisierung des Erfindungsgedankens ist. Würde man nicht in der oben beschriebenen Weise verfahren, so würde eine gleichförmige Tiefe an den Enden der Kanäle 20 und 22 zwischen den Kanalböden und der Oberfläche 24 nicht erzielbar sein, und damit wären die Voraussetzungen für eine gleichförmige Kanalätzung und eine gleichförmige chemische Polierung der freigelegten Stellen an den Kanälen nicht mehr erfüllt.come, which is of particular importance for the realization of the inventive idea. Would not proceeding in the manner described above would result in a uniform depth at the ends of the channels 20 and 22 between the channel bottoms and the surface 24 cannot be achieved, and thus would be the prerequisites for a uniform channel etch and a uniform chemical Polishing of the exposed areas on the canals no longer fulfilled.

Nach Abmontieren und Reinigung wird die zu ätzende Oberfläche 12 des Plättchens 10 mit einer Schicht 26 aus Siliziumoxyd oder Siliziumdioxyd bedeckt, was durch bekannte Verfahren erreicht werden kann, wobei die einzuhaltende Dicke bei etwa 3 μηι liegt. Der erste Teil der Schicht 26 wird durch thermische Oxydation von etwa 0,5 μΐη Dicke hergestellt. Die Schichtdicke wird weiterhin durch Wasserdampfniederschlag auf das Siliziumdioxyd vergrößert. Hierdurch wird verhindert, daß die dünne, aktive Siliziumdioxydschicht 34 und 36, die in F i g. 5 gezeigt ist, beschädigt wird.After dismantling and cleaning, the surface 12 of the plate 10 to be etched is covered with a Layer 26 of silicon oxide or silicon dioxide covered, which can be achieved by known methods can, wherein the thickness to be maintained is about 3 μm. The first part of the layer 26 is made by thermal Oxidation made about 0.5 μm thick. The layer thickness is further increased by the precipitation of water enlarged on the silicon dioxide. This prevents the thin, active Silicon dioxide layers 34 and 36 shown in FIG. 5 is damaged.

Die Bedeckung der Oberfläche 12 einschließlich der Vertiefungen 22 und 24 mit der Schicht 26 ist gleichfalls in F i g. 5 dargestellt.The covering of the surface 12 including the depressions 22 and 24 with the layer 26 is also in FIG. 5 shown.

In den Fig. 6 und 7 sind weitere Verfahrensschritte dargestellt, welche auf die Herstellung der Oxydschicht 26 folgen. Eine Schicht 28 aus polykristallinem Silizium wird auf. die Oxydschicht 26 aufgebracht. Dies wird durchgeführt durch Benutzung eines der vielen bekannten Verfahren zum Niederschlagen von Silizium auf ein Substrat. Dies kann z. B. geschehen durch eine Reduktion von Siliziumtetrachlorid. Die untere Fläche 24, welche geläppt wurde und welche mit einer Oxydschicht bedeckt ist, ist während des Niederschiagens durch ein Quarzplättchen 30 abgeschirmt, welches einen etwas kleineren Durchmesser hat als das Plättchen 10. Auf diese Weise wird erreicht, daß eine Rinne oder Rille 32 aus Silizium auf der Oberfläche 24 gebildet wird.In FIGS. 6 and 7, further process steps are shown which relate to the production of the Oxide layer 26 follow. A layer 28 of polycrystalline silicon is applied. the oxide layer 26 upset. This is done using one of the many known methods for Deposition of silicon on a substrate. This can e.g. B. done by reducing silicon tetrachloride. The lower surface 24 which has been lapped and which is covered with a layer of oxide is, is shielded during the deposition by a quartz plate 30, which a little Has a smaller diameter than the plate 10. In this way it is achieved that a groove or groove 32 is formed from silicon on the surface 24.

Das ursprüngliche Plättchen 10, welches ein Teil der Struktur der F i g. 6 bildet, wird nun mit Fluorwasserstoffsäure geätzt und anschließend mit einer chemischen Lösung etwa im Verhältnis 5:2:1 von Salpeter-, Essig- und Fluorwasserstoffsäure oder einer 95 :5-Mischung von Salpeter- und Fluorwasserstoffsäure behandelt, nachdem das Quarzplättchen 30 entfernt wurde. Die Rille 32 aus Silizium verhütet einen Effekt, welcher normalerweise eintritt, wenn eine Ätzung durchgeführt wird, d. h., die geätzte Oberfläche wird normalerweise eine konvexe Gestalt annehmen, und die Kanten an der Außenseite werden abgerundet werden," so daß die aufzubringende Schicht' des isolierenden Oxydes nicht gleichförmig ausfallen wird. Ist jedoch die Kante 32 aus Silizium vorhanden, so wird die untere Oberfläche 24 in planarer Weise geätzt. Wie man herausgefunden hat, ist diese ringförmige Aussparung 32 bei der endgültigen Konfiguration nicht envünscht und kann durch mit Ultraschall arbeitenden Schneideverfahren oder durch Schleifen der Peripherie entfernt werden. Wie bereits erwähnt, wird das ursprüngliche Plättchen 10 so lange heruntergeätzt, bis die isolierende Oxydschicht 26 an ihrem untersten Punkt angekommen ist. Dieser Ätzschritt wird durchgeführt in einem rotierenden Teflongefäß, welches etwa den doppelten Durchmesser des Plättchens 10 besitzt, wobei mit einer starken Ätzung so lange gearbeitet wird, bis das kreisförmige Muster, d. h. der Teil der Oxydbedeckung 26, innerhalb der Aussparung 22 freigelegt ist. Anschließend wird eine schwächere Ätzung gebraucht, um das vollständige Isolationsmuster herzustellen. Das Plättchen ist während dieses Ätzsehrittes mit schwarzem Wachs auf einer Quarzscheibe montiert, so daß lediglich die Oberfläche 24 von dem Ätzmittel angegriffen wird. Durch diese Maßnahme erhält man eine bessere Planarität beim Ätzen. Wie es in F i g. 7 dargestellt ist, wird der tiefere Teil der Oxydschicht 26 durchbrochen sein, und die Oxydschichtbereiche, welche nicht die gleiche Tiefe aufweisen, werden gerade von dem weniger starken Ätzvorgang erreicht werden. Die monokristallinen Zonen 34 und 36, die in F i g. 7 gezeigt sind, sind nun völlig voneinander isoliert und fertig für weitere in konventioneller Weise durchzuführende Verfahrensschritte zur Herstellung der gewünschten integrierten Halbleitervorrichtung innerhalb der isolierten Inseln.The original wafer 10, which is part of the structure of FIG. 6 forms, is now with hydrofluoric acid etched and then with a chemical solution in a ratio of about 5: 2: 1 of Nitric, acetic, and hydrofluoric acids or a 95: 5 mixture of nitric and hydrofluoric acids treated after the quartz plate 30 has been removed. The groove 32 made of silicon prevents an effect which normally occurs when an etching is carried out, d. i.e., the etched The surface will normally take a convex shape, and the edges will be on the outside be rounded off "so that the layer of insulating oxide to be applied is not uniform will fail. However, if the edge 32 is made of silicon, the lower surface 24 becomes more planar Way etched. This annular recess 32 has been found to be in the final one Configuration undesirable and can be done by ultrasonic cutting or by Loops of the periphery are removed. As mentioned earlier, the original tile is 10 that long etched down until the insulating oxide layer 26 has reached its lowest point. This etching step is carried out in a rotating Teflon vessel, which is about twice the diameter of the plate 10 has, with a strong etch is worked so long until the circular Pattern, d. H. the portion of oxide covering 26 within recess 22 is exposed. Subsequently a weaker etch is needed to create the full isolation pattern. The platelet is mounted on a quartz disk with black wax during this etching step, so that only the surface 24 is attacked by the etchant. This measure gives you a better one Etch planarity. As shown in FIG. 7, the deeper part of the oxide layer 26 is broken through and the oxide layer areas which are not of the same depth will be straight from the less intense etching process can be achieved. The monocrystalline zones 34 and 36 shown in FIG. 7th are now completely isolated from one another and ready for further work to be carried out in a conventional manner Process steps for manufacturing the desired integrated semiconductor device within of the isolated islands.

Claims

Patent claims:

1. Method for producing an integrated semiconductor circuit with mutually electrically isolated Areas for various summarized in the integrated semiconductor circuit Circuit elements in which an oxide mask is used on the surface of a starting semiconductor die one corresponding to the semiconductor isolation regions within which the desired circuit elements are produced first channel pattern is etched into the semiconductor wafer, then onto the with the Channels penetrated surface of the plate applied a layer of dielectric material then after depositing semiconductor material on the dielectric layer the back of the plate is etched off until the deepest points of the insulating dielectric Layer appear, and finally the circuit elements in the isolated areas thus obtained are produced, characterized in that in the production of the Oxide mask does not remove the oxide layer at the intersections of the channel-like lines is completely removed, but between the various lines of oxide material as Etching barrier is left, and in the oxide layer to maintain a defined channel depth second, with the first not locally coinciding pattern is introduced that this Depth gauge pattern is then etched together with the first channel pattern that after the Removing the oxide layer from the back of the die to a planarity of about 5 μπι is lapped and that at the same time with the application of semiconductor material on the dielectric layer from a peripheral edge Semiconductor material is attached to the back of the wafer.

2. The method according to claim 1, characterized in that for the on the layer dielectric material to be applied layer polycrystalline semiconductor material is selected.

3. The method according to claim 1, characterized in that the semiconductor starting material Silicon and silicon dioxide as the material for the oxide mask and for the dielectric layer is used.

4. The method according to claim 1, characterized in that a circular depth gauge pattern is used whose diameter is in a defined ratio to the desired Channel depth.

1 sheet of drawings