DE1588465C

DE1588465C - Delay switching stage

Info

Publication number: DE1588465C
Authority: DE
Inventors: Werner 4788 Warstein Finke
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Publication date: 1972-06-08

Description

1 21 2

Die Erfindung bezieht sich auf eine Verzögerungs- des Übertragers eine Zenerdiode vorgesehen, dieThe invention relates to a delay of the transformer provided a Zener diode which

schaltstufe mit einem steuerbaren elektronischen dem ersten Schwellwertglied entgegengesetzt ge-switching stage with a controllable electronic device opposite to the first threshold value element

Schaltmittel, das in einem bestimmten durch eine polt ist.Switching means that is poled in a specific by one.

Wechselspannung vorgegebenen Zeitpunkt nach dem Bei beiden schaltungsmäßigen Ausführungsformen Einsetzen der Wechselspannung mit Hilfe von Zeit- 5 sind das zweite ÄC-Zeitglied, das mit dem des ersten gliedern verzögert schaltet. Thyristors in Reihe geschaltet ist, und die über das Eine derartige Verzögerungsschaltstufe kann bei zweite Schwellwertglied daran angeschlossene Steuereiner Steuereinrichtung für statische Wechselrichter strecke des zweiten Thyristors in gleicher Weise aufsowie auch für statische Umrichter mit Thyristoren gebaut.AC voltage predetermined time after the two circuit-like embodiments The onset of the alternating voltage with the help of time-5 is the second ÄC-time element, the one with that of the first break down delayed switches. Thyristor is connected in series, and via the Such a delay switching stage can control devices connected to the second threshold value element Control device for static inverters stretch the second thyristor in the same way as well also built for static converters with thyristors.

und Gleichstromzwischenkreis vorgesehen werden. io An Hand zweier Ausführungsbeispiele sei dieand DC link are provided. io On the basis of two exemplary embodiments, the

Sie hat die Aufgabe, die Impulsverstärker und Kipp- Erfindung näher beschrieben. Es zeigtIts task is to describe the pulse amplifier and tilting invention in more detail. It shows

stufen sowie bedarfsweise auch andere Teile der Fig. 1 und 2 Stromlaufpläne zweier Verzöge-stages and, if necessary, other parts of Figs. 1 and 2 circuit diagrams of two delay

Steuereinrichtung genau in dem Zeitpunkt eines rungsschaltstufen,Control device exactly at the point in time of a switching step,

Nulldurchganges der Wechselspannung (beispiels- F i g. 3 Diagramme, welche in der Reihenfolge a) weise der Rechteckspannung eines Multivibrators, 15 bis d) die Taktgeberwechselspannung u_T, die aus ihr der als Steuertaktgeber dient) an eine Versorgungs- hergeleiteten Leitimpulse u_s„ die Versorgungsgleichgleichspannung anzuschließen. Damit wird sicher- spannung U für eine nicht dargestellte Kippstufe 5 gestellt, daß die Steuerung des Wechselrichters mit und die von dieser abgegebene Steuerspannung u_s einer vollen Halbperiode der Taktgeberwechselspan- zeigen und die Schaltweise der Verzögerungsschaltnung einsetzt. Dieses Einsetzen wird nach dem In- 20 stufe gemäß F i g. 1 veranschaulichen und
betriebsetzen des Taktgebers absichtlich so lange F i g. 4 den Verlauf der Spannung zwischen den verzögert, bis die anlaufende Taktgeberwechselspan- Punkten A und B bei der Verzögerungsschaltstufe nung konstant und stationär geworden ist. Auf diese nach F i g. 2 und den Verlauf der Steuerspannung Weise wird der Einfluß des Prellens von Schütz- des ersten Thyristors 11.Zero crossing of the alternating voltage (for example, Fig. 3 diagrams, which in the order a) as the square wave voltage of a multivibrator, 15 to d) the clock generator AC voltage u _T , which serves as a control clock generator) to a supply-derived control pulse u _s " To connect the DC supply voltage. This ensures that the voltage U for a flip-flop 5, not shown, starts the control of the inverter with and the control voltage u _s emitted by it for a full half cycle of the clock generator alternating voltage and the switching mode of the delay circuit begins. This insertion is carried out after the stage according to FIG. 1 illustrate and
operating the clock intentionally for as long as F i g. 4 shows the course of the voltage between the delayed until the starting clock alternating voltage points A and B has become constant and steady at the delay switching stage. On this according to FIG. 2 and the course of the control voltage way, the influence of the bouncing of the contactor of the first thyristor 11.

oder Relaiskontakten auf die Steuerung beim In- 25 Bei den Darstellungen der beiden Ausführungsbetriebsetzen des Taktgebers ausgeschlossen. Der formen soll die strichpunktierte Umrahmung anVorteil der Arbeitsweise der Verzögerungsstufe liegt zeigen, daß die Verzögerungsschaltstufe als gerätealso darin, daß sie zeitgenau und prellfrei erfolgt. mäßige Einheit zu betrachten ist. Der Eingang E_v Die vorangehend erläuterte Aufgabe wird mit der Verzögerungsschaltstufe auf der linken Seite der einer Verzögerungsschaltstufe der eingangs genann- 30 Fig. 1 und 2 ist gemeinsam mit dem Eingang E_T ten Art erfindungsgemäß dadurch gelöst, daß an eine eines Taktgebers T, beispielsweise eines Multivibra-Gleichspannungsquelle über einen Schalter ein erstes tors mit Differenzierstufe, an den Ausgang einer Serien-ÄC-Glied angeschaltet ist, dessen Konden- Gleichspannungsquelle G angeschlossen. Der Taktsator die Reihenschaltung eines ersten Schwellwert- geber T gibt am Ausgang A₇ Leitimpulse k_S/ gemäß gliedes und eines weiteren ohmschen Widerstandes 35 Diagrammb) der Fig. 3 ab. Der Ausgang A_v der parallel geschaltet ist, und daß ein einen Übertrager Verzögerungsschaltstufe auf der rechten Seite der aufweisender Steuerstromkreis vorgesehen ist, der F i g. 1 und 2 ist beispielsweise an eine nicht darbei Überschreiten des Schwellwertes des ersten gestellte Kippstufe S angeschlossen. Die Schaltung Schwellwertgliedes geschlossen wird und in den je- der Verzögerungsschaltstufe ist zwischen zwei Leiweils kurz vor dem Nulldurchgang der Wechselspan- 40 tungen 1 und 2 angeordnet. Die Leitung 2 ist über nung auftretende Leitimpulse einer Polarität einge- einen Kontakt K an eine Gleichspannungsquelle G speist sind, die über den Übertrager einen ersten und zugleich auch an den Versorgungseingang E₇ Thyristor aufsteuern, dessen Anoden-Kathoden- des Taktgebers T angeschlossen. In der Leitung 1 Strecke in Reihe zu einem zweiten an der Gleich- liegt das steuerbare elektronische Schaltmittel, ein Spannungsquelle liegenden Serien-i?C-Glied liegt, 45 Thyristor 3, den die Verzögerungsschaltstufe in dessen Kondensator über ein zweites Schwellwert- einem bestimmten Zeitpunkt zündet und damit die glied der Steuerstrecke eines als elektronisches nicht dargestellte Kippstufe 5 an die Versorgungs-Schaltmittel vorgesehenen zweiten Thyristors par- spannung U legt. Die Verzögerungsschaltstufe hat allel geschaltet ist. ferner einen Steuereingang 5/, der am Impulsaus-or relay contacts to the controller when the clock is activated. The dash-dotted frame is intended to show the shape of the delay stage. The advantage of the operation of the delay stage is that the delay switching stage as a device is such that it takes place precisely in time and without bouncing. moderate unit is to be considered. The input E _v The above-explained object is achieved with the delay switching stage on the left side of a delay shift stage of the initially-called 30 Fig. 1 and 2, is jointly th to the input E _T type according to the invention solved in that a a timer T, e.g. of a multivibra DC voltage source via a switch a first gate with a differentiating stage, connected to the output of a series ÄC element, whose condensate DC voltage source G is connected. The clock, the series connection of a first threshold value transmitter T, _{emits 7} control pulses k _{S /} according to element and a further ohmic resistor 35 in diagram b) of FIG. 3 at the output A. The output A _v, which is connected in parallel, and that a transformer delay switching stage is provided on the right side of the control circuit, the F i g. 1 and 2 is connected, for example, to a not thereby exceeding the threshold value of the first set flip-flop S. The circuit of the threshold value element is closed and in each delay switching stage is arranged between two lines shortly before the zero crossing of the alternating voltages 1 and 2. The line 2 is connected to a contact K to a DC voltage source G via voltage occurring conduction pulses of one polarity, which via the transformer control a first thyristor and at the same time also to the supply input E ₇ , whose anode-cathode of the clock generator T is connected. The controllable electronic switching means, a voltage source lying series-i? C element, 45 thyristor 3, which the delay switching stage in its capacitor over a second threshold value at a certain point in time, lies in line 1 path in series with a second at the same point ignites and thus the element of the control path of a flip-flop 5, not shown as electronic, applies to the supply switching means, second thyristor voltage U. The delay switching stage has allelically switched. also a control input 5 /, which is connected to the pulse output

Eine Ausbildung der erfindungsgemäßen Verzöge- 50 gang A_T des Taktgebers T angeschlossen ist.
rungsschaltstufe besteht darin, daß im Steuerstrom- Erfindungsgemäß liegt parallel zum Eingang E_v kreis die Emitter-Kollektor-Strecke eines Transistors ein erstes Serien-/2C-Glied 4, 5, dessen Kondensator vorgesehen ist, dessen Basis-Emitter-Strecke dem 51 eine Reihenschaltung, bestehend aus einem ersten weiteren ohmschen Widerstand parallel geschaltet Schwellwertglied vorzugsweise einer Zenerdiode 6, ist, und daß im Steuerstromkreis die Primärwicklung 55 und einem weiteren ohmschen Widerstand 7, pardes Übertragers liegt, dessen Sekundärwicklung der allel geschaltet ist. .Nachdem durch Schließen des Steuerstrecke des ersten Thyristors parallel geschal- Kontaktes K die Versorgungsgleichspannung U an tet ist. . die Eingänge E₇ und E_v des Taktgebers T und der Eine andere Ausbildung der erfindungsgemäßen Verzögerungsschaltstufe gelegt ist, wird der Konden-Verzögerungsschaltstufe besteht darin, daß eine 60 sator51 des Zeitgliedes 4, 5 langsam geladen. So-Reihenschaltung, bestehend aus den Widerständen bald die Kondensatorspannung die Zenerspandes zweiten Serien-tfC-Gliedes, der Steuerstrecke des nung U₂ überschreitet, fließt im Stromkreis mit den ersten Thyristors, dem ersten Schwellwertglied und Elementen 51, 6, 7 ein Zenerstrom.
der Sekundärwicklung des Übertragers dem Konden- Gemäß F i g. 1 steuert der Spannungsabfall dieses sator des ersten Serien-i?C-GIiedes parallel geschal- 65 Stromes am Widerstand 7 einen Transistor 8 auf, tet ist. Um bei dieser Ausführungsform die Leit- dessen Emitter an dem Verbindungspunkt von Zenerimpulsc zu begrenzen, ist nach einer weiteren Aus- diode 6 und Widerstand 7 angeschlossen ist, und bildung der Erfindung parallel zur Sekundärwicklung schließt damit einen Steuerstromkreis, welcher inAn embodiment of the delay gear A _T according to the invention of the clock generator T is connected.
Approximation switching stage is that in the control current according to the invention is parallel to the input E _v circle, the emitter-collector path of a transistor, a first series / 2C element 4, 5, the capacitor is provided, the base-emitter path of the 51 one Series circuit consisting of a first further ohmic resistor connected in parallel is a threshold value element, preferably a Zener diode 6, and that the primary winding 55 and another ohmic resistor 7, pardes the transformer, whose secondary winding is allele connected, is in the control circuit. .After that, by closing the control path of the first thyristor in parallel, the DC supply voltage U is connected to contact K. . the inputs E ₇ and E _{v of} the clock T and the Another embodiment of the delay switching stage according to the invention is set, the condensation delay switching stage is that a 60 sator51 of the timing element 4, 5 is slowly loaded. So series circuit, consisting of the resistors soon the capacitor voltage exceeds the Zener spandes second series tfC element, the control path of the voltage U ₂ , flows in the circuit with the first thyristor, the first threshold element and elements 51, 6, 7 a Zener current.
the secondary winding of the transformer to the condenser According to F i g. 1 controls the voltage drop of this generator of the first series-i? C-GIiedes connected in parallel 65 current at the resistor 7 on a transistor 8, is tet. In order to limit the emitter at the connection point of Zenerimpulsc in this embodiment, a further emitter 6 and resistor 7 is connected, and formation of the invention parallel to the secondary winding thus closes a control circuit, which in

Reihe geschaltet ein Halbleiterventil 9, die Emitter-Kollektor-Strecke des Transistors 8 und einen Impulsübertrager 10 zum Steuern eines ersten Thyristors 11 enthält und an den Steuereingang St angeschlossen ist. Über diesen Stromkreis werden die Leitimpulse U_st auf den Thyristor 11 übertragen, so daß dieser mit dem nächsten Leitimpuls durchgezündet wird und dabei ein zweites Serien-ÄC-Glied 12, 13 von gleicher Zusammensetzung wie das erste Serien-ÄC-Glied 4, 5 dem Eingang E_v parallel schaltet. Aus Fig. 3, Diagramm b) ist ersichtlich, daß jeder positive Leitimpuls — und nur solche werden durch das Ventil 9 übertragen — im Zeitpunkt J₁ kurz vor Beginn der positiven Halbperiode der Taktgeberwechselspannung U_T nach Diagramm a) auftritt. Infolgedessen wird der Thyristor 11 noch kurz vor dem positiven Nulldurchgang von U_T gezündet und der Kondensator 131 des zweiten i?C-Gliedes 12, 13 geladen. Die Zeitkonstante dieses Gliedes kann mit Hilfe des verstellbaren Wider-Standes 12 so eingestellt werden, daß die Kondensatorspannung genau im positiven Nulldurchgang der Taktgeberwechselspannung U_r die Zenerspannung der Zenerdiode 14 überschreitet und der Zenerstrom über diese Zenerdiode den Thyristor 3 zündet. Auf diese Weise schaltet die Verzögerungsschaltstufe in dem gewünschten Zeitpunkt t.₂ die Versorgungsspannung U auf die Kippstufe S durch, so daß die Kippstufe, sofern sie synchron mit U_T gesteuert wird, eine Steuerspannung U₃ gemäß Diagramm d) von F i g. 3 abgibt, die genau in dem betreffenden Nulldurchgang einsetzt und beispielsweise zum Steuern von Leistungsthyristoren verwendet werden kann.Connected in series is a semiconductor valve 9 which contains the emitter-collector path of the transistor 8 and a pulse transformer 10 for controlling a first thyristor 11 and is connected to the control input St. Via this circuit, the control pulses U _{st are} transmitted to the thyristor 11, so that this is ignited with the next control pulse and a second series-ÄC-member 12, 13 of the same composition as the first series-ÄC-member 4, 5 dem Input E _v switched in parallel. From Fig. 3, diagram b) it can be seen that every positive control pulse - and only such are transmitted through valve 9 - occurs at time J ₁ shortly before the start of the positive half-cycle of the alternating clock voltage U _T according to diagram a). As a result, the thyristor 11 is triggered shortly before the positive zero crossing of U _T and the capacitor 131 of the second IC element 12, 13 is charged. The time constant of this element can be adjusted with the help of the adjustable resistor 12 so that the capacitor voltage exceeds the Zener voltage of the Zener diode 14 exactly in the positive zero crossing of the alternating clock voltage U _r and the Zener current ignites the thyristor 3 via this Zener diode. In this way, the delay switching stage switches at the desired point in time t. ₂ through the supply voltage U to the flip-flop S , so that the flip-flop, if it is controlled synchronously with U _T , has a control voltage U ₃ according to diagram d) of FIG. 3 outputs, which begins exactly in the relevant zero crossing and can be used, for example, to control power thyristors.

Die Schaltungsausführung gemäß F i g. 2 arbeitet ohne Transistor. Von der vorangehend beschriebenen Schaltungsausführung unterscheidet sie sich dadurch, daß die Leitimpulse U_St nicht direkt von der Sekundärwicklung des Impulsübertragers 10 auf den Thyristor 11 sondern dem am Kondensator 51 angeschlossenen Stromkreis mit den Elementen 6, 11, 12, 132 überlagert werden, der über die Steuerstrecke des Thyristors 11 führt und somit dessen Steuerstromkreis bildet. Diese Schaltung unterscheidet sich ferner dadurch, daß der weitere ohmsche Widerstand 7 entbehrlich ist, da besonders der Widerstand 12 des Zeitgliedes 12, 13 den Steuerstrom begrenzt. Charakteristisch für diese Schaltung ist, daß an der Steuerelektrode des Thyristors 11 den steuernden Leitimpulsen ein mit der Kondensatorspannung U₅₁ ansteigendes Steuerpotential überlagert ist (vgl. Kurve 1 im Diagramm der Fig. 4). Kurve2 von Fig. 4 zeigt den zeitlichen Verlauf der Spannung zwischen den Punkten A und B. In diesem Diagramm ist mit U₀ die Zenerspannung der Zenerdiode 6, mit U_z die Zündspannung des Thyristors 11 und mit U₁₅ sind die Steuerimpulse bezeichnet, deren Höhe durch eine entsprechend gepolte weitere Zenerdiode 15, die parallel zur Sekundärwicklung des Übertragers 10 liegt, festgelegt wird. t₀ ist der Zeitpunkt, in dem der Kontakt K geschlossen wird.The circuit design according to FIG. 2 works without a transistor. From the circuit design described above, it differs in that the lead pulses U _{St are} not superimposed directly from the secondary winding of the pulse transformer 10 on the thyristor 11 but rather the circuit connected to the capacitor 51 with the elements 6, 11, 12, 132, which is superimposed on the Control path of the thyristor 11 leads and thus forms its control circuit. This circuit also differs in that the further ohmic resistor 7 is unnecessary, since the resistor 12 of the timing element 12, 13 in particular limits the control current. It is characteristic of this circuit that a control potential which increases with the capacitor voltage U _{51 is} superimposed on the control electrode of the thyristor 11 on the control pulse (cf. curve 1 in the diagram in FIG. 4). Curve 2 of FIG. 4 shows the time course of the voltage between points A and B. In this diagram, U ₀ denotes the Zener voltage of the Zener diode 6, U _z denotes the ignition voltage of the thyristor 11 and U ₁₅ denotes the control pulses, their height is determined by a correspondingly polarized further Zener diode 15, which is parallel to the secondary winding of the transformer 10. t ₀ is the point in time at which contact K is closed.

Als Vorteil der Erfindung ergibt sich, daß die Verzögerungsschaltstufe über den Rahmen der eingangs dargestellten Aufgabe hinausgehend beispielsweise auch zum verzögernden Durchschalten einer höheren Versorgungsspannung geeignet ist, sofern sie in der Ausführungsform gemäß F i g. 2 verwendet und an Stelle der Zenerdiode 6 ein Glimmstabilisator oder ein anderes Glied mit entsprechend hohem Schwellspannungswert eingesetzt wird.The advantage of the invention is that the delay switching stage Going beyond the scope of the task presented at the beginning, for example, also for the delayed switching through of a higher one Supply voltage is suitable if it is in the embodiment according to FIG. 2 used and on Place the Zener diode 6 with a glow stabilizer or another element with a correspondingly high threshold voltage value is used.

Claims

Patent claims:

1. Delay switching stage with a controllable electronic switching means, which switches delayed at a certain time predetermined by an alternating voltage after the onset of the alternating voltage with the aid of timers, characterized in that a first series is connected to a direct voltage source (G) via a switch (K) i? C element (4, 5) is connected, the capacitor (51) of which the series connection of a first threshold value element (6) and a further ohmic resistor (7) is connected in parallel and that a control circuit having a transformer (10) is provided, which is closed when the threshold value of the first threshold value element (6) is exceeded and into which lead pulses (U ₅₁ ) of one polarity occurring shortly before the zero crossing of the alternating voltage are fed, which open a first thyristor (11) via the transformer (10), whose Anode-cathode section in series with a second Se connected to the DC voltage source (G) rieni? C element (12, 13), the capacitor (131) of which is connected in parallel via a second threshold value element (14) to the control path of a second thyristor (3) provided as electronic switching means.

2. delay switching stage according to claim 1, characterized in that in the control circuit the emitter-collector path of a transistor (8) is provided, its base-emitter path the further ohmic resistor (7) is connected in parallel, and that in the control circuit the primary winding of the transformer (10) is located, the secondary winding of which is the control path of the first thyristor (11) is connected in parallel (Fil)

3. Delay switching stage according to claim 1, characterized in that a series circuit, consisting of the resistors (12, 132) of the second series-i? C element (12, 13), the Control path of the first thyristor (11), the first threshold value element (6) and the secondary winding of the transformer (10) the capacitor (51) of the first series-i? C element (4, 5) in parallel is switched (Fig. 2).

4. Delay switching stage according to claim 3, characterized in that parallel to the secondary winding of the transformer (10) a Zener diode (15) is provided for limiting the conducting pulses (U ₅₁ ), which is polarized opposite to the first threshold value element (6) (Fig. 2) .

1 sheet of drawings