DE1524091C

DE1524091C - Circuit for hiding information parts for electronic data processing systems

Info

Publication number: DE1524091C
Authority: DE
Inventors: Ernst 4800 Bielefeld Geißler
Original assignee: Anker Werke AG, 4800 Bielefeld
Publication date: 1971-07-01

Description

1 ■ , · 2 ■ .1 ■, · 2 ■.

Gegenstand der Erfindung ist eine Schaltung zum beispiel verwendete im Blockschaltbild dargestellte Ausblenden von beliebigen Informationsteilen mittels Kernspeicher 14 ist mit Speicherzellen m für dreizehneiner vorgegebenen Maske für elektronische Daten- stellige Worte ausgerüstet und überträgt seine in Verarbeitungsanlagen. dualer Form gespeicherten Daten unter VermittlungThe invention relates to a circuit, for example, used in the block diagram for hiding any information parts by means of core memory 14 is equipped with memory cells m for thirteen of a predetermined mask for electronic data-digit words and transfers it to processing systems. dual form stored data under mediation

Zweck einer solchen Schaltung ist es, beispiels- 5 einer Programmsteuerung sowohl in den logischen alsThe purpose of such a circuit is, for example, a program control in both the logical and

weise die Selektion von Begriffen aus einer gepackten auch in den arithmetischen Teil der Zentraleinheit 2.wise the selection of terms from a packed one also in the arithmetic part of the central unit 2.

Information oder das Ausblenden beliebiger Teile Die bisher beschriebenen Einrichtungen und ihreInformation or the hiding of any parts The facilities described so far and their

einer Information zu bewirken. Außerdem kann diese Wirkungsweisen sind bekannt.to effect an information. In addition, these modes of action are known.

Schaltung auch zur Generierung oder Änderung von Das in den Fig. 3A und 3B vereinfacht darge-Circuit also for generating or changing the shown in a simplified manner in FIGS. 3A and 3B.

Befehlen benutzt werden. io stellte Schieberegister 9 ist aus 13 Schiebestufen 15/1 Commands can be used. io set shift register 9 is made up of 13 shift stages 15/1

Der Erfindung liegt die Aufgabe zugrunde, eine bis 15/13 zu je vier bistabilen Kippschaltungen α bis dThe invention is based on the object of one to 15/13 of four bistable multivibrators α to d

Schaltung der erwähnten Gattung mit relativ ge- zusammengesetzt. Die Verschiebung der eingeschrie-Circuit of the type mentioned with relatively composed. The shift of the inscribed

ringem technischem Aufwand zu erstellen. benen Daten bzw. der eingeschriebenen Maske erfolgtwith little technical effort. related data or the written mask takes place

Gemäß der Erfindung wird von einer Schaltung von rechts nach links mittels der vom Kernspeicher zum Ausblenden von Teilen einer von einem 15 14 über den Leiter 16 eingegebenen Schiebeimpulse. Speicher, einem Register od. dgl. einer elektro- Von dem Register I des Kernspeichers 14 führen nischen Datenverarbeitungsanlage in ein Schiebe- Leiter 17a bis 17 d zu »UND«-Gattern 18a bis 18d, register zu übertragenden Information mittels einer deren Ausgänge 19 a bis 19 d an die Doppelinverter Maske, ausgegangen, deren kennzeichnende Merk- 20 a bis 20 a* angeschlossen sind. Von jedem Doppelmale darin bestehen, daß vor der stellenweise erfol- 20 inverter 20 α bis 2Od gehen zwei Leiter 21, 22 zur genden Übertragung der Information in das Schiebe- entsprechenden bistabilen Kippschaltung α bis d dej; register die Maske zum Ausblenden einzelner Schiebestufe 15/1. Die Ausgänge 23 a bjs 23 d der Informationsteile in das gleiche Schieberegister ein- - höchsten Schiebestufe 15/13 sind an ein »UND«- geschrieben wird und , der Ausblendvorgang der Gatter 24 angeschlossen, dessen Ausgang über einen jeweils in die niedrigste Schiebestufe des Schiebe- 35 Leiter 25 mit einem Inverter 26 in Verbindung steht, registers einlaufenden Wertstelle der Information da- von dem Zweigleiter 27 als zweite Eingänge zu den durch gesteuert wird, daß. die Ansteuerung der »UND«-Gattern 18 α bis 18 d führen,
niedrigsten Schiebestufe des Schieberegisters gespeist Von dem Kernspeicher 14 geht ein Leiter 28 zum wird mit der einlaufenden Wertstelle der Information, Eingang des »UND «-Gatters 24, der zur Übertragung den Ausgangssignalen der höchsten Schiebestufe des 30 des Befehls »B« vorgesehen ist. Vom Leiter 28 führt Schieberegisters und einem Signal der Befehls- ein Abzweig 29 zum »ODER«-Gatter 30, dessen steuerung (Signal »B«). zweiter Eingang an den Leiter 31 angeschlossen ist,According to the invention, a circuit from right to left by means of the core memory for masking out parts of one of a 15 14 input via the conductor 16 shift pulses. Memory, a register or the like. An electronic data processing system lead from register I of core memory 14 to a sliding conductor 17a to 17d to "AND" gates 18a to 18d, register information to be transmitted by means of one of their outputs 19a up to 19 d to the double inverter mask, whose characteristic features 20 a to 20 a * are attached. Each double time consists in the fact that in front of the inverters 20 α to 20d, which are successful in places, two conductors 21, 22 go for the low transmission of the information into the shifting corresponding bistable multivibrator α to d dej; register the mask to hide individual shift levels 15/1. The outputs 23 a bjs 23 d of the information parts in the same shift register - the highest shift stage 15/13 are written to an "AND" - and, the fade-out process of the gate 24, the output of which is connected to the lowest shift stage of the shift - 35 conductor 25 is connected to an inverter 26, registers incoming value point of the information from the branch conductor 27 as second inputs to which is controlled by that. control the "AND" gates 18 α to 18 d,
Lowest shift stage of the shift register fed From the core memory 14 a conductor 28 goes to the with the incoming value digit of the information, input of the "AND" gate 24, which is provided for the transmission of the output signals of the highest shift stage of the command "B". A branch 29 leads from the conductor 28 to the shift register and a signal of the command to the “OR” gate 30, its control (signal “B”). second input is connected to conductor 31,

Durch die vorgeschlagene Schaltung werden zu- der zur Übertragung des Befehls »A« vom Kernsätzliche Register eingespart und außerdem der speicher 14 zum Schieberegister 9 dient. Der Ausgang Vorteil erzielt, daß jede beliebige, für den jeweiligen 35 32 des »ODER«-Gatters 30 führt zurück zum Kern-Ausblendvorgang geeignete Zahlenkombination, die speicher 14. ,The proposed circuit also means that the transmission of the command »A« from the core Register saved and also the memory 14 is used for the shift register 9. The exit The advantage achieved is that any one for the respective 35 32 of the "OR" gate 30 leads back to the core fade-out process suitable number combination, the memory 14.,

einen numerischen Wert oder auch einen alpha- £>i_e Schiebestufe 15/13 ist durch das »UND«-a numerical value or an alpha- £> i _e shift level 15/13 is indicated by the "AND" -

numerischen Begriff darstellt, als Maske verwendet Gatter 24 und den Befehl »B« logisch derart ver-represents a numerical term, uses gate 24 as a mask and the command "B" logically

werden kann. Ein wesentlicher Vorzug der Schaltung knüpft, daß am Ausgang 25 des »UND«-Gatters 24can be. An essential advantage of the circuit is that at the output 25 of the "AND" gate 24

besteht auch darin, daß die einzelnen Wertstellen der 4° danrf »!,«-Potential entsteht, wennalso consists in the fact that the individual value places of the 4 ° danrf "!," potential arise when

Maske alle Werte zwischen »0« und »9« umfassen \_m der Befehl »B« anliegt,Mask include all values between »0« and »9« \ _m the command »B« is present,

können, wobei lediglich die millwertigen Wertstellen 2. die höchste Schiebestufe 15/13 = Null ist.can, whereby only the mill-valued value places 2. the highest shift level 15/13 = zero.

steuernden Einfluß beim Maskiervorgang ausüben, _sind diese Bedingungen erfüllt, ist also die höchstecontrolling influence with the masking exercise, these conditions _are met, so the highest

während die übrigen Wertstellen von »1« bis »9« Schiebestufe 51/13 = Null, dann liefert der »UND«-while the other value places from "1" to "9" shift level 51/13 = zero, then the "AND" delivers -

kemen Einfluß haben. . 45 Gatter-Ausgang über den Leiter 25 »!.«-Potential.have no influence. . 45 Gate output via conductor 25 "!." - potential.

Die Erfindung ist nachstehend näher erläutert und _Di_eses »!,«-Potential Wird über den Inverter 26The invention is explained in more detail below, and _D i _eses "," - potential is applied via the inverter 26

zeichnerisch dargestellt. Es zeigt invertiert und legt an die »UND«-Gatter 18 a bis 18 d shown graphically. It shows inverted and applies to the "AND" gates 18 a to 18 d

Fig. 1 die Datenverarbeitungsanlage im Block- _{vor der} ersten Schiebestufe 15/1 »Null«-Potential.Fig. 1 shows the data processing system in the block _{before the} first shift stage 15/1 “zero” potential.

schaltbild, jj_as bewirkt, daß bei dem nächsten Schiebeimpuls dieschaltbild, jj _as causes that with the next shift pulse the

Fig. 2 den Operationsteil der Datenverarbeitungs- 50 Information, die vom Register I in die erste Schiebeanlage im Blockschaltbild, _stuf_e 15/I übertragen werden soll, die »UND«-GatterFig. 2 shows the operation of the data processing 50 information that _stu f from the register I in the first shift device in block diagram _e 15 / I should be transmitted, the "AND" gridset

Fig. 3A und 3B das Schieberegister mit der 18 a bis 18 d nicht passieren kann, und daher infolge3A and 3B, the shift register with which 18 a to 18 d cannot pass, and therefore as a result

Schaltung in vereinfachter Darstellung. des Schiebeimpulses eine Null nachgeschoben wird.Circuit in a simplified representation. the shift pulse is followed by a zero.

Die elektronische Datenverarbeitungänlage (F i g. 1) Befindet sich anschließend oder später in der höchsten besteht aus einem Steuerpult 1, einer Zentraleinheit 2, 55 Stufe ein Wert ungleich Null, so liefert das »UND«- einem Druckwerkspeicher 3, einer Kontokarten- Gatter 24 vor der höchsten Schiebestufe 15/13 einheit 4, einem Belegleser 5, einem Lochstreifen- »Nulk-Potential an den Inverter 26. Dieser legt leser 6 sowie einem Magnetbandleser 7, die durch seinerseits an die »UND«-Gatter 18 a bis 18 dvor der entsprechende Leitungen mit der Zentraleinheit 2 in ersten Schiebestufe 15/1 »!.«-Potential, und die vom Verbindung stehen. Der Zentraleinheit 2 (F i g. 2) ist 60 Register I aus anliegende Information kann zur ersten ein arithmetischer Teil (Rechenwerk) zugeordnet, der Schiebestufe 15/1 übertragen werden. Auf diese ein Operandenregister aufweist (Z-Register) sowie Weise werden beim Einfließen einer Information aus einen aus dem Af-Register 9 und dem Y-Register 10 der Speicherzelle m alle diejenigen Werte unterzusammengesetzten Akkumulator 11. Ferner gehört drückt, die in der im Z-Register eingeschriebenen ein die eingeschriebenen Befehle bis zur vollendeten 65 Maske mit einer Null versehen sind. Da sich die Ausführung speicherndes Befehlsregister 12 mit Befehle »A« und »B« gegenseitig ausschließen, liegt Befehlssteuerung 13 (logischer Teil) sowie ein Kern- am Ausgang des »UND«-Gatters 24 vor der höchsten speicher 14 zur Zentraleinheit. Der im Ausführungs- Schiebestufe 15/13 immer »Null«-Potential, wenn derThe electronic data processing system (Fig. 1) is then or later in the highest consists of a control panel 1, a central unit 2, 55 level a value not equal to zero, then the "AND" - a printer memory 3, an account card gate 24 in front of the highest shift level 15/13 unit 4, a document reader 5, a punched tape "Nulk potential" to the inverter 26. This places reader 6 and a magnetic tape reader 7, which in turn are connected to the "AND" gates 18 a to 18 d in front of the corresponding lines with the central unit 2 in the first shift stage 15/1 »!.« - potential, and which are connected. The central processing unit 2 (FIG. 2) has 60 registers. I have available information. First, an arithmetic part (arithmetic unit) can be assigned to the shift stage 15/1 . In this one operand register (Z register) and manner, when information flows in from one of the Af register 9 and the Y register 10 of the memory cell m, all those values under the accumulator 11 that are combined are also pressed -Register written in the written commands are provided with a zero up to the completed mask. Since the execution of storing command register 12 with commands "A" and "B" are mutually exclusive, command control 13 (logical part) and a core at the output of the "AND" gate 24 in front of the highest memory 14 to the central unit. The always "zero" potential in execution shift stage 15/13 if the

Befehl »Α« gegeben wird. Das bedeutet, daß der Inverter 26 die »UND«-Gatter 18 a bis 18 d vor der ersten Schiebestufe 15/1 immer freigibt. Somit werden beim Anliegen des Befehls »A« alle Informationen aus der Speicherzelle m zum Schieberegister 9 übertragen, auch wenn in dessen höchster Stelle eine Null sein sollte. " Command »Α« is given. This means that the inverter 26 always enables the "AND" gates 18 a to 18 d before the first shift stage 15/1 . Thus, when the command “A” is present, all information from the memory cell m is transferred to the shift register 9, even if its highest position should be a zero. "

Bei Benutzung des Befehls »B« wird die eingeschriebene Maske während des Verschiebevorganges aus dem Schieberegister 9 nach links hinausgeschoben und ist nach Beendigung des Vorganges verschwunden. When using the »B« command, the mask that has been written is saved during the move process shifted out of the shift register 9 to the left and has disappeared after the end of the process.

Claims

Patent claims:

.1. Circuit for masking out parts of information to be transferred from a memory, a register or the like of an electronic data processing system to a shift register, characterized in that the mask for masking out prior to the information being transferred to the shift register (9) in places individual pieces of information is written into the same shift register (9) and the fade-out process of the respective value digit of the information entering the lowest shift stage (15/1) of the shift register (9) is controlled by controlling the lowest shift stage (15/1) of the Shift register (9) is fed with the incoming value digit of the information, the output signals of the highest shift stage (15/13) of the shift register (9) and a signal from the command control (command "B").

2. A circuit according to claim 1, characterized in that each shift stage (15/1 to 15/13) of the shift register (9) includes storage locations (α, b, c, d) for several bits, and that the intended for masking information parts The mask consists of bit combinations representing numeric or alphanumeric terms, on the value of which the step-by-step masking process is made dependent. .

3. Circuit according to claims 1 and 2, characterized in that the inputs (19 a to 19 d) connected to the memory (14) of the lowest shift stage (15/1) of the shift register (9) "AND" circuits (18a to 18 d) are assigned to their control by a common d to the outputs (23a to 23) of the highest Sehiebestufe (15/13) is carried out of the shift register (9) "associated AND" circuit * '(24) of the Command control is influenced via a further input (28).

4. Circuit according to claims 1 to 3, characterized in that the "AND" circuits (18 a to 18 a ") are then blocked when the command" B "is applied to the" AND "circuit (24), if a zero is written in when the information part to be transmitted is inserted in the highest viewing stage (15/13) of the shift register (9).

For this purpose 2 sheets of drawings