DE1514654C2 - Method for manufacturing a semiconductor diode - Google Patents
Method for manufacturing a semiconductor diodeInfo
- Publication number
- DE1514654C2 DE1514654C2 DE19651514654 DE1514654A DE1514654C2 DE 1514654 C2 DE1514654 C2 DE 1514654C2 DE 19651514654 DE19651514654 DE 19651514654 DE 1514654 A DE1514654 A DE 1514654A DE 1514654 C2 DE1514654 C2 DE 1514654C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- base crystal
- epitaxial
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000013078 crystal Substances 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 206010020751 Hypersensitivity Diseases 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000029058 respiratory gaseous exchange Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiterdiode nach dem Oberbegriff des Patentanspruchs 1.The invention relates to a method for producing a semiconductor diode according to the preamble of Claim 1.
Bei einem derartigen aus der DE-AS 11 63 981 bekannten Verfahren wird auf einem stärker dotierten Halbleitergrundkristall des einen Leitungstyps eine schwächer dotierte epitaktische Schicht vom gleichen oder vom entgegengesetzten Leitungstyp abgeschieden. Anschließend wird in der epitaktischen Schicht durch Einbringen von Dotierungsmaterial ein pn-Übergang erzeugt. Damit soll eine Halbleiteranordnung geschaffen werden, bei der sämtliche aktiven Übergänge in der epitaktischen Schicht liegen, wobei der Halbleitergrundkristall insbesondere als Kollektorzone dienen soll.In one such from DE-AS 11 63 981 known method is on a more heavily doped semiconductor base crystal of a conductivity type deposited less doped epitaxial layer of the same or the opposite conductivity type. A pn junction is then created in the epitaxial layer by introducing doping material generated. The aim is to create a semiconductor arrangement in which all active junctions in the epitaxial layer, the semiconductor base crystal serving in particular as a collector zone target.
Weiterhin ist aus der US-PS 31.49 395 ein Verfahren bekannt, bei dem auf der Oberfläche eines Halbleitergrundkristalls aus der Gasphase eine dotierte Halbleiterschicht epitaktisch niedergeschlagen wird. Innerhalb der so erzeugten epitaktischen Schicht wird durch Diffusion eine Zone des zum Leitungstyp des Grundkristalls entgegengesetzten Leitungstyps erzeugt. Die so erzeugte Zone und das Material des Halbleitergrundkristalls werden jeweils mit einem sperrfreien ohmschen Kontakt versehen.Furthermore, from US-PS 31.49 395 a method is known in which on the surface of a semiconductor base crystal a doped semiconductor layer is deposited epitaxially from the gas phase. Within the epitaxial layer produced in this way becomes, through diffusion, a zone of the conductivity type of the base crystal opposite conduction type generated. The zone produced in this way and the material of the semiconductor base crystal are each provided with a non-blocking ohmic contact.
Demgegenüber ist es Aufgabe der Erfindung, das Verfahren gemäß dem Oberbegriff des Patentanspruchs so weiterzubilden, daß im Halbleitergrundkristall ein definiertes n + nn + - bzw. p + pp + -Dotierungsprofil erzeugt wird, in dem dann der pn-Übergang der Diode erst später ausgebildet wird.In contrast, it is the object of the invention to further develop the method according to the preamble of claim so that a defined n + nn + or p + pp + doping profile is generated in the semiconductor base crystal, in which the pn junction of the diode is only formed later will.
Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruchs 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil angegebenen Merkmale gelöst.This object is achieved in a method according to the preamble of claim 1 according to the invention solved by the features specified in its characterizing part.
Eine vorteilhafte Weiterbildung ist im Patentanspruch 2 angegeben.An advantageous further development is specified in claim 2.
ίο Die Erfindung stellt ein bequemes und vorteilhaftes Mittel dar, um Halbleiterdioden mit räumlich veränderlichem Konzentrationsverlauf herzustellen. Durch solche Störstellenprofile kann also einerseits Durchbruchsspannung, Sperrstrom und spannungsabhängiger Kapais zitätsverlauf in Sperrichtung der Halbleiterdiode eingestellt als auch außerdem in Durchlaßrichtung die räumliche Verteilung der injizierten Ladungsträger und somit auch die spannungs- und frequenzabhängige Diffusionsadmittanz festgelegt werden. Speziell bei Speicher- und Sperrschichtvaraktoren oder bei Schaltdioden und Speicherschaltdioden ist es wünschenswert, zur Erzielung eines hohen Wirkungsgrades bzw. kurzer Schaltzeiten genau bestimmte und reproduzierbare Störstellenprofile einzuhalten. Ein typisches Beispiel ist der sogenannte »Sperrschichtvaraktor für Abstimmzwecke«. Dieser wird vorteilhaft als Kapazitätsdiode mit hypersensitivem Kapazitätshub aufgebaut, um einen möglichst großen Kapazitätshub bei vorgegebener Spannungsvariation zu erreichen.ίο The invention represents a convenient and advantageous Means to produce semiconductor diodes with spatially variable concentration profile. By such So, on the one hand, impurity profiles can include breakdown voltage, reverse current and voltage-dependent capacitors The course is set in the reverse direction of the semiconductor diode and also in the forward direction spatial distribution of the injected charge carriers and thus also the voltage and frequency dependent Diffusion admittance can be set. Especially with storage and junction varactors or with switching diodes and memory switching diodes, it is desirable to achieve high efficiency or short To adhere to switching times precisely defined and reproducible impurity profiles. A case in point is the so-called "junction varactor for tuning purposes". This is advantageous as a capacitance diode built with a hypersensitive capacity swing in order to achieve the largest possible capacity swing for a given To achieve voltage variation.
Bei der hypersensitiven Kapazitätsdiode tritt auch eine unabdingbare Zusatzforderung besonders deutlich in Erscheinung: Hohe Güte setzt kleine Serienwiderstände voraus. Diese können nur realisiert werden, wenn bei der spannungsabhängigen Atmung der Raumladungszone keine oder nur physikalisch notwendige Zonen hohen Widerstands vorhanden sind, die die Fortsetzung des Verschiebungsstroms als Leitungsstrom in den Bahngebieten übernehmen. Nun ist ein Störstellengefälle räumlich immer in mehr oder weniger leitfähige Teilgebiete aufzugliedern. Man muß also das Störstellenprofil sehr genau und reproduzierbar bei der Herstellung beherrschen, damit einerseits keine unnötigen Bahngebiete hohen Widerstands vorhanden sind, andererseits aber auch der hypersensitive Kapazitätshub nicht durch zu hoch dotierte Bahngebiete bei steigender Sperrspannung zu rasch abgebrochen wird. Außerdem bestimmt das Störstellenprofil innerhalb der Raumladungszone die Durchbruchsspannung der Halbleiterdiode. Der Durchbruch soll nicht vor dem Durchlaufen des hypersensitiven Kapazitätsbereichs eintreten.In the case of the hypersensitive capacitance diode, an indispensable additional requirement is particularly evident in appearance: high quality requires small series resistances. These can only be realized if, with the voltage-dependent breathing of the space charge zone, no or only physically necessary Zones of high resistance are present, which take over the continuation of the displacement current as conduction current in the railway areas. Well is a Always spatially subdivide the defect gradient into more or less conductive sub-areas. So you have to Control the impurity profile very precisely and reproducibly during manufacture so that, on the one hand, there are no unnecessary ones Railway areas of high resistance are present, but on the other hand also the hypersensitive capacity lift is not broken off too quickly due to excessively highly doped track areas when the reverse voltage rises. In addition, the impurity profile within the space charge zone determines the breakdown voltage of the semiconductor diode. The breakthrough is not supposed to happen before going through the hypersensitive capacity area enter.
Die epitaktische Halbleiterschicht dient als Beladeschicht und kann mit besonderem Vorteil sehr dünn hergestellt werden. Die Dicke dieser epitaktischen Beladeschicht kann mindestens um eine Größenordnung kleiner als die der angrenzenden Bereiche des Halbleitergrundkristalls bzw. der weiteren epitaktischen Halbleiterschicht mit homogener und schwächerer Dotierung sein. Derartige epitaktische Beladeschichten lassen sich bei verhältnismäßig niedriger Temperatur derart erzeugen, daß ein merkliches Eindiffundieren des Störstellenstoffs aus der epitaktischen Schicht in das benachbarte Halbleitermaterial bei der Herstellungstemperatur der epitaktischen Schicht nicht stattfindet und zur Einleitung des Diffusionsprozesses nicht nur höhere Temperaturen, sondern auch wesentlich längere Behandlungszeiten, als sie zur Herstellung der epitaktischen Beladeschicht angewen-The epitaxial semiconductor layer serves as a loading layer and, with particular advantage, can be very thin getting produced. The thickness of this epitaxial loading layer can be at least an order of magnitude smaller than that of the adjoining areas of the semiconductor base crystal or the further epitaxial areas Be semiconductor layer with homogeneous and weaker doping. Such epitaxial loading layers can be produced at a relatively low temperature in such a way that a noticeable Diffusion of the impurity substance from the epitaxial layer into the adjacent semiconductor material the production temperature of the epitaxial layer does not take place and to initiate the diffusion process not only higher temperatures, but also significantly longer treatment times than they are used for Production of the epitaxial loading layer
det werden, erforderlich sind. Da diese Beladeschicht somit vor allem in sehr kurzer Zeit erzeugt werden kann, ist keine gravierende Diffusionsverbreiterung während des Aufwachsens vorhanden. Der Dotierungsverlauf an der Grenze zum Grundmaterial wird somit, im wesentlichen durch eine Sprungfunktion dargestellt. Man hat nun den Vorteil, daß man die Dicke der Beladeschicht und die Störstellenkonzentration der Beladeschicht mit Hilfe der Epitaxie gut reproduzierbar beherrscht. Man kann deshalb die Anzahl der vorgegebenen Dotierungsatome pro Flächeneinheit in der Beladeschicht genau bestimmen und in einem anschließenden Diffusionsprozeß zu einer tief in das darunter- und gegebenenfalls darüberliegende, mit niedrigerer Dotierung vorgegebene Halbleitermaterial reichenden Gauß'schen Verteilungsfunktion »umverteilen«. are required. Since this loading layer is generated in a very short time there is no serious diffusion broadening during growth. The doping curve at the boundary to the base material is thus essentially represented by a step function. You now have the advantage that you can measure the thickness of the Loading layer and the concentration of impurities in the loading layer can be reproduced well with the aid of epitaxy controlled. One can therefore determine the number of given doping atoms per unit area in the loading layer exactly and in a subsequent diffusion process to a deep into the underneath and, if necessary, overlying, predetermined with lower doping semiconductor material "redistribute" the Gaussian distribution function.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der F i g. 1 und 2 beschrieben.Embodiments of the invention are described below with reference to FIGS. 1 and 2 described.
Als erstes Beispiel wird die Erzeugung einer hypersensitiven Varaktordiode beschrieben. Man geht von einem hochdotierten Siliziumgrundkristall aus, auf dem zunächst eine 7 μηι dicke epitaktische Schicht mit einer Dotierungskonzentration von 1,2-1015Cm-3 Donatoren abgeschieden wird. Der Grundkristall ist ebenfalls η-leitend mit einer Dotierungskonzentration von 5 · 1018 Donatorenatome/cm3. Es ist zweckmäßig, wenn Donatoren mit kleiner Diffusionskonstante verwendet werden. Die epitaktische Schicht wird mit einer 0,5 μίτι starken phosphordotierten Siliziumschicht mit einer Dotierungskonzentration von 1,5 · 1O17Cm-3 versehen. Diese in bekannter Weise durch Epitaxie hergestellte Siliziumschicht dient als Beladeschicht.As a first example, the creation of a hypersensitive varactor diode is described. The starting point is a highly doped silicon base crystal, on which a 7 μm thick epitaxial layer with a doping concentration of 1.2-10 15 cm -3 donors is deposited. The base crystal is also η-conductive with a doping concentration of 5 · 10 18 donor atoms / cm 3 . It is useful if donors with a small diffusion constant are used. The epitaxial layer is provided with a 0.5 μm thick phosphorus-doped silicon layer with a doping concentration of 1.5 · 10 17 cm -3 . This silicon layer, produced in a known manner by epitaxy, serves as a loading layer.
Die Verhältnisse nach Abscheiden der Beladeschicht sind in dem Diagramm der Fig. 1 dargestellt. Hierin sind auf der Ordinate die Donatorkonzentration/cm3 und auf der Abszisse die Tiefe der epitaktischen Schicht im Grundkristall aufgetragen. Das mit Q bezeichnete schraffierte Quadrat bedeutet die Beladeschicht und zeigt deren homogene Dotierungskonzentration. Eine Kurve K) stellt den Störstellenverlauf nach erfolgter Diffusion der aus der Beladeschicht Q entstandenen Störstellen dar, während eine Kurve K2 den Konzentrationsverlauf des aus dem stärker dotierten Teil des Grundkristalls in der gleichen Zeit in die niedriger dotierte Zone eindiffundierten Störstellenmaterials angibt.The relationships after the loading layer has been deposited are shown in the diagram in FIG. 1. The donor concentration / cm 3 is plotted on the ordinate and the depth of the epitaxial layer in the base crystal is plotted on the abscissa. The hatched square labeled Q means the loading layer and shows its homogeneous doping concentration. A curve K) shows the course of the impurities after diffusion of the impurities resulting from the loading layer Q , while a curve K 2 shows the concentration of the impurity material diffused from the more heavily doped part of the base crystal into the less doped zone at the same time.
Durch die verschiedenen Diffusionsschritte ist aus dem stärker dotierten Teil des Grundkristalls Material bis zu einer Tiefe von 2,5 μίτι zurückdiffundiert, während aus der Beladeschicht Q das Material bis zu einer Tiefe von fast 5 μηι in den schwächer dotierten Teil des Grundkristalls eingedrungen ist. Nach vollendeter Dotierung wird auf der gleichen Seite, an der vorher die Beladeschicht erzeugt wurde, durch einen Diffusionsprozeß Akzeptormaterial zum Eindiffundieren gebracht, wobei die entstehende Konzentrationsverteilung Ki ebenfalls aus dem Diagramm der Fig. 1 ersichtlich ist. Die zur Herstellung verwendete Beladeschicht mit einer Dotierungskonzentration von 1,5 · 1017 und einer Tiefe von 0,5 μίτι wird z.B. durch eine Temperung bei 12000C und eine Behandlungsdauer / von etwa 80 Minuten zu einem Störstellenprofil mit Gaußverteilung umlagert, d. h. entsprechend einem Gesetz von der FormAs a result of the various diffusion steps, material has diffused back from the more heavily doped part of the base crystal to a depth of 2.5 μm, while the material from the loading layer Q has penetrated to a depth of almost 5 μm into the less doped part of the base crystal. After doping has been completed, acceptor material is caused to diffuse in by a diffusion process on the same side on which the loading layer was previously produced, the resulting concentration distribution Ki also being evident from the diagram in FIG. The Bela Desch layer used to produce a dopant concentration of 1.5 x 10 17, and a depth μίτι of 0.5, for example, surrounded by a tempering at 1200 0 C and a treatment duration / of about 80 minutes to a impurity with Gaussian distribution, that is, corresponding to a Law of form
= exp= exp
(a)(a)
mit:with:
a =a =
Abstand des betrachteten Punktes von der Beladeschicht,Distance of the point under consideration from the loading layer,
die zu χ gehörige Konzentration des eindiffundierten Stoffs undthe concentration of the diffused substance belonging to χ and
eine von der Diffusionszeit und dem Diffusionskoeffizienten bestimmte Größe. Die neue Oberflächenkonzentration Q hängt mit der Beladedichte C0 mit der Formela quantity determined by the diffusion time and the diffusion coefficient. The new surface concentration Q depends on the loading density C 0 with the formula
aVrtaVrt
zusammen, wobei c/die Dicke der Beladeschicht ist.together, where c / is the thickness of the loading layer.
Bei einem weiteren, anhand Fig. 2 erläuterten Ausführungsbeispiel der Erfindung werden die Dotierungsatome — wie bereits weiter oben erwähnt — im Diffusionsschnitt nach beiden Seiten umverteilt.In a further exemplary embodiment of the invention explained with reference to FIG. 2, the doping atoms are - as already mentioned above - redistributed to both sides in the diffusion cut.
Dabei wird oberhalb der Beladeschicht Q eine dritte, den gleichen Leitungstyp aufweisende, jedoch schwächer dotierte epitaktische Schicht abgeschieden. Da man für gewöhnlich auch den Grundkristall aus zwei Schichten unterschiedlicher Dotierung von gleichem Leitungstyp herstellt und die Beladeschicht auf der niedriger dotierten, ebenfalls durch Epitaxie erzeugten Oberfläche des Grundkristalls aufbringt, erhält man beispielsweise vor dem Diffusionsprozeß die in F i g. 2 als Kurve K\ dargestellte Störstellenverteilung und nach dem Diffusionsprozeß die als Kurve K{ dargestellte Störstellenverteilung. Man hat also den weiteren Vorteil, daß man die Beladeschicht Q nach beiden Seiten in einem homogenen Kristallgefüge umverteilen kann, so daß Oberflächen- und Grenzschichteffekte, wie sie z. B. durch Ausdiffusion in die umgebende Atmosphäre oder in eine oberflächliche Oxidschicht zu erwarten sind, nicht stattfinden können. Insbesondere ist diese Methode besonders zur Erzeugung schwacher Störstellengradienten mit niedrigen Anfangskonzentrationen vorteilhaft, weil außerdem die definierte Ausdiffusion nach zwei Seiten ein stärkeres Absinken der maximalen Beladungskonzentration bewirkt. Dieses Verfahren kann auch zur Erzeugung spezieller spannungsabhängiger Kapazitätsverläufe dienen, je nachdem der pn-Übergang vor, in die Mitte oder hinter das symmetrische Gaußprofil der Kurve Ki gelegt wird.In this case, a third epitaxial layer, which has the same conductivity type but is less doped, is deposited above the charging layer Q. Since the base crystal is usually also produced from two layers of different doping of the same conductivity type and the loading layer is applied to the lower doped surface of the base crystal, which is also produced by epitaxy, the structure shown in FIG. 2 as curve K \ shown impurity distribution and after the diffusion process the impurity distribution shown as curve K {. So you have the further advantage that you can redistribute the loading layer Q on both sides in a homogeneous crystal structure, so that surface and boundary layer effects, such as those. B. by diffusion into the surrounding atmosphere or into a superficial oxide layer are to be expected, cannot take place. In particular, this method is particularly advantageous for generating weak impurity gradients with low initial concentrations, because the defined out-diffusion on two sides also causes a greater decrease in the maximum loading concentration. This method can also be used to generate special voltage-dependent capacitance curves, depending on whether the pn junction is placed in front of, in the middle or behind the symmetrical Gaussian profile of the curve Ki .
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (2)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DES0101237 | 1965-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1514654A1 DE1514654A1 (en) | 1969-04-24 |
| DE1514654C2 true DE1514654C2 (en) | 1982-11-25 |
Family
ID=7523621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19651514654 Expired DE1514654C2 (en) | 1965-12-29 | 1965-12-29 | Method for manufacturing a semiconductor diode |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1514654C2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3089794A (en) * | 1959-06-30 | 1963-05-14 | Ibm | Fabrication of pn junctions by deposition followed by diffusion |
| NL258408A (en) * | 1960-06-10 | |||
| NL268758A (en) * | 1960-09-20 | |||
| FR1328195A (en) * | 1961-07-07 | 1963-05-24 | Texas Instruments Inc | Silicon transistor |
-
1965
- 1965-12-29 DE DE19651514654 patent/DE1514654C2/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE1514654A1 (en) | 1969-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112015001055B4 (en) | Semiconductor unit and method of manufacturing a semiconductor unit | |
| DE2326751C3 (en) | Semiconductor device for storage and method of operation | |
| DE1246890B (en) | Diffusion process for manufacturing a semiconductor component | |
| WO1997029518A1 (en) | Field effect controlled semiconductor component | |
| DE1131329B (en) | Controllable semiconductor component | |
| DE102013007215A1 (en) | Power device and manufacturing method therefor | |
| DE1539079B2 (en) | Planar transistor formed in an integrated circuit semiconductor wafer | |
| DE2262024A1 (en) | METHOD FOR MANUFACTURING SEMI-CONDUCTOR COMPONENTS OR SEMICONDUCTOR CIRCUITS | |
| DE1489031B1 (en) | Transistor having a wafer-shaped semiconductor body and method for its manufacture | |
| DE1764847B2 (en) | Method for manufacturing a semiconductor device | |
| DE3038571C2 (en) | Zener diode | |
| DE1544228C3 (en) | Method for doping semiconductor material | |
| DE102004039208B4 (en) | Method for producing a power device with a buried n-doped semiconductor zone and power device | |
| DE2748222A1 (en) | CONDENSER TANK ARRANGEMENT | |
| DE112018007354T5 (en) | SILICON CARBIDE SEMICONDUCTOR UNIT AND MANUFACTURING METHOD FOR THE SAME | |
| DE2837762C2 (en) | Process for making triacs | |
| DE1514654C2 (en) | Method for manufacturing a semiconductor diode | |
| DE2060348C3 (en) | Method for manufacturing a semiconductor device | |
| DE2414222C3 (en) | Measurement and test methods for determining the current gain of a transistor during manufacture | |
| DE2012945C3 (en) | Semiconductor component | |
| EP0235550A1 (en) | Semiconductor element and method of making the same | |
| DE2037089C3 (en) | Method for determining the carrier life in semiconductor component wafers with at least three zones of alternating conductivity types | |
| DE102009026722A1 (en) | Method for producing a radiation detector and radiation detector | |
| DE1589696C3 (en) | Semiconductor component, in particular a flat transistor | |
| DE2634155B2 (en) | Semiconductor rectifier and process for its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D2 | Grant after examination |