DE1514111C3 - Method for soldering semiconductor wafers with their connection electrodes - Google Patents

Method for soldering semiconductor wafers with their connection electrodes

Info

Publication number
DE1514111C3
DE1514111C3 DE19651514111 DE1514111A DE1514111C3 DE 1514111 C3 DE1514111 C3 DE 1514111C3 DE 19651514111 DE19651514111 DE 19651514111 DE 1514111 A DE1514111 A DE 1514111A DE 1514111 C3 DE1514111 C3 DE 1514111C3
Authority
DE
Germany
Prior art keywords
solder
semiconductor
layer
gold
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19651514111
Other languages
German (de)
Other versions
DE1514111B2 (en
DE1514111A1 (en
Inventor
Karl-Heinz Dipl.-Phys. 4785 Belecke Ginsbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Publication of DE1514111A1 publication Critical patent/DE1514111A1/en
Publication of DE1514111B2 publication Critical patent/DE1514111B2/en
Application granted granted Critical
Publication of DE1514111C3 publication Critical patent/DE1514111C3/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Description

dienenden Oberflächen Nickel-Gold-Nickel-Gold-Schichten, die jeweils 1 oder mehrere μΐη stark sind. Die Zeichnung ist insofern nicht maßstabgerecht, als diese Schichten zur Verdeutlichung des Prinzips mit einem größeren Maßstab hervorgehoben sind. Die der Elektrodenfläche zugewandte Goldschicht 5 erstreckt sich nicht bis zum Rand der Halbleiterscheibe, wie alle anderen Gold- oder Nickelschichten. Sie ist in ihrem Durchmesser lediglich etwas größer gehalten als der Durchmesser der Elektrode 4. Das Gehäuse 1, die Halbleiterscheibe 2 und die Elektrode 4 werden in einem Arbeitsgang miteinander verlötet. Die Lotschichten sind mit 6 und 7 bezeichnet. Die Lotschicht 7 wird in ihrer Ausdehnung durch die Größe der Goldschicht 5 begrenzt. Die darunterliegende Nickelschicht zeigt so wenig Neigung, sich mit dem Lot zu verbinden, daß sich das Lotmetall nicht bis in die äußeren Randbezirke der Halbleiterscheibe ausbreitet.Serving surfaces nickel-gold-nickel-gold layers, each 1 or more μΐη thick. The drawing is not to scale insofar as these layers are highlighted on a larger scale to clarify the principle. The gold layer 5 facing the electrode surface does not extend to the edge of the semiconductor wafer like all other gold or nickel layers. Its diameter is only kept slightly larger than the diameter of the electrode 4. The housing 1, the semiconductor wafer 2 and the electrode 4 are soldered to one another in one operation. The solder layers are labeled 6 and 7. The extent of the solder layer 7 is limited by the size of the gold layer 5. The underlying nickel layer shows so little tendency to bond with the solder that the solder metal does not spread into the outer edge regions of the semiconductor wafer.

Das erfindungsgemäße Verfahren ist auch bei Iegierten Siliziumscheiben anwendbar, die auf der Oberfläche eine Schicht eines Silizium-Gold-Eutektikums aufweisen. Wenn nicht die gesamte Eutektikumschicht mit dem Lot bedeckt werden soll, wird der nicht zu benetzende Teil mit einer NickelschichtThe method according to the invention is also used by the delegates Silicon wafers can be used which have a layer of a silicon-gold eutectic on the surface exhibit. If the entire eutectic layer is not to be covered with the solder, then the part not to be wetted with a nickel layer

ίο versehen.ίο provided.

Das beschriebene Prinzip ist nicht auf Halbleiterdioden beschränkt, sondern es kann auch bei gesteuerten Halbleiteranordnungen, insbesondere Halbleitergleichrichtern mit mehr als einer Anschlußelektrode auf einer Seite der Halbleiterfläche, angewendet werden.The principle described is not limited to semiconductor diodes, but can also be used with controlled diodes Semiconductor arrangements, in particular semiconductor rectifiers with more than one connection electrode on one side of the semiconductor surface.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (6)

1 2 der Verarbeitung von legierten Halbleiterscheiben Patentansprüche: sind die zur Kontaktierung dienenden Halbleiterflä chen mit einer eutektischen Schicht versehen, die1 2 of the processing of alloyed semiconductor wafers Patent claims: the semiconductor surfaces used for contacting are provided with a eutectic layer, the 1. Verfahren zur Verlötung von mit Metall- durch Lötung mit den Elektroden verbunden werden auflagen versehenen Halbleiterscheiben mit ihren 5 soll.1. Method of soldering to be connected with metal by soldering with the electrodes conditions provided semiconductor wafers with their 5 should. Anschlußelektroden, bei denen die Metallauflage Beim Anlöten der Elektroden an beispielsweiseConnection electrodes in which the metal plating When soldering the electrodes to, for example auf wenigstens einer Seite der Halbleiterscheibe legierte oder diffundierte Halbleiterscheiben ergebenresult in alloyed or diffused semiconductor wafers on at least one side of the semiconductor wafer aus mindestens zwei Schichten besteht, von denen sich Schwierigkeiten, wenn die Kontaktfläche derconsists of at least two layers, of which difficulties arise when the contact surface of the die eine vom Lot gut benetzbar und die andere Elektrode kleiner ist als die ihr zugewandte Kontakt-one of the electrodes can be easily wetted by the solder and the other electrode is smaller than the contact electrode facing it von dem benutzten Lot relativ schlecht benetzbar io fläche des Halbleiterkörpers, mithin einen Aufbaurelatively poorly wettable by the solder used io surface of the semiconductor body, hence a structure ist, dadurch gekennzeichnet, daß die aus Teilen mit abgestuftem Durchmesser aufweisen,is characterized in that they have parts with graduated diameters, äußere von Lot gut benetzbare Schicht in ihrer wie er beispielsweise aus der USA.-Patentschriftouter layer which can be easily wetted by solder, as is the case, for example, from the USA patent Flächenausdehnung derart kleiner ist als eine 2 763 822 bekannt geworden ist. Normalerweise wer-Surface area is so smaller than a 2,763,822 has become known. Usually darunterliegende relativ schlecht benetzbare den sowohl die legierten als auch die diffundiertenunderlying relatively poorly wettable both the alloyed and the diffused Schicht, daß um die gelötete Fläche herum eine 15 und mit einer Metallauflage versehenen Halbleiter-Layer that around the soldered surface a 15 and provided with a metal layer semiconductor vom Lot nicht benetzte Ringfläche verbleibt. scheiben zur Erhöhung der Sperrspannung mit abge-The ring surface not wetted by the solder remains. washers to increase the reverse voltage with 2. Verfahren nach Anspruch 1, dadurch ge- schrägten Randflächen versehen. Anschließend werkennzeichnet, daß nacheinander vier Schichten den die Scheiben mit ihrer größeren Kontaktfläche aus Nickel-Gold-Nickel-Gold aufgebracht wer- auf den Boden eines gut wärmeleitenden Gehäuses den, wobei die zuletzt aufgebrachte Goldschicht 20 aufgelötet, während die kleinere Kontaktfläche ebenin ihrer Flächenausdehnung kleiner ist als die falls durch Lötung mit einer Abnahmeelektrode veranderen Schichten. bunden wird, deren Kontaktfläche meist kleiner ist als2. The method according to claim 1, thereby providing inclined edge surfaces. Subsequently identifies the work, that in succession four layers denote the disks with their larger contact area made of nickel-gold-nickel-gold are applied to the bottom of a housing that conducts heat well The gold layer 20 applied last is soldered on, while the smaller contact surface is flat its surface area is smaller than that if changed by soldering with a pick-up electrode Layers. is bound, the contact area of which is usually smaller than 3. Verfahren nach Anspruch 1, gekennzeichnet die zugehörige Kontaktfläche der Halbleiterscheibe, durch seine Anwendung bei diffundierten SiIi- Bisher ließ es sich nicht vermeiden, daß sich das ziumscheiben. 35 Lot über die gesamte Kontaktfläche der Halbleiter-3. The method according to claim 1, characterized in the associated contact surface of the semiconductor wafer, due to its application in diffused SiIi, it has not been possible to avoid this zium discs. 35 solder over the entire contact surface of the semiconductor 4. Verfahren nach Anspruch 1, gekennzeichnet scheibe ausbreitete, wobei sich in den äußeren Bedurch seine Anwendung bei legierten Silizium- reichen örtlich unterschiedlich starke Lotschichten scheiben. bildeten. Da das flüssige Lot bestrebt ist, in die dar-4. The method according to claim 1, characterized disc spread, being in the outer bedurch its use in alloyed silicon-rich solder layers of different thicknesses in different locations slices. formed. Since the liquid solder tries to get into the 5. Nach dem Verfahren gemäß Anspruch 1 unterliegende Metallfläche oder das Eutektikum ein- und 2 hergestellte Halbleiterscheibe, dadurch, 30 zudringen und eine Legierungsfront zu erzeugen, die gekennzeichnet, daß die unter der obersten Gold- ein Spiegelbild seiner Oberfläche ist, konnten bei den schicht kleinerer Flächenausdehnung liegende bisherigen Lötverfahren Störungen auftreten. Man Nickelschicht nicht ganz bis zum Rand der Halb- muß damit rechnen, daß das Lot das Eutektikum leiterscheibe reicht. durchdringt und sich direkt mit dem Halbleitermate-5. According to the method according to claim 1 underlying metal surface or the eutectic one and 2 manufactured semiconductor wafer, thereby penetrating 30 and creating an alloy front which marked that the one under the uppermost gold is a mirror image of its surface, could with the Layer of smaller surface area lying previous soldering process malfunctions occur. Man Nickel layer not all the way to the edge of the semi- must reckon that the solder will have the eutectic conductor disc is enough. penetrates and directly with the semiconductor material 6. Verfahren nach Anspruch 1, gekennzeichnet 35 rial verbindet. Bei diffundierten Halbleiterscheiben durch seine Anwendung bei gesteuerten Halb- kann in den Randbezirken trotz der sperrenden Nikleiteranordnungen, insbesondere Halbleitergleich- kelschichten ein Durchlegieren stattfinden, wenn die richtern mit mehr als einer Anschlußelektrode flüssige Lotschicht zu dick ist. Außerdem kann das auf einer Seite der Halbleiterfläche. Lot in Berührung mit den Abdeckmassen kommen,6. The method according to claim 1, characterized in 35 rial connects. With diffused semiconductor wafers due to its use in controlled semi-detours, in the outskirts despite the blocking Nikleiter arrangements, in particular semiconductor equal layers, alloying through takes place when the judges with more than one connection electrode, the liquid solder layer is too thick. Besides that, it can on one side of the semiconductor surface. Solder come into contact with the covering compounds, 40 die zum Schutz des pn-Überganges aufgebracht sind Die beschriebenen Schwierigkeiten werden bei40 which are applied to protect the pn junction The difficulties described are in einem Verfahren zur Verlötung von mit Metallauflagen versehenen Halbleiterscheiben mit ihren Anschlußelektroden, bei denen die Metallauflage aufa method for soldering semiconductor wafers provided with metal layers to their connection electrodes, where the metal plating is on Die Erfindung betrifft ein Verfahren zur Verlötung 45 wenigstens einer Seite der Halbleiterscheibe aus minvon mit Metallauflagen versehenen Halbleiterschei- destens zwei Schichten besteht, von denen die eine ben mit ihren Anschlußelektroden, bei denen die vom Lot gut benetzbar und die andere von dem be-Metallauflage auf wenigstens einer Seite der Halb- nutzen Lot relativ schlecht benetzbar ist, erfindungsleiterscheibe aus mindestens zwei Schichten besteht, gemäß dadurch behoben, daß die äußere vom Lot von denen die eine vom Lot gut benetzbar und die 50 gut benetzbare Schicht in ihrer Flächenausdehnung andere von dem benutzten Lot relativ schlecht be- derart kleiner ist als eine darunterliegende relativ netzbar ist. schlecht benetzbare Schicht, daß um die gelöteteThe invention relates to a method for soldering 45 at least one side of the semiconductor wafer from at least two layers of semiconductor wafers provided with metal layers, one of which is ben with its connection electrodes, the one of which is easily wettable by the solder and the other by the metal layer At least one side of the half-use solder is relatively poorly wettable, invention conductor disc consists of at least two layers, according to the fact that the outer layer is easily wetted by the solder, one of which is well wettable by the solder and the other layer is used in its area Solder is relatively difficult to be so smaller than an underlying can be relatively wetted. poorly wettable layer that around the soldered Für die Herstellung von Halbleiterzellen mit einem Fläche herum eine vom Lot nicht benetzbare Ring-Halbleiterkörper aus Silizium oder Germanium ist fläche verbleibt.For the production of semiconductor cells with an area around a ring semiconductor body that cannot be wetted by solder Made of silicon or germanium, the surface remains. bereits vorgeschlagen worden, diffundierte Halbleiter- 55 Das Verfahren gemäß der Erfindung wird an Hand scheiben zu verwenden, deren Kontaktflächen mit eines Ausführungsbeispiels entsprechend der Zeicheiner Auflage aus Nickel und Gold oder Nickel- nung erläutert.has already been proposed, diffused semiconductor 55 The method according to the invention is on hand to use washers whose contact surfaces with an embodiment according to the character Nickel and gold or nickel-plated plating explained. Gold-Nickel-Gold versehen sind. So werden in der Fig. 1 zeigt die Schnittzeichnung eines offenenGold-nickel-gold are provided. Thus, in Fig. 1 shows the sectional drawing of an open USA.-Patentschrift 2995473 Verfahren beschrieben, Halbleiterelements, während in Fig. 2 eine Draufum auf der Oberfläche eines Halbleiterkörpers einen 60 sieht dargestellt ist. Einander entsprechende Teile Gold-Nickel-Kontakt herzustellen. sind mit den gleichen Bezugszeichen versehen.USA.-Patent 2995473 describes a method, semiconductor element, while in Fig. 2 a plan view a 60 is shown on the surface of a semiconductor body. Corresponding parts Establish gold-nickel contact. are provided with the same reference numerals. Die erste Nickelschicht hat die Aufgabe, die Haft- In F i g. 1 ist mit 1 das Gehäuse der Halbleiterfestigkeit der daraufliegenden Goldschicht zu erhö- zelle, mit 2 die Halbleiterscheibe und mit 3 der Anhen. Die zweite Nickelschicht soll beim Anlöten der schlußdraht bezeichnet, der in die als flache Scheibe Halbleiterscheibe das Durchlegieren des Lotmetalls 65 ausgebildete Anschlußelektrode 4 übergeht. Die verhindern. Man macht hierbei von der Erkenntnis Halbleiterscheibe 2, vorzugsweise eine Silizium-Gebrauch, daß die üblichen Lotmetalle sehr leicht mit scheibe, ist mit einem eindiffundierten pn-übergang Gold, weniger gut aber mit Nickel legierbar sind. Bei versehen. Sie trägt auf ihren zur KontaktierungThe first layer of nickel has the task of providing the adhesive. 1 is with 1 the housing of the semiconductor resistance to increase the gold layer on top, with 2 the semiconductor wafer and with 3 the attachments. The second layer of nickel is intended to be used when soldering the connecting wire, which is in the form of a flat disc Semiconductor wafer the through-alloying of the solder metal 65 formed terminal electrode 4 passes over. the impede. One makes use of the knowledge semiconductor wafer 2, preferably a silicon use, that the usual solder metals very easily with washer is with a diffused pn junction Gold, but less well alloyable with nickel. When provided. She carries on her to contact
DE19651514111 1965-01-29 1965-01-29 Method for soldering semiconductor wafers with their connection electrodes Expired DE1514111C3 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL0049842 1965-01-29

Publications (3)

Publication Number Publication Date
DE1514111A1 DE1514111A1 (en) 1970-08-20
DE1514111B2 DE1514111B2 (en) 1973-03-01
DE1514111C3 true DE1514111C3 (en) 1973-09-20

Family

ID=7273172

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514111 Expired DE1514111C3 (en) 1965-01-29 1965-01-29 Method for soldering semiconductor wafers with their connection electrodes

Country Status (1)

Country Link
DE (1) DE1514111C3 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8004139A (en) * 1980-07-18 1982-02-16 Philips Nv SEMICONDUCTOR DEVICE.

Also Published As

Publication number Publication date
DE1514111B2 (en) 1973-03-01
DE1514111A1 (en) 1970-08-20

Similar Documents

Publication Publication Date Title
DE2424857C2 (en) Process for producing a soldered connection by reflow soldering
DE1965546C3 (en) Semiconductor component
DE69937180T2 (en) Chip-type semiconductor light-emitting device
DE2041497A1 (en) Semiconductor element and method of manufacturing the same
DE102005006333A1 (en) Semiconductor device with multiple bond terminals and method of making the same
DE1639019B2 (en) CONTROLLED SEMI-CONDUCTOR RECTIFIER
DE2807350C2 (en) Liquid crystal display device in a package with an integrated circuit
DE10227854B4 (en) Semiconductor device and method for its production
DE3346833C2 (en) Semiconductor element
DE2839110C2 (en) Method of applying fusible solder balls to the surface of an insulating substrate
DE2221886A1 (en) Connection piece for semiconductor circuit components and method for connecting a semiconductor circuit component
DE2359640C2 (en) Electrical connection contact to a semiconductor body and use
DE1514111C3 (en) Method for soldering semiconductor wafers with their connection electrodes
DE102014200242A1 (en) Bonded system with coated copper conductor
DE3040867C2 (en) Method for manufacturing a semiconductor device
DE1764171A1 (en) Semiconductor device and method for manufacturing the same
DE2330161A1 (en) IMPROVED CIRCUITS AND METHOD OF MANUFACTURING THEREOF
DE10300949B4 (en) Semiconductor device with manufacturing method therefor
DE1951291A1 (en) Semiconductor component with at least two semiconductor bodies
DE112006004098B4 (en) Semiconductor module with a lead frame arrangement with at least two semiconductor chips and method for their production
DE2631810C3 (en) Planar semiconductor device
DE4333956A1 (en) Method for attaching integrated circuit chips with a TAB structure to a substrate
DE1540268B2 (en) PROCESS FOR ESTABLISHING A THERMAL PRESSURE JOINT BETWEEN METALS AND NON-METALLIC MATERIALS AND DEVICE FOR CARRYING OUT THE PROCESS
DE10339022A1 (en) Semiconductor device
DE3443784C2 (en)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E771 Valid patent as to the heymanns-index 1977, willingness to grant licences
EHJ Ceased/non-payment of the annual fee