DE1512607A1

DE1512607A1 - Circuit arrangement for generating an output pulse that is delayed compared to an input pulse

Info

Publication number: DE1512607A1
Application number: DE19671512607
Authority: DE
Inventors: Klaus Koch
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1967-05-26
Filing date: 1967-05-26
Publication date: 1969-06-12

Description

Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses In vielen Fällen ist es erforderlich, einen Impuls zu erzeugen, der gegenüber einem Eingangsimpuls eine Verzögerung und eine zeitlich genau definierte Zage aufweist. Diese Aufgabe tritt z. B. in einem Farbbalkengenerator für Farbfernseh-Prüfzwecke auf, wo aus einem Bezugsimpuls, z.B. dem Zeilensynchronimpuls, weitere Impulse unterschiedlicher-Länge und unterschiedlicher zeitlicher Verschiebung zum Bezugsimpuls abgeleitet werden müssen. Die gleiche Aufgabe tritt auch auf bei der Erzeugung von Tastimpulsen, z. B. zur Heraustastung des Farbsynchronsignals, die ebenfalls gegenüber dem Zeilensynchronimpuls eine Verzögerung und eine genaue definierte zeitliche Zage haben müssen.Circuit arrangement for generating an input pulse compared to an input delayed output pulse In many cases it is necessary to have a pulse to generate, the compared to an input pulse a delay and a time has precisely defined teeth. This task occurs z. B. in a color bar generator for color television testing purposes, where from a reference pulse, e.g. the line sync pulse, further impulses of different lengths and different temporal shifts must be derived from the reference pulse. The same task also occurs at the generation of tactile pulses, e.g. B. for sampling the color sync signal, which also has a delay and an accurate one compared to the line sync pulse must have a defined timeline.

Zur Erzielung eines derartigen verzögerten Impulses sind Schaltungen mit zwei monostabilen Transistorstufen bekannt. Die erste Transistorstufe wird dabei durch den Eingangsimpuls angesteuert. Die Rückflanke des Ausgangsimpulses der ersten Transistorstufe steuert dann die zweite Transistorstufe, die an ihrem Ausgang den verzögerten Ausgangsimpuls abgibt. Die Impulsdauer der ersten Transiatoratufe bestimmt dabei die Verzögerung und die Impulsdauer der zweiten Transistorstufe die Impulsdauer des Ausgangsimpulses. Derartige Schaltungen erfordern vier Transistoren und eine Vielzahl passiver Bauteile. , Es ist auch eine Verzögerungsschaltung bekannt, die mit drei Transistoren auskommt. Hierbei besteht die erste Transistorstufe aus zwei und die zweite Transistorstufe nur aus einem Transistor. Bei dieser Schaltung sind der zweite Transistor der ersten Stufe und der Transistor der zweiten Stufe normalerweise leitend und der erste Transistor der ersten Stufe nichtleitend. Beim Eintreffen des Eingangsimpulses wird der erste Transistor der ersten Stufe leitend gesteuert, wodurch der zweite Transistor der ersten Stufe nichtleitend wird und mit einer bestimmten Verzögerung den Transistor der zweiten Stufe ebenfalls nichtleitend steuert.Circuits are used to achieve such a delayed pulse known with two monostable transistor stages. The first transistor stage is doing this controlled by the input pulse. The trailing edge of the output pulse the first transistor stage then controls the second transistor stage, which is connected to her Output emits the delayed output pulse. The pulse duration of the first transition stage determines the delay and the pulse duration of the second transistor stage Pulse duration of the output pulse. Such circuits require four transistors and a variety of passive components. , There is also known a delay circuit, which gets by with three transistors. Here the first transistor stage consists of two and the second transistor stage only consists of one transistor. With this circuit are the second transistor of the first stage and the transistor of the second stage normally conductive and the first transistor of the first stage non-conductive. At the When the input pulse arrives, the first transistor of the first stage becomes conductive controlled, whereby the second transistor of the first stage is non-conductive and with a certain delay the transistor of the second stage also non-conductive controls.

Der Erfindung liegt die Aufgabe zugrunde, eine Verzögerungsschaltung mit zwei Transistorstufen so zu vereinfachen, daB sie mit insgesamt nur zwei Transistoren auskommt.The invention is based on the object of a delay circuit with two transistor stages so that they have a total of only two transistors gets by.

Die Erfindung geht aus von einer Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses, bei der der Eingangsimpuls eine erste monostabile Transistorstuf e steuert, deren Ausgangsspannung mit einer Verzögerung eine damit über einen Koppelkondensator in Kaskade geschaltete, den Ausgangsimpuls erzeugende zweite monostabile Transistorstufe steuert.The invention is based on a circuit arrangement for generation an output pulse that is delayed compared to an input pulse, in which the input pulse a first monostable transistor stage e controls their output voltage with a delay one connected in cascade via a coupling capacitor, the output pulse generating second monostable transistor stage controls.

Die Erfindung besteht darin, daß die Transistorstufen je nur einen Transistor enthalten, daß beide Transistoren im statischen, nichtangesteuerten Zustand leitend (oder nichtleitend) vorgespannt sind und vor ihrer Eingangselektrode je ein Differenzierglied enthalten, und daß die Dauer des den Transistor der ersten Stufe nichtleitend (oder leitend) steuernden Eingangsimpulses länger als die Summe aus der Verzögerung und der Dauer des Ausgangsimpulses ist.The invention is that the transistor stages only one Transistor contain that both transistors in the static, non-activated state conductive (or non-conductive) and biased in front of their input electrode each a differentiator included, and that the duration of the transistor of the first Stage non-conductive (or conductive) controlling input pulse longer than the sum from the delay and the duration of the output pulse.

Die Erfindung wird im folgenden an Hand der Zeichnung an einem Ausführungsbeispiel näher erläutert. Fig. 1 zeigt ein Schaltungsbeispiel der Erfindung, in*Fig. 2 sind Kurven zur Erläuterung der Wirkungsweise der Schaltung nach Fig. 1 dargestellt. Die Spannungen in Fig. 2 und die Punkte in Fig. 1, än denen diese Spannungen stehen, sind mit den gleichen kleinen Buchstaben bezeichnet.The invention is illustrated below with reference to the drawing using an exemplary embodiment explained in more detail. Fig. 1 shows a circuit example of the invention, in * Fig. 2 are Curves to explain the mode of operation of the circuit according to FIG. 1 are shown. The voltages in Fig. 2 and the points in Fig. 1 where these voltages are are labeled with the same small letters.

In Fig. 1 enthält die erste monostabile Transistorstufe einen Transistor 1, dessen Basis über die Reihenschaltung eines Widerstandes 2 mit einem einstellbaren Widerstand 3, und dessen Kollektor über einen Widerstand 4 mit einer ersten positiven Betriebsspannungsklemme verbunden sind. Der Emitter des Transistors 1 ist an einezweite Betriebsspannungsklemme angeschlossen. Der Basis des Transistors 1 wird über einen Koppelkondensator 5 von einer Eingangsklemme a der Eingangsimpuls a gemäß Fig. 2 zugeführt. Der Kollektor des Transistors 1 ist über einen Koppelkondensator 6 an die Basis eines Transistors 7 der zweiten monostabilen Transistorstufe angeschlossen. Die Basis des Transistors 7 ist über die Reihenschaltung eines Widerstandes $ mit einem veränderbaren Widerstand 9 und der Kollektor über einen Widerstand 10 an die erste Betriebsspannungsklemme angeschlossen, während der Emitter des Transistors 7 an die zweite Betriebsspannungsklemme angeschlossen ist. Der verzögerte Ausgangsimpuls wird an einer Klemme c vom Kollektor des Transistors 7 abgenommen. Der Kondensator 5 bildet mit den,Widerständen 2,3 ein Differenzierglied vor der Basis des Transistors 1 und der Kondensator 6 mit den Widerständen 6,9 ein Differenzierglied vor der Basis des Transistors 7.In Fig. 1, the first monostable transistor stage contains a transistor 1, the base of which is connected in series with a resistor 2 with an adjustable Resistor 3, and its collector through a resistor 4 with a first positive Operating voltage terminal are connected. The emitter of transistor 1 is on a second Operating voltage terminal connected. The base of the Transistor 1 is the input pulse via a coupling capacitor 5 from an input terminal a a according to FIG. 2 supplied. The collector of transistor 1 is via a coupling capacitor 6 connected to the base of a transistor 7 of the second monostable transistor stage. The base of the transistor 7 is connected in series with a resistor $ a variable resistor 9 and the collector via a resistor 10 to the first operating voltage terminal connected, while the emitter of the transistor 7 is connected to the second operating voltage terminal. The delayed output pulse is taken from the collector of transistor 7 at a terminal c. The condenser 5 and the resistors 2, 3 form a differentiating element in front of the base of the transistor 1 and the capacitor 6 with the resistors 6,9 a differentiator in front of the base of transistor 7.

Die Wirkungsweise dieser Schaltung wird an Hand der Fig. 2 erläutert. Im statischen, d.h. nicht angesteuerten Zustand, sind die Transistoren 1,7 leitend, weil ihre Basen an eine gegenüber dem Emitter positive Betriebsspannung angeschlossen sind. Beim Eintreffen des negativ gerichteten Eingangsimpulses a wird der Transistor 1 zunächst nichtleitend gesteuert, wodurch am Punkt b ein positiver Spannungssprung auftritt. Dieser positive Spannungssprung hat auf den Transistor 7 aber keinen EinfluB, weil dieser Transistor bereits leitend ist. Nach dem Beginn des Impulses a wird der Kondensator 5 über die Widerstände 2,3 langsam umgeladen. Dadurch wird die Spannung an der Basis des Transistors 1 in Richtung des Spannungswertes von + 6V positiver, bis der Transistor 1 nach einer Zeit tv wieder leitend wird. Dadurch entsteht am Punkt b ein Spannungssprung in negativer Richtung, der über den Kondensator 6 den Transistor 7 sperrt, so daß die Spannung an der Klemme c sprungartig in positiver Richtung ansteigt und somit an der Klemme c ein Ausgangsimpuls entsteht. Dieser hat gegenüber dem Eingangsimpuls a eine Verzögerung tv, die durch die Zeitkonstante des Kondensators 5 mit den Widerständen 2,3 gegeben und durch den Widerstand 3 einstellbar ist. Der Kondensator 6 wird jetzt über die Widerstände 8,9 so weit umgeladen, bis der Transistor 7 wieder leitend wird und die Spannung an der Klemme c wieder auf den ursprünglichen Wert absinkt. Die Dauer t2 des Ausgangsimpulses c ist durch die-Zeitkonstante des Kondensators 6 mit den Widerständen 8,9 gegeben und durch den Widerstand 9 einstellbar. Da gemäß der Erfindung die Dauer t1 des Eingangsimpulses a länger als die Summe aus der Verzögerung tv und der Dauer t2 des Ausgangsimpulses c ist, hat die positiv gerichtete Rückflanke des Eingangsimpulses a auf die Schaltung keinen Einfluß, weil zu diesem Zeitpunkt beide Transistoren ohnehin leitend sind.The mode of operation of this circuit is explained with reference to FIG. In the static, ie not activated, state, the transistors 1, 7 are conductive because their bases are connected to an operating voltage that is positive with respect to the emitter. When the negatively directed input pulse a arrives, the transistor 1 is initially controlled to be non-conductive, as a result of which a positive voltage jump occurs at point b. However, this positive voltage jump has no influence on transistor 7 because this transistor is already conducting. After the start of the pulse a, the capacitor 5 is slowly reloaded via the resistors 2, 3. As a result, the voltage at the base of the transistor 1 becomes more positive in the direction of the voltage value of + 6V until the transistor 1 becomes conductive again after a time tv. This creates a voltage jump in the negative direction at point b, which blocks transistor 7 via capacitor 6, so that the voltage at terminal c rises abruptly in a positive direction and thus an output pulse is generated at terminal c. This has a delay tv compared to the input pulse a, which is given by the time constant of the capacitor 5 with the resistors 2, 3 and can be set by the resistor 3. The capacitor 6 is now recharged through the resistors 8, 9 until the transistor 7 becomes conductive again and the voltage at the terminal c drops back to the original value. The duration t2 of the output pulse c is given by the time constant of the capacitor 6 with the resistors 8, 9 and can be set by the resistor 9. Since, according to the invention, the duration t1 of the input pulse a is longer than the sum of the delay tv and the duration t2 of the output pulse c, the positive trailing edge of the input pulse a has no influence on the circuit, because at this point in time both transistors are conducting anyway .

Claims

P atent claims 1. Circuit arrangement for generating an output pulse delayed with respect to an input pulse, in which the input pulse controls a first monostable transistor stage, the output voltage of which controls a second monostable transistor stage, which is cascaded via a coupling capacitor and which generates the output pulse, with a delay , that the transistor stages each contain only one transistor (1,7), that both transistors (1,7) are biased conductive (or non-conductive) in the static, non-activated state and a differentiating element (5,2,3; 6 , 8,9), and that the duration of the input pulse (a) which controls the transistor (1) of the first stage to be nonconductive (or conductive) is longer than the sum of the delay (tv) and the duration (t2) of the output pulse (c ) is.

2. A circuit arrangement according to claim 1, characterized in that in each stage, the base and the collector of the transistor (1,7) are connected to the second supply terminal via a resistor to the first and the emitter, since $ of the input pulse (a) The base of the transistor (1) of the first stage is fed via a coupling capacitor (5) and the delayed output pulse (c) is taken from the collector of the transistor (7) of the second stage.

3. A circuit arrangement according to claim 2, characterized in that the differentiating element through the coupling condenser (5; 6) and located between the base and the first supply terminal resistor (2.3; 8.9) is formed.

4. Circuit arrangement according to claim 2, characterized in that the between the base and the first operating voltage terminal Lying resistance (3) of the first stage for setting the delay (tv) can be changed is.

5. A circuit arrangement according to claim 2, characterized in that the resistor located between the base and the first supply terminal (9) of the second stage for setting the duration (t2) of the output pulse (c) variable.