DE1512424C - Circuit arrangement for generating an output signal corresponding to the meaning of an input signal - Google Patents

Circuit arrangement for generating an output signal corresponding to the meaning of an input signal

Info

Publication number
DE1512424C
DE1512424C DE1512424C DE 1512424 C DE1512424 C DE 1512424C DE 1512424 C DE1512424 C DE 1512424C
Authority
DE
Germany
Prior art keywords
transistors
signal
signals
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
Other languages
German (de)
Inventor
Howard Raymond Princeton NJ Beelitz (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Publication date

Links

Description

1 21 2

Die Erfindung betrifft eine Schaltungsanordnung teuerung der Anordnung eignet sich diese Schaltung zur Erzeugung eines Ausgangssignäls entsprechend nicht gut zur Herstellung in integrierter Eorm.
der Bedeutung (binäre 1 oder 0) eines Eingangs- Die Aufgabe der Erfindung besteht nun in der signals, welches an einer von zwei Eingangsklemmen Schaffung einer Schaltunganordnung, welche Einanliegt, an denen von verschiedenen Quellen stam- 5 gangssignale mit gleichen Eigenschaften (Polarität), mende Eingangssignale gleicher Bedeutung unter- aber unterschiedlicher Bedeutung auseinanderzuhalschiedliche Polarität haben, mit zwei Differenzver- ten imstande ist, ohne hierzu einen so großen Schalstärkern, die jeweils mit einem ersten Signaleingang tungsaufwand zu erfordern, wie es bei bekannten deran einer der Eingangsklemmen und mit einem zwei-. artigen Schaltungen der Fall ist. Insbesondere soll ten Signaleingang an der anderen Eingangsklemme io sich die erfindungsgemäße Schaltung zur Herstellung liegen und deren Ausgänge parallel geschaltet in integrierter Form eignen,
sind. Bei einer Schaltunganordnung zur Erzeugung einesThe invention relates to a circuit arrangement controlling the arrangement, this circuit for generating an output signal is accordingly not well suited for production in an integrated Eorm.
the meaning (binary 1 or 0) of an input The object of the invention consists in the signal, which at one of two input terminals creating a circuit arrangement which is applied to which from different sources 5 output signals with the same properties (polarity), Mending input signals have the same meaning but different meaning, have different polarity, with two differences, is able to do so without such a large sound strength, each requiring a first signal input processing effort, as is the case with known one of the input terminals and with a two -. like circuits is the case. In particular, the signal input at the other input terminal should be the circuit according to the invention for production and its outputs, connected in parallel, should be suitable in an integrated form,
are. In a circuit arrangement for generating a

Es ist eine Schaltungsanordnung bekannt, bei wel- Ausgangssignals entsprechend der Bedeutung (bicher zwei Differenzverstärker zu einer logischen Ver- näre 1 oder 0) eines Eingangssignals, welches an einer knüpfungsschaltung zusammengeschaltet sind, wobei 15 von zwei Eingangsklemmen anlegt, an denen von verje ein Transistor jedes Differenzverstärkers von einem schiedenen Quellen stammende Eingangssignale gleigemeinsamen Emitterfolgertransistor angesteuert wird. eher Bedeutung unterschiedliche Polarität haben, mit Bei diseer bekannten Schaltung handelt es sich um zwei Differenzverstärkern, die jeweils mit einem eine inverse exklusive ODER-Schaltung (IBM Tech- ersten Signaleingang an einer der Eingangsklemmen nical Disclosure Bulletin, Bd. 8 Nr. 8, Januar 1966, 20 und mit einem zweiten Signaleingang an der anderen S. 1156). Bei einer weiteren bekannten Verknüp- Eingangsklemme liegen und deren Ausgänge so fungsschaltung ist eine Anzahl von Transistoren in parallel geschaltet sind, daß die Ausgangselektroden zwei Zweigen und mehreren Ebenen' aufgebaut, wo- derjenigen Verstärkerelemente zusammengeschaltet bei zwischen den beiden Zweigen mehrfache Über- sind, deren Eingangselektroden an getrennten Signalkreuzverbindungen vorgesehen sind. Hierbei handelt 25 eingängen liegen, wird diese Aufgabe gelöst durch es sich um eine Schaltung, welche feststellt, ob die einen Steuerschalter, der in Abhängigkeit von der Zahl der binären Einsen in einem vierstelligen Binär- Quelle des jeweiligen Eingangssignals zur Einschalregister gerade oder ungerade ist (Electronics, Juni tung des einen oder des anderen Differenzverstärkers 1955, S. 135). betätigt wird. Die Steuersignale für den SteuerschalterA circuit arrangement is known in which the output signal corresponds to the meaning (bicher two differential amplifiers to a logic 1 or 0) of an input signal which is sent to a logic circuit are interconnected, with 15 of two input terminals applied to those of verje one transistor of each differential amplifier share input signals from a different source Emitter follower transistor is controlled. rather have different polarity meaning with This known circuit consists of two differential amplifiers, each with one an inverse exclusive OR circuit (IBM Tech- first signal input at one of the input terminals nical Disclosure Bulletin, Vol. 8 No. 8, January 1966, 20 and with a second signal input on the other P. 1156). At another known link input terminal and its outputs are as above fung circuit is a number of transistors connected in parallel that the output electrodes two branches and several levels' built up, with those amplifier elements interconnected if there are multiple overheads between the two branches, their input electrodes are on separate signal cross connections are provided. If there are 25 inputs, this task is solved by it is a circuit that determines whether the one control switch that depends on the Number of binary ones in a four-digit binary source of the respective input signal to the switch-on register is even or odd (Electronics, June tion of one or the other differential amplifier 1955, p. 135). is operated. The control signals for the control switch

Im Gegensatz zu diesen bekannten Schaltungen 30 werden dabei nach der betreffenden Quelle, welche befaßt sich die Erfindung mit dem Problem, ein Aus- das gerade anliegende Eingangssignal liefert, gewählt, gangssignal zu liefern, welches kennzeichnend für die so daß der Ursprung dieses Eingangssignals als Krite-Bedeutung eines bestimmten Eingangssignals ist, rium f ür seine Bedeutung herangezogen wird,
wenn verschiedene Eingangssignale gleiche Eigen- In besonderer Ausgestaltung der Erfindung kann schäften (beispielsweise die gleiche Polarität), aber 35 der Steuerschalter ebenfalls" einen Differenzverstärker verschiedene Bedeutungen haben. Durch die Erfindung aufweisen, der durch gegenphasige Steuersignale besollen sich also Signale gleicher Eigenschaften, aber tätigt wird und dessen Ausgangsleitungen mit Steuerunterschiedlicher Bedeutung auseinanderhalten lassen eingängen der beiden anderen Differenzverstärker oder aber umgekehrt Signale mit entgegengesetzten verbunden sind. Die gegenphasigen Steuersignale Eigenschaften, aber gleicher Bedeutung erkennen 40 werden hierbei je nach der betreffenden Signalquelle lassen. Als Kriterium für die Bedeutung der Signale, bestimmt. Insbesondere können, bei Ausführung der welche aus verschiedenen Quellen stammen, soll die Schaltung in Transistortechnik, die Signaleingänge jeweilige Signalquelle dienen. mit den Basen der Transistoren der erstgenanntenIn contrast to these known circuits 30, according to the source in question, which the invention deals with the problem of providing an output from the input signal that is currently present, selected to provide output signal which is characteristic of the so that the origin of this input signal is a criterion - the meaning of a certain input signal is used for its meaning,
If different input signals have the same characteristics (for example, the same polarity), but the control switch can also "have a differential amplifier with different meanings. By means of the invention, signals of the same properties, however, are activated by means of control signals in opposition and its output lines with different control meanings can be distinguished between inputs of the other two differential amplifiers or conversely signals are connected to opposite ones. In particular, when they come from different sources, the circuit using transistor technology, the signal inputs can serve the respective signal source, with the bases of the transistors of the former nth

Ein Beispiel für derartige Erfordernisse sind Differenzverstärker verbunden sein, deren jeweilsAn example of such requirements are differential amplifiers connected to each other

Magnetkernspeicher mit geteilten gegensinnigen Ab- 45 gemeinsame Emitterleitungen mit je einem AusgangMagnetic core memory with split opposing output 45 common emitter lines with one output each

tastwicklungen, bei denen eine binäre 1 durch ein des Differenzverstärkers des Steuerschalters verbun-sense windings in which a binary 1 is connected through one of the differential amplifier of the control switch

negatives Signal auf einer Abtastleitung oder ein posi- den sind.a negative signal on a scan line or a positive signal.

tives Signal auf einer anderen Abtastleitung dargestellt Die Erfindung wird im einzelnen an Hand der wird, je nachdem mit welchen Kerngruppen die be- Zeichnung erläutert, die das Schaltschema eines ertreffende Leitung verkoppelt ist (die Kerngruppen 50 findungsgemäßen Differenzverstärkers zeigt.
sind durch die Lage der einzelnen Kerne im Speicher Der. gezeigte . Differenzverstärker hat zwei Einbestimmt). Bei üblichen Ferritspeichern ist beispiels- · gangsklemmen 1 und 2, die an entsprechende Einweise die Lesewicklung mit ihren Enden an Diffe- gangssignalquellen anschließbar sind. Die Eingangsrenzvcrstärkereingänge angeschlossen, und mit Hilfe signale werden durch eine Differenzverstärkerstufe von Treiberstufen verschiedener Polarität wird ent- 55 mit zwei Transistoren 3 und 4 verstärkt. Und zwar sprechend der Bedeutung der Eingangssignale ein sind die Eingangssignale den entsprechenden Basis-Ausgangssignal nur einer Polarität erhalten. Diese elektroden der Transistoren 3 und 4 an den Basis-Schaltung erfordert jedoch einen zusätzlichen Auf- widerständen 5 bzw. 6 zugeführt. Der gemeinsame wand für die Treiberstufen, und beim Einschreiben ' Emitteranschluß der beiden Transistoren 3 und 4 ist entsteht an den Verstärkereingängen ein unerwünscht 60 über die. Reihenschaltung der Kollektor-Emittergroßcs Signal. ' Strecke eines Transistors 7 und des Widerstands 8tive signal shown on another scanning line. The invention is explained in detail on the basis of which, depending on the core groups with which the drawing is explained, which the circuit diagram of a relevant line is coupled (the core groups 50 shows the differential amplifier according to the invention.
are determined by the position of the individual cores in the memory of the. shown. Differential amplifier has two determinations). In conventional ferrite stores, for example, there are output terminals 1 and 2, which can be connected with their ends to differential signal sources at the appropriate guides. The input limit amplifier inputs are connected, and with the aid of signals are amplified by a differential amplifier stage of driver stages of different polarity with two transistors 3 and 4. In fact, according to the meaning of the input signals, the input signals, the corresponding base output signal, have only one polarity. These electrodes of the transistors 3 and 4 on the base circuit, however, require additional resistors 5 and 6, respectively. The common wall for the driver stages, and when writing 'emitter connection of the two transistors 3 and 4 is created at the amplifier inputs an undesirable 60 about the. Series connection of the collector-emitter large signal. 'Path of a transistor 7 and the resistor 8

Bei einer anderen bekannten Anordnung sind am mit einer negativen Spannungsquelle — V verbunden.In another known arrangement, am are connected to a negative voltage source - V.

Ausgang der DifTerenzverstärkerstufen zur Klassifi- Die Basis des Transistors 7 erhält über einen zwi-Output of the differential amplifier stages to the classification The base of transistor 7 receives a

zierung der Eingangssignale zusätzliche logische Gat- sehen — V und Masse geschalteten Spannungsteileradditional logic gate - V and ground switched voltage divider

ter vorgesehen. Dadurch entstellen jedoch Signal- 65 ein vorbestimmtes Potential. ,ter provided. As a result, however, signal 65 distort a predetermined potential. ,

Verzögerungen, und wegen der größeren Anzahl νοίΓ Die Kollektoren der Transistoren 3 und 4 sindDelays, and because of the greater number νοίΓ the collectors of transistors 3 and 4 are

Schalungselementen und der benötigten größeren über Kollcktorwiderstände 9 bzw. 10 an eine positiveFormwork elements and the required larger ones via Kollcktorwideratoren 9 and 10 to a positive one

Schaltungsplüttchenflächo mit entsprechender Ver- Spannungsquelle +V angeschlossen. Die an denCircuit board surface connected to the corresponding voltage source + V. The Andes

Claims (3)

Kollektoren der Transistoren 3 und 4 abgenommenen Eingangssignale angeschlossen. Beispielsweise bei Signale werden durch jeweils als Emitterfolger ge- einer Speichcrlesewicklungsanordnung. mit zwei geschaltete Transistoren 11 bzw.. 12 getrennt über- trennten Lesewicklungen, die den Speicher zwecks tragen. Die Ausgangssignale der Transistoren Il und . Verkürzung der Signalweglänge in zwei Teile auf-12 werden getrennt je einem Transistor in zwei Dif- 5 teilen, können die Speieherausgangssignalc in den ferenzverstärkerstufen mit den Transistoren 13, 14 entsprechenden Leseleitimgen zwar verschiedene In- bzw. 15, 16 zugeführt. In der bisher beschriebenen formationswerte, d.h. »I« oder »0« darstellen, je-Anordnung gehören die signalerzeugenden Elemente doch gleiche Polarität haben. Während eine dermit den Transistoren 3 und 11 zu einer ersten Signal- artige geteilte Wicklungsanordnung wünschenswert erzeugerschaltung, die bei Auftreten von Signalen an io ist, um das Erfordernis zweier Typen von den Vorden Eingangsklemmen 1 und 2 ein Signal erzeugt, das strom zum Anwählen eines Speicherkerns lieferneine binäre 0 oder eine binäre 1 darstellen kann. Ent- den Ansteuerstufen zu vermeiden und die Gleichtaktsprechend gehören .die signalerzeugenden Elemente unterdrückung des DiHerenzverstärkers für gegenmit den Transistoren 4 und 12 zu einer zweiten phasige Störsignale auszunutzen, müssen in diesem Signalerzeugerschaltung, die bei Auftreten von Signa- 15 Fall die Aiisgangssignale des Differenzverstärkers mit len an den Eingangsklemmen 1 und 2 ein Signal er- ihrem Informationsinhalt logisch verknüpft werden, zeugt, das ebenfalls eine »0« oder eine »L« darstellen Der erfindungsgemäße Differenzverstärker leistet kann. eine solche logische Operation, indem die Steuer-Collectors of transistors 3 and 4 picked up input signals connected. For example at Signals are transmitted through a memory read winding arrangement as emitter followers. with two switched Transistors 11 or. 12 separately separated read windings, which the memory for the purpose carry. The output signals of the transistors II and. Reduction of the signal path length in two parts to -12 are each split one transistor in two dif- 5, the Speieherausgabessignalc can be in the reference amplifier stages with the transistors 13, 14 corresponding reading lines, although different in- or 15, 16 supplied. In the previously described formation values, i.e. "I" or "0" represent each-arrangement the signal-generating elements should have the same polarity. While one dermit the transistors 3 and 11 to form a first signal-like split winding arrangement is desirable generator circuit, which is at the occurrence of signals at io, to the requirement of two types of the Vorden Input terminals 1 and 2 generate a signal that supplies power to select a memory core can represent a binary 0 or a binary 1. Avoid any control stages and the common mode belong. The signal-generating elements suppression of the differential amplifier for opposite the transistors 4 and 12 to exploit a second phase interference signals, must in this Signal generator circuit, which when signals occur, the output signals of the differential amplifier with A signal is logically linked to its information content at input terminals 1 and 2, testifies that also represent a "0" or an "L" The differential amplifier according to the invention performs can. such a logical operation in that the control Das Ausgangssignal des Transistors 11 gelangt zur klemmen 24, 25 an die beiden Seiten einer Flipflop-Basis des Transistors 13, die einen der beiden Ein- 20 stufe eines Speicheradressenregisters, z. B. der Stufe gänge einer ersten, Differenzstufe mit den Transisto- der höchsten Stelle, angeschlossen werden. Diese ren 13 und 14 bildet. Das gleiche Signal gelangt Adressenregisterstufe liefert dann die logische Steueraußerdem zur Basis des Transistors 16, die einen der information bezüglich der jeweils verwendeten Lesebeiden Eingänge einer zweiten Differenzstufe mit den leitung, d. h. Speicherhälfte.The output signal of the transistor 11 reaches the terminals 24, 25 on the two sides of a flip-flop base of the transistor 13, which is one of the two single stages of a memory address register, e.g. B. the stage A first differential stage with the transistor at the highest point can be connected. This ren 13 and 14 forms. The same signal goes to the address register stage then provides the logic control as well to the base of the transistor 16, the two of the information relating to the reading used in each case Inputs of a second differential stage with the line, d. H. Memory half. Transistoren 15 und 16 bildet. In entsprechender 25 Die Transistoren 17 und 18 arbeiten als Strom-Weise gelangt das Ausgangssignal des Transistors 12 quellen für die selektive Erregung einer der Differenzzu den Basen der Transistoren 14 und 15, welche die verstärkerstufen, d. h. der Stufe mit den Transistoren anderen Eingänge der beiden Differenzstufen bilden. 13, 14 und der Stufe mit den Transistoren 15, 16.Transistors 15 and 16 forms. In a corresponding 25 transistors 17 and 18 operate in a current manner The output of transistor 12 is applied to sources for selective excitation of one of the differences the bases of transistors 14 and 15 which are the amplifier stages, i.e. H. the stage with the transistors other inputs of the two differential stages. 13, 14 and the stage with transistors 15, 16. Die Emitter der beiden Transistoren 13, 14 der .Und zwar werden, wenn der Transistor 17 geöffnet ersten Differenzstufe (die einen Punkt für die Erre- 30 und der Transistor 18 gesperrt ist, die Transistoren gung der. ersten Stufe bilden) sind an den Kollektor . 13 und 14 vom Transistor 17 mit Strom gespeist, eines Transistors 17 angeschlossen, der zusammen · während, wenn der Transistor 18 geöffnet und der mit dem Transistor 18 ein logisches Steuerungsele- Transistor 17 gesperrt ist, der Transistor 18 die Tranment bildet. Der Kollektor des Transistors 18 ist mit sistoren 15 und 16 mit Strom speist. Es wird also die den Emittern der Transistoren 15,16 der zweiten Dif- 35 Polarität der Ausgangssignale an den Klemmen 21, ferenzsrufe verbunden. Auch hier bilden die beiden 23 durch die selektive Erregung der Transistoren 17, Emitter einen Punkt für die Erregung der zweiten 18 bestimmt, die ihrerseits selektiv eine der Differenz-Stufe. Die Emitter der Transistoren 17 und 18 sind verstärkerstufen mit den Transistoren 13, 14 und 15, über einen Emitterwiderstand 19 an eine Spannungs- 16 erregen. Die von den Emittern der Transistoren quelle — V angeschlossen. Die Kollektoren der Tran- 4° 11 und 12 gelieferten Signale werden folglich seleksistorenl3 und 15, die den einen von zwei Ausgän- tiv nach einer der beiden Ausgangsklemmen 21, 23 gen der beiden Differenzstufen bilden, sind über gesteuert, so daß der gleiche, durch das Eingangseinen Widerstand 20 an eine Spannungsquelle + V signal dargestellte Informationstyp stets an einer sowie direkt an eine erste Ausgangsklemme 21 ange- entsprechenden Ausgangsklemme erscheint. Beispielsschlossen. Entsprechend sind die Kollektoren der 45 weise wird ein Signal »1« in sowohl der einen als Transistoren 14 und 16, die den anderen der beiden auch der anderen Leseleitung des genannten Spei-Ausgänge der beiden Differenzstufen bilden, über chers verstärkt und nach ein und derselben Ausgangseinen Widerstand 22 an eine Spannungsquelle +V klemme, z. B. der Klemme 21 gesteuert oder gelenkt, sowie direkt an eine zweite Ausgangsklemme 23 an- während ein Signal »0« stets ein Ausgangssignal an geschlossen. Zwei mit den Basen der Transistoren 17 50 der anderen Klemme, in diesem Fall der Klemme 23 und 18 verbundene Steuerklemmen 24 bzw. 25 die- erzeugt, so daß zwischen den verschiedenen Eingangsnen zum Anschluß an eine Quelle von logischen informationssignalen ohne weiteres unterschieden Steuersignalen. werden kann.The emitters of the two transistors 13, 14 of the .When the transistor 17 is opened, the first differential stage (which is a point for the excitation 30 and the transistor 18 is blocked, the transistors form the first stage) are connected to the collector . 13 and 14 fed with current from transistor 17, connected to a transistor 17 which together when transistor 18 is open and which, with transistor 18, a logic control element transistor 17 is blocked, transistor 18 forms the tranment. The collector of the transistor 18 is fed with sistors 15 and 16 with current. The emitters of the transistors 15, 16 of the second difference in polarity of the output signals are connected to the terminals 21, referencing calls. Here, too, through the selective excitation of the transistors 17, the emitter form a point for the excitation of the second 18, which in turn selectively forms one of the differential stages. The emitters of the transistors 17 and 18 are amplifier stages with the transistors 13, 14 and 15, via an emitter resistor 19 to excite a voltage 16. The source of the emitters of the transistors - V connected. The collectors of the signals supplied to Trans 4 ° 11 and 12 are consequently seleksistorenl3 and 15, which form one of the two outputs after one of the two output terminals 21, 23 of the two differential stages, are over-controlled so that the same, through the type of information represented input a resistor 20 to a voltage source + V signal always appears on a corresponding output terminal and directly on a first output terminal 21. Sample locks. Correspondingly, the collectors of the 45 wise a signal "1" in both transistors 14 and 16, which form the other of the two and the other reading line of the aforementioned storage outputs of the two differential stages, amplified via chers and after one and the same Output a resistor 22 to a voltage source + V terminal, e.g. B. the terminal 21 controlled or steered, as well as directly to a second output terminal 23 while a signal "0" always an output signal is closed. Two control terminals 24 and 25 which are connected to the bases of the transistors 17 50 of the other terminal, in this case terminals 23 and 18, are generated so that control signals can be readily distinguished between the various input signals for connection to a source of logical information signals. can be. Im Betrieb ist der erfindungsgemäße Differenzver- Durch die Erfindung wird also ein Differenzstärker in der Lage, eine Unterscheidung zwischen 55 verstärker mit einer eingebauten logischen Ein-Eingangssignalen an den Eingangsklemmen 1 und 2, richtung zum Unterscheiden zwischen entgegendie gleiche Polarität haben, jedoch verschiedene In- gesetzten Typen von Eingangsinformationssignalen formationen darstellen, zu treffen. Im Verlaufe dieses geschaffen.In operation, the differential amplifier according to the invention is thus able to distinguish between amplifiers with built-in logical input signals at the input terminals 1 and 2, direction to distinguish between the opposite have the same polarity, but different inserted types of input information signals formations to meet. In the course of this created. Unterscheidungsvorgangs wird die Polarität der Ein- Patentansprüche:The differentiation process becomes the polarity of the single claims: gangssignale umgekehrt. Der Differenzverstärker 60 1. Schaltungsanordnung zur Erzeugung einesoutput signals reversed. The differential amplifier 60 1. Circuit arrangement for generating a liefert außerdem an die Ausgangsklemmen 21 und 23 Ausgangssignals entsprechend der Bedeutung (biSignale gleicher Polarität, die jedoch zwei verschie- näre 1 oder 0) eines Eingangssignals, welches analso supplies output signals to output terminals 21 and 23 according to the meaning (biSignale same polarity, but the two different 1 or 0) of an input signal which is to dene Informationswerte, z.B. »1« an der einen und einer von zwei Eingangsklemmen anliegt, anThe information values, e.g. "1" at one and one of two input terminals, are available »0« an der anderen Ausgangsklemme, darstellen. Zu denen von verschiedenen Quellen stammende Eindiesem Zweck werden die Steuerklemmen 24, 25 an 65 . gangssignale gleicher Bedeutung unterschiedliche eine Quelle von logischen Steuersignalen mit einem "" Polarität haben, mit zwei Differenzverstärkern, Informationsinhalt zur Bestimmung des Wertes der die jeweils mit einem ersten Signaleingang anRepresent "0" at the other output terminal. To those coming from various sources The purpose is to connect the control terminals 24, 25 to 65. output signals of the same meaning different have a source of logic control signals with a "" polarity, with two differential amplifiers, Information content for determining the value of each with a first signal input an den Eingangsklemmen 1 und 2 erscheinenden einer der Eingangsklemmen und mit einem zwei-one of the input terminals appearing at input terminals 1 and 2 and with a two- ten Signaleingang an der anderen Eingangsklemme liegen und deren Ausgänge so parallel geschaltet sind, daß die Ausgangselektroden derjenigen Verstärkerelemente zusammengeschaltet sind, deren Eingangselektroden an getrennten Signalcingängen liegen, gekennzeichnet d li r c h einen Steuerschalter (17,18, 24, 25), der in Abhängigkeit von der Quelle des jeweiligen Eingangssignals zur Einschaltung des einen (13, 14) oder des anderen (15,16) Differenzverstärkcrs betätigt wird.th signal input are at the other input terminal and their outputs are parallel are connected that the output electrodes of those Amplifier elements are connected together, their input electrodes on separate Signaling inputs lie, marked d li r c h a control switch (17,18, 24, 25), the depending on the source of the respective input signal for switching on one (13, 14) or the other (15,16) differential amplifier is operated. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Steuerschalter ebenfalls einen Differenzverstärker (17,18) aufweist, der durch gegenphasige Steuersignale betätigt wird und dessen Ausgangsleitungen mit Steuereingängen der anderen beiden Differenzverstärker (13,14 bzw. 15,16) verbunden sind.2. Circuit arrangement according to claim 1, characterized characterized in that the control switch also has a differential amplifier (17,18), which is actuated by out-of-phase control signals and its output lines with Control inputs of the other two differential amplifiers (13,14 and 15,16) are connected. 3. Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Schaltung transistorisiert ist und die Signaleingänge mit den Basen der Transistoren der erstgenannten Differenzverstärker (13, 14, 15, 16) verbunden sind, deren gemeinsame Emitterleitungen mit je einem Ausgang des Differenzverstärkers (17,18) des Steuerschalters verbunden sind.3. Circuit arrangement according to claims 1 and 2, characterized in that the circuit is transistorized and the signal inputs with the bases of the transistors of the former Differential amplifiers (13, 14, 15, 16) are connected, their common emitter lines with each are connected to an output of the differential amplifier (17, 18) of the control switch. Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Family

ID=

Similar Documents

Publication Publication Date Title
DE69022537T2 (en) Semiconductor memory device.
DE2819524B2 (en) Clock-controlled voltage comparison circuit
DE2416534C3 (en) Transistor circuit for reversing the direction of current in a consumer
DE1512424B2 (en) Circuit arrangement for generating an output signal corresponding to the meaning of an input signal
DE2406171C3 (en) Synchronous multipurpose counter
DE2038123B2 (en) CIRCUIT ARRANGEMENT FOR LOGICAL LINK
DE1499650A1 (en) Device for storing and processing data
DE1449806C3 (en) Matrix memory
DE1219082B (en) Differential amplifier circuit for a matrix read-write circuit
DE1512424C (en) Circuit arrangement for generating an output signal corresponding to the meaning of an input signal
DE3784838T2 (en) FORWARD / REVERSE N-BIT COUNT REGISTER.
DE1186509B (en) Magnetic memory with a magnetic core provided with holes perpendicular to each other
DE3018509A1 (en) SLIDE REGISTER WITH LATCH SWITCHING
DE2752204A1 (en) INTEGRATED CIRCUIT
DE69004032T2 (en) Amplifier circuit with a certain input impedance and with different transconductance values.
DE1295656B (en) Associative memory
DE2152706B2 (en) MONOLITHIC INTEGRATED SEMI-CONDUCTOR MEMORY FOR BINARY DATA
DE1267249B (en) Input gate circuit for a bistable memory circuit
DE2618760C3 (en) Semiconductor memory device
DE1098256B (en) Information store
DE2740565B1 (en) Read-write control arrangement for a bipolar semiconductor memory
DE3875878T2 (en) HIGH-SPEED OPERATIONAL FLIPFLOP SUITABLE FOR IMPLEMENTATION AS AN INTEGRATED CIRCUIT.
DE4030631C2 (en)
DE3751438T2 (en) Circuit for generating a pulse-shaped output signal from three binary input signals.
DE1181276B (en) Data transmitter from ferrite toroidal cores arranged in a matrix