DE1512338C3

DE1512338C3 - Circuit arrangement for linearizing pulse edges

Info

Publication number: DE1512338C3
Application number: DE19671512338
Authority: DE
Inventors: Wilhelmus Hubertus Louis Eindhoven Claessen (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1966-01-27
Filing date: 1967-01-24
Publication date: 1974-12-19
Also published as: DE1512338B2; DE1512338A1; GB1141555A; FR1509536A; NL6601019A

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Linearisieren von Impulsflanken zum Anschluß an eine Impulsquelle und eine mit ihr verbundene Belastung, die eine mit der Belastung in Reihe geschaltete Spule enthält.The invention relates to a circuit arrangement for linearizing pulse edges for Connection to a pulse source and a load connected to it, one in series with the load contains switched coil.

Derartige Anordnungen finden unter anderem Anwendung bei der Steuerung von Magnetkernspeichern. Die Belastungen werden dabei durch Magnetkernreihen gebildet. Bei Magnetkernspeichern ist es erwünscht, daß die Steuerimpulse eine scharf begrenzte Form und insbesondere eine scharf begrenzte Vorderflanke haben. Um dies zu verwirklichen wurde bereits vorgeschlagen, eine Spule in Reihe mit der Belastung zu schalten. Dadurch nimmt jedoch die Anstiegzeit der Impulse relativ stark zu, was bei schnellen Magnetkernspeichern ein Nachteil ist. Weiter erhalten die Vorderflanken der Impulse einen stark exponentiellen Charakter, was einen nachteiligen Einfluß auf das Umschalten der Magnetisierung der Magnetkerne ausübt.Such arrangements are used, among other things, in the control of magnetic core memories. The loads are created by rows of magnetic cores. In the case of magnetic core memories, it is desirable that the control pulses have a sharply delimited shape and in particular a sharply delimited leading edge to have. To achieve this, it has already been proposed to put a coil in series with the load to switch. As a result, however, the rise time of the pulses increases relatively sharply, which is the case with fast magnetic core memories is a disadvantage. Furthermore, the leading edges of the impulses are given a strongly exponential Character, which adversely affects the switching of the magnetization of the magnetic cores exercises.

Die Erfindung bezweckt, eine Anordnung des erwähnten Typs zur Erzeugung von Impulsen mit einer scharf begrenzten linearen Vorderflanke mit einer zuvor bestimmten Flankensteilheit zu schaffen.The invention aims to provide an arrangement of the type mentioned for generating pulses with a to create sharply delimited linear leading edge with a previously determined slope.

Eine erfindungsgemäße Anordnung ist dadurch gekennzeichnet, daß in Reihe mit der Spule ein mit einem Steuereingang versehenes strommodulierendes Element geschaltet ist, dessen Steuereingang durch den Spannungsunterschied zwischen der Spannung der Spule und der Spannung einer konstanten Spannungsquelle gesteuert wird.An arrangement according to the invention is characterized in that in series with the coil one with one Control input provided current modulating element is connected, the control input by the voltage difference between the voltage of the coil and the voltage of a constant voltage source is controlled.

Eine bevorzugte Ausführung einer erfindungsgemäßen Anordnung ist dadurch gekennzeichnet, daß das strommodulierende Element durch einen Transistor gebildet wird, dessen Emitter-Kollektor-Strecke in Reihe mit der Spule liegt. Eine weitgehende Vereinfachung wird gemäß einer weiteren bevorzugten Ausführung erhalten, die dadurch gekennzeichnet ist, daß eine Reihenschaltung einer Z-Diode und eines die Spannung an der Spule aufnehmenden ElementesA preferred embodiment of an arrangement according to the invention is characterized in that the current modulating element is formed by a transistor whose emitter-collector path is in Row with the bobbin. A further simplification is made in accordance with a further preferred embodiment obtained, which is characterized in that a series connection of a Zener diode and a die Voltage at the coil receiving element

parallel an den Emitter-Basis-Übergang des Transistors angeschlossen sind.are connected in parallel to the emitter-base junction of the transistor.

Ausführungsbeispiele der Erfindung sind in derEmbodiments of the invention are in

ίο Zeichnung dargestellt und werden im folgenden näher beschrieben.
Es zeigtίο the drawing and are described in more detail below.
It shows

Fig. 1 ein Ausführungsbeispiel einer erfindungsgemäßen Anordnung zur Verwendung bei einem Magnetkernspeicher,Fig. 1 shows an embodiment of an arrangement according to the invention for use in a Magnetic core memory,

Fig. 2 und 3 Varianten der in Fig. 1 dargestellten Anordnung.FIGS. 2 and 3 variants of the arrangement shown in FIG.

Die in Fig. 1 in schematischer Form dargestellte Anordnung zum Linearisieren von Impulsflanken enthält einen npn-Transistor 1. Der Kollektor 2 des Transistors 1 ist mit einem positiven Speisepunkt (+K₁ Volt) verbunden. Der Emitter 3 des Transistors 1 ist über eine Spule 4 mit einem Vielfachpunkt 5 verbunden. Zwischen diesem Vielfachpunkt und einem weiteren an Erde liegenden Vielfachpunkt 6 ist die Reihenschaltung einer Belastung 7 und der Kollektor-Emitter-Strecke eines Transistors 8 geschaltet. Die bei den Vielfachpunkten dargestellten Vielfachschaltungszeichen bedeuten, daß zwischen den Vielfachpunkten mehrere Reihenschaltungen, von denen in der Figur nur eine dargestellt ist, angeschlossen sind. Die Belastung 7 wird, wie in der Figur dargestellt, z. B. durch eine Magnetkernreihe eines Magnetkernspeichers und einen mit ihr in Reihe geschalteten strombestimmenden Widerstand gebildet. Die Basis 9 des Transistors 1 ist über eine Reihenschaltung einer Spule 10 und eines Widerstandes 11 mit einem positiven Speisepunkt (+K₂ Volt) verbunden, wobei K₂ größer ist als K₁. Weiter ist der Reihenschaltung des Baiss-Emitter-Überganges des Transistors 1 und der Spule 4 eine Z-Diode 12 parallel geschaltet. Diese ist derart gepolt, daß sie in der Sperrichtung gesteuert wird, wenn die Spannung an der Basis 9 positiver ist als die Spannung am Vielfachpunkt 5.The arrangement shown in schematic form in FIG. 1 for linearizing pulse edges contains an npn transistor 1. The collector 2 of the transistor 1 is connected to a positive feed point (+ K ₁ volt). The emitter 3 of the transistor 1 is connected to a multiple point 5 via a coil 4. The series connection of a load 7 and the collector-emitter path of a transistor 8 is connected between this multiple point and a further multiple point 6 connected to earth. The multiple circuit symbols shown at the multiple points mean that a plurality of series connections, of which only one is shown in the figure, are connected between the multiple points. The load 7 is, as shown in the figure, for. B. formed by a magnetic core row of a magnetic core memory and a current-determining resistor connected in series with it. The base 9 of the transistor 1 is connected to a positive feed point (+ K ₂ volts) via a series connection of a coil 10 and a resistor 11, with K _{2 being} greater than K ₁ . A Zener diode 12 is also connected in parallel to the series connection of the base-emitter junction of the transistor 1 and the coil 4. This is polarized in such a way that it is controlled in the reverse direction if the voltage at the base 9 is more positive than the voltage at the multiple point 5.

Zur Erzeugung eines Stromimpulses durch die Belastung 7 wird dem Basisanschluß 13 des Transistors 8 ein Steuerimpuls zugeführt, der gegenüber dem Emitter eine positive Polarität hat. Dadurch wird die Reihenschaltung der Transistoren 8 und 1 stromführend. Der durch die Spule 4 fließende anwachsende Strom erzeugt an der Spule eine Spannung, die proportional zur Geschwindigkeit ist, mit der der Strom zunimmt, und die nachstehend als die Anstiegsgeschwindigkeit bezeichnet wird. Die Spannung am Emitter 3 des Transistors 1 ist dabei positiv gegenüber der Spannung am Vielfachpunkt 5. Die Spannung an der Basis 9 in bezug auf den Vielfachpunkt 5 ist um einen der Basis-Emitter-Spannung des Transistors 1 entsprechenden Wert höher als die Spannung an der Spule. Die Anordnung ist derart bemessen, daß die Durchbruchspannung der Z-Diode 12 gleich nach dem Anlegen des Steuerimpulses an den Basisanschluß 13 überschritten wird. Die Z-Diode hält im Durchbruchzustand die Spannung an der Reihenschaltung desTo generate a current pulse through the Load 7 is the base terminal 13 of the transistor 8, a control pulse fed to the opposite Emitter has positive polarity. As a result, the series connection of transistors 8 and 1 is live. The increasing current flowing through the coil 4 generates a voltage on the coil that is proportional is the rate at which the current is increasing and hereinafter referred to as the slew rate referred to as. The voltage at the emitter 3 of the transistor 1 is positive in relation to this the voltage at the multiple point 5. The voltage at the base 9 with respect to the multiple point 5 is um a value corresponding to the base-emitter voltage of the transistor 1 is higher than the voltage at the Kitchen sink. The arrangement is dimensioned such that the breakdown voltage of the Zener diode 12 immediately after Applying the control pulse to the base terminal 13 is exceeded. The Zener diode holds in the breakdown state the voltage across the series connection of the

Basis-Emitter-Übergangs des Transistors 1 und der Spule 4 konstant. Da die Spannung an der Spule proportional zur Anstiegsgeschwindigkeit des Stromes ist, wird dem Strom eine gewisse konstante Anstiegsge-Base-emitter junction of transistor 1 and coil 4 constant. Because the voltage across the coil is proportional to the rate of rise of the current, the current is given a certain constant rise

schwindigkeit aufgedrückt. Es sei dabei vorausgesetzt, daß der Transistor 8, an sich betrachtet, Stromimpulse mit einer die endgültig gewünschte übersteigenden Anstieggeschwindigkeit liefern kann. Der durch die Belastung 7 fließende Stromimpuls hat folglich eine lineare Vorderflanke, deren Steilheit durch die Bemessung der Anordnung bestimmt wird. Dadurch hängt die Vorderflawke des Stromimpulses nicht von den Eigenschaften des Transistors 8 ab. Die Eigenschaften der Transistoren 8 in den zwischen den Punkten 5 und 6 angeschlossenen Schaltungen weisen untereinander kleine Unterschiede auf. Diese gegenseitigen Unterschiede oder die gegenseitige Streuung der Transistoreigenschaften verursachen ohne Verwendung der oben beschriebenen Vorrichtung eine bedeutende Streuung der Vorderflanken der durch diese Transistoren fließenden Stromimpulse. Bei Verwendung der oben beschriebenen Vorrichtung ist die Streuung in den Vorderflanken der Stromimpulse nahezu vollkommen eliminiert. Dadurch ergibt sich eine einheitliche Erregung der Magnetkernreihen des Magnetkernspeichers. speed imposed. It is assumed that the transistor 8, considered per se, current pulses at a rate of increase that exceeds the ultimate desired rate. The one through the Load 7 flowing current pulse consequently has a linear leading edge, the steepness of which is determined by the dimensioning the arrangement is determined. As a result, the front wave of the current pulse does not depend on the properties of the transistor 8 from. The properties of the transistors 8 in the between the points Circuits connected to 5 and 6 show small differences from one another. These mutual Differences or the mutual scattering of the transistor properties cause without using the device described above a significant spread of the leading edges of the transistors produced by these flowing current pulses. Using the device described above, the spread is in the leading edges of the current pulses are almost completely eliminated. This results in a uniform Excitation of the magnetic core rows of the magnetic core memory.

Der Transistor 1 wird über die Reihenschaltung des Widerstands 11 und der Spule 10 mit Basisstrom versehen. Im Ruhezustand der Vorrichtung, d. h., wenn der Transistor 8 nichtleitend ist, fließt der Basisstrom über den Basis-Kollektor-Übergang des Transistors 1 zum Speisepunkt (+K₁ Volt) ab. Im Arbeitszustand, d. h., wenn der Transistor 8 Strom führt, wird dem Transistor 1 gerade so viel Basisstrom zugeführt, als zur Beibehaltung des Emitterstroms erforderlich ist. Der überflüssige Basisstrom wird durch die Z-Diode 12 abgeführt. Die Spule 10 dient dazu, beim Einschalten des Transistors 8 den Basisstrom des Transistors 1 zu begrenzen, damit vermieden wird, daß dieser gleich nach dem Einschalten des Transistors 8 übersteuert wird. Der durch die Z-Diode 12 fließende Strom ist bei einer ausreichend großen Stromverstärkung des Transistors 1 sehr klein gegenüber dem Emitterstrom des Transistors 1 und kann gegebenenfalls dadurch weiter verringert werden, daß ein als Stromverstärker wirksamer Transistor in die Basiszufiihrungsleitung aufgenommen wird.The transistor 1 is provided with base current via the series connection of the resistor 11 and the coil 10. In the idle state of the device, that is, when the transistor 8 is non-conductive, the base current flows through the base-collector junction of the transistor 1 to the feed point (+ K ₁ volt). In the working state, that is, when the transistor 8 is carrying current, just as much base current is fed to the transistor 1 as is necessary to maintain the emitter current. The superfluous base current is dissipated through the Zener diode 12. The coil 10 serves to limit the base current of the transistor 1 when the transistor 8 is switched on, so that it is prevented from being overdriven immediately after the transistor 8 is switched on. The current flowing through the Zener diode 12 is very small with a sufficiently large current gain of the transistor 1 compared to the emitter current of the transistor 1 and can optionally be further reduced by adding a transistor that acts as a current amplifier to the base supply line.

Von einer in der Praxis verwirklichten Anordnung zum Linearisieren von Impulsflanken können nachstehende erläuternde Daten erwähnt werden:The following can be used for an arrangement implemented in practice for linearizing pulse edges explanatory data are mentioned:

Spule 4 1,2 μΗCoil 4 1.2 μΗ

Z-Diode 6 Volt DurchbruchspannungZener diode 6 volts breakdown voltage

K₁ 30VoItK ₁ 30VoIt

K₂ 40VoItK ₂ 40VoIt

Flankensteilheit 5 Α/μ5.Edge steepness 5 Α / μ5.

Widerstand 11 .680 ΩResistance 11 .680 Ω

Spule 10 O₁ImHCoil 10 O ₁ ImH

Transistor 1 Typ: 2 N 2369Transistor 1 type: 2 N 2369

Belastung 7 68 Ω, Gleichstromwiderstand.Load 7 68 Ω, DC resistance.

Die Fig. 2 und 3 stellen Varianten der in Fig. 1 dargestellten Vorrichtung zum Linearisieren von Impulsflanken dar. Die Teile der dargestellten Schaltungen zwischen den Punkten 5 und 6 entsprechen denen der Fig. 1 und sind mit den gleichen Bezugsziffern versehen. In Fig. 2 enthält die Anordnung zum Linearisieren von Impulsflanken einen pnp-Transistor 14. Der Emitter 15 des Transistors 14 ist mit einem positiven Speisepunkt ( + F₁ Volt) verbunden. Der Kollektor 16 des Transistors 14 ist über die Primärwicklung 17 eines Transformators 18 mit dem Vielfachpunkt 5 verbunden. Die Basis 19 des Transistors 14 ist über einen Widerstand 20 mit Erde verbunden. Weiter ist eine Reihenschaltung einer Z-Diode 21 und einer Sekundärwicklung 22 des Transformators 18 dem Basis-Emitter-Übergang des Transistors 14 parallel geschaltet. Die Wicklung 22 hat eine derartige Wickelrichtung, daß die an der Wicklung 22 erzeugte Spannung beim Einschalten des Transistors 8 in positivem Sinne zur Emitter-Basis-Spannung des Transistors 14 addiert wird. Die Z-Diode 21 ist derart gepolt, daß diese durch die Spannung an der Reihenschaltung des Emitter-Basis-Überganges des Transistors 14 und der Wicklung 22 in der Sperrichtung gesteuert wird. Beim Einschalten des Transistors 8 bricht die Z-Diode 21 durch und hält die Spannung an der Primärwicklung 17 des Transformators 18 konstant, wodurch dem durch die Wicklung 7 fließenden Strom eine konstante Anstieggeschwindigkeit aufgedrückt wird. Bei dieser Anordnung hat der Emitter des Transistors 14 ein konstantes Potential, wodurch bei dieser Anordnung gleich nach dem Einschalten des Transistors 8 keine Übersteuerung des Transistors 14 auftreten kann. Dadurch kann eine Spule in der Basisstromzuführungsleitung, ähnlich der Spule 10 in Fig. 1, entfallen. Weiter ist bei der Vorrichtung nach Fig. 2 kein zusätzlicher Speisepunkt, der dem Speisepunkt (+K₂ Volt) in Fig. 1 entspricht, erforderlich.2 and 3 represent variants of the device shown in FIG. 1 for linearizing pulse edges. The parts of the circuits shown between points 5 and 6 correspond to those of FIG. 1 and are provided with the same reference numerals. In FIG. 2, the arrangement for linearizing pulse edges contains a pnp transistor 14. The emitter 15 of the transistor 14 is connected to a positive feed point (+ F ₁ volt). The collector 16 of the transistor 14 is connected to the multiple point 5 via the primary winding 17 of a transformer 18. The base 19 of the transistor 14 is connected to ground via a resistor 20. Furthermore, a series connection of a Zener diode 21 and a secondary winding 22 of the transformer 18 is connected in parallel to the base-emitter junction of the transistor 14. The winding 22 has a winding direction such that the voltage generated at the winding 22 when the transistor 8 is switched on is added in a positive sense to the emitter-base voltage of the transistor 14. The Zener diode 21 is polarized in such a way that it is controlled in the reverse direction by the voltage at the series connection of the emitter-base junction of the transistor 14 and the winding 22. When the transistor 8 is switched on, the Zener diode 21 breaks down and keeps the voltage on the primary winding 17 of the transformer 18 constant, as a result of which the current flowing through the winding 7 is subjected to a constant rate of increase. In this arrangement, the emitter of the transistor 14 has a constant potential, so that in this arrangement no overdriving of the transistor 14 can occur immediately after the transistor 8 is switched on. As a result, a coil in the base power supply line, similar to coil 10 in FIG. 1, can be omitted. Furthermore, in the device according to FIG. 2, no additional feed point, which corresponds to the feed point (+ K ₂ volts) in FIG. 1, is required.

In Fig. 3 ist die Anordnung zum Linearisieren von Impulsflanken nicht unmittelbar, sondern über einen Transformator 23 zwischen dem Punkt 5 und dem Speisepunkt (+ K₁ Volt) geschaltet. Die Schaltung zum Linearisieren von Impulsflanken entspricht weitgehend der nach Fig. 2. Die Transformatorkopplung erlaubt jedoch für den Transistor der Anordnung zum Linearisieren von Impulsflanken, der in der Figur mit 24 bezeichnet ist, denselben Leitungstyp wie für Transistor 8 zu wählen. Wie in der Figur angegeben, ist der Transistor 24 vom npn-Typ und somit vom dem Tran-So sistor 14 in Fig. 2 entgegengesetzten Leitungstyp. Dementsprechend sind in Fig. 3 die Basis des Transistors 24 über einen Widerstand 25 mit dem Speisepunkt (+ V₁ Volt) und der Emitter des Transistors 24 mit Erde verbunden. Die Wirkungsweise der in Fig. 3 dargestellten Anordnung entspricht der der in Fig. 2 dargestellten.In FIG. 3, the arrangement for linearizing pulse edges is not connected directly, but via a transformer 23 between point 5 and the feed point (+ K ₁ volt). The circuit for linearizing pulse edges largely corresponds to that of FIG. As indicated in the figure, the transistor 24 is of the npn type and is thus of the opposite conductivity type to the Tran-So sistor 14 in FIG. Correspondingly, in FIG. 3, the base of the transistor 24 is connected via a resistor 25 to the feed point (+ V ₁ volt) and the emitter of the transistor 24 is connected to ground. The mode of operation of the arrangement shown in FIG. 3 corresponds to that shown in FIG.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for linearizing pulse edges for connection to a pulse source and a load connected to it, which contains a coil connected in series with the load, characterized in that in series with the coil (4, 17) one with a control input (9, 19) provided current modulating element (1, 14) is connected, the control input of which (9, 19) by a voltage difference between the voltage of the coil (4, 17) and the voltage a constant voltage source (12, 21) is controlled.

2. Arrangement according to claim 1, characterized in that the current modulating element is formed by a transistor (1, 14), the emitter-collector path of which is in series with the coil (4, 17) lies.

3. Arrangement according to claim 2, characterized in that that a series connection of a diode (21) and one absorbs the voltage across the coil Element (22) is connected in parallel to the emitter-base junction of the transistor.

4. Arrangement according to claim 2, characterized in that the series connection of the emitter-collector path of the transistor (24) and the coil (4, 17) via a transformer (23) with the load (7) is connected in series.