DE1499286C

DE1499286C - Data processing system

Info

Publication number: DE1499286C
Authority: DE
Inventors: Randall William Eatontown; Hass Ronald Joseph New Shrewsbury; N.J. Downing (V.StA.). G06f 11-12
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Publication date: 1972-07-06

Description

Die Erfindung betrifft eine Datenbearbeitungsanlage mit einem Speicher für Befehlswörter und Datenwörter, wobei jedes Befehlswort einen Operationsabschnitt und einen Adressenabschnitt aufweist, eine an den Speicher angeschalteten Steueranordnung zur Entnahme und Bearbeitung jedes Befehlswortes, einem an den Speicher angeschalteten Maskierregister, einer auf eine Bitgruppe im Operationsabschnitt eines entnommenen Befehlswortes ansprechenden logischen Schaltung zur Maskierung eines gewählten Wortes, dessen Adresse durch den Adressenabschnitt des gleichen Befehlswortes angegeben ist, mit dem Inhalt des Maskierregisters, und einer Vielzahl von Registern, von denen eines durch weitere Bits im Operationsabschnitt des gleichen Befehlswortes zur Speicherung des maskierten Wortes gewählt ist.The invention relates to a data processing system with a memory for command words and Data words, each command word having an operation section and an address section, a control arrangement connected to the memory for extracting and processing each command word, a masking register connected to the memory, one responsive to a bit group in the operation section of an extracted command word logic circuit for masking a selected word whose address is given by the Address section of the same command word is specified with the content of the masking register, and a plurality of registers, one of which is replaced by other bits in the operation section of the same Command word is selected to store the masked word.

Es ist bereits bekannt, daß sich zwei Befehle zu einem einzigen Befehl kombinieren lassen (Speiser, »Digitale Rechenanlagen«, Springer Verlag, 1961, ao S. 279 und Handbuch »Datenverarbeitungssystem IBM« 1440 vom April 1964, S. 48 und 49). Hieraus ist bekannt, daß die Befehle »Bilde den Absolutwert« und »Addition« in dem Befehl »Addition eines Absolutwertes« zusammengefaßt werden können as bzw. es sind die kombinierten Befehle, nämlich »Übertragen mit Nullenunterdrückung« und »Übertragen zum Drucken« als kombinierte Befehle bekannt. Schaltungstechnische Maßnahmen zur Kombination von Maskier- und Verschiebeoperationen sind demnach nicht bekannt.It is already known that two commands can be combined into a single command (feeder, "Digital computing systems", Springer Verlag, 1961, ao p. 279 and manual "Data processing system IBM 1440 of April 1964, pp. 48 and 49). From this it is known that the commands "Form the absolute value" and "addition" can be combined in the command "addition of an absolute value" as or they are the combined commands, namely "Transfer with zero suppression" and "Transfer for printing ”are known as combined commands. Circuit-related measures for the combination masking and shifting operations are therefore not known.

Häufig besteht der Wunsch, logische Operationen bei Daten auszuführen, während diese von einem Register zu einem anderen übertragen werden. Diese während des Übergangs erfolgende Bearbeitung erhöht die Geschwindigkeit, mit der logische Operationen durchgeführt werden können. Zu den am häufigsten durchgeführten logischen Operationen zählt das »Maskieren«. Darunter wird die wahlweise Ausschaltung der Bit eines Wortes in Abhängigkeit vom Vorhandensein oder NichtVorhandensein aktiver Bit in den entsprechenden Positionen eines zweiten Wortes, des Maskierwortes, verstanden. Wenn das Datenwort also 1010 lautet und das Maskierwort 0110, dann ergibt sich bei einer sogenannten »Produktmaskierung« das Wort 0010. Für die Produktmaskierung hat ein Bit in dem maskierten Wort nur dann den Wert 1, wenn die entsprechenden Bit des Datenwortes und des Maskierwortes »1« sind.Often there is a desire to perform logical operations on data while it is being transported by a Register to be transferred to another. This processing done during the transition increases the speed with which logical operations can be performed. To the am "Masking" is one of the most frequently performed logical operations. Underneath is the optional Switching off the bits of a word depending on the presence or absence of active ones Bit understood in the corresponding positions of a second word, the mask word. If that Data word is 1010 and the masking word is 0110, then with a so-called »product masking« the result is the word 0010. For product masking, a bit in the masked word only has the value 1 if the corresponding bit of the Data word and the mask word are "1".

Das Maskierwort wird in ein erstes Register, das sogenannte Maskierregister, eingegeben. Zwischen dem Speicher und den Registern kann sich eine logische Schaltung befinden, die auf ein dem Speicher entnommenes Befehlswort anspricht. Die logische Schaltung kann ein Datenwort, dessen Adresse durch den Adressenabschnitt des entnommenen Befehlswortes angegeben wird, mit dem Inhalt des Maskierregisters maskieren. Das maskierte Wort kann dann in einem gewählten einer Vielzahl weiterer Register gespeichert oder zurück zum Speicher gegeben werden.The mask word is entered in a first register, the so-called mask register. Between the memory and the registers can be a logic circuit that is on one of the memory removed command word responds. The logic circuit can have a data word whose address is given by the address section of the extracted command word is specified with the content of the masking register mask. The masked word can then be selected in one of a variety of other registers stored or returned to memory.

Der Erfindung liegt die Aufgabe zugrunde, eine spezielle Befehlskombination in Datenbearbeitungsanlagen der eingangs angegebenen Art zu ermöglichen, und zwar soll die Ausführung einer durch einen ersten Befehl angegebenen logischen Operation mit einer durch einen zweiten Befehl angegebenen Verschiebeoperation kombiniert werden können.The invention is based on the object of a special combination of commands in data processing systems of the type specified to enable, namely the execution of a a logical operation specified by a first command with a logical operation specified by a second command Move operation can be combined.

Die gestellte Aufgabe wird dadurch gelöst, daß die Steueranordnung einen an das Maskierregister angeschalteten Umsetzer aufweist, der aus der Position, die ein bestimmtes Bit eines vorbestimmten Wertes im Maskierregister einnimmt, eine Verschiebegröße ableitet, sowie Schaltungen besitzt, die auf weitere Bits im Operationsabschnitt des gleichen Befehlswortes ansprechen und den Inhalt des vorher aus der Vielzahl von Registern gewählten Registers entsprechend der durch den Umsetzer abgeleiteten Verschiebegröße verschieben, so daß ein einziges Befehlswort eine Maskier- als auch eine Verschiebeoperation steuert.The object set is achieved in that the control arrangement is connected to the masking register Has converter, which from the position that a certain bit of a predetermined value occupies in the masking register, derives a shift quantity, and has circuits that respond to further Address bits in the operation section of the same command word and the content of the previously of the plurality of registers selected register in accordance with the shift quantity derived by the converter shift so that a single instruction word can perform both a mask and a shift operation controls.

Durch diese Maßnahmen wird die Bildung eines kombinierten Befehlswortes für eine spezielle Anwendung ermöglicht, wobei der Inhalt des Maskierregisters um eine vorgegebene Zahl von Bit-Positionen verschoben werden, und zwar auf Grund der Länge des Registers und der Position des wirksamen Teils des Maskierwortes, welche Kombinationsmöglichkeit bisher nicht bekannt und schaltungstechnisch realisierbar war.These measures enable the formation of a combined command word for a special application allows, the content of the masking register by a predetermined number of bit positions due to the length of the register and the position of the effective Part of the masking word, which possible combinations are not previously known and in terms of circuitry was feasible.

Vorzugsweise leitet der Umsetzer die Verschiebegröße aus der Position des niedrigststelligen oder des höchststelligen, von Null verschiedenen Bits im Maskierregister ab.The converter preferably derives the shift variable from the position of the lowest digit or the highest-digit non-zero bits in the masking register.

Für ein Ausführungsbeispiel sei angenommen, daß alle Register eine Kapazität von vier Bit aufweisen. Wenn der Inhalt des Maskierregisters 0110 ist und die Übereinkunft lautet »Rechtsverschiebung, Anzeigen der niedrigstelligen 1«, dann wird die dritte Bitposition von links angezeigt. Es sei angenommen, daß der Inhalt des Maskierregisters einer Produktmaskierung mit dem Datenwort 1010 unterworfen werden soll. Der Umsetzer erregt, nachdem er das Bit mit der niedrigsten Stellenzahl im ersten Register festgestellt hat, zusätzliche Schaltungen, die das produktmaskierte Wort 0010 im Register Λ um eine Position nach rechts verschieben. Der Inhalt des Registers/1 sei 0001. Man beachte, daß die Adresse des Datenwortes (1010) und die Adresse des Registers (A), dessen Inhalt zu verschieben ist, dann beide im bestimmten Abschnitt eines einzigen Befehls angegeben werden können.For one embodiment it is assumed that all registers have a capacity of four bits. If the contents of the mask register are 0110 and the convention is "shift right, display lower digit 1" then the third bit position from the left is displayed. It is assumed that the content of the masking register is to be subjected to a product masking with the data word 1010. After it has determined the bit with the lowest number of digits in the first register, the converter energizes additional circuits which shift the product masked word 0010 in register Λ by one position to the right. The content of register / 1 is 0001. Note that the address of the data word (1010) and the address of the register (A) whose content is to be shifted can then both be specified in the specific section of a single instruction.

Nachfolgend wird ein Anwendungsbeispiel der Erfindung an Hand der Zeichnungen beschrieben. Es zeigenAn application example of the invention is described below with reference to the drawings. It show

Fig. 1 und 2 in aneinandergelegter Form ein Blockschaltbild des Ausführungsbeispiels,Fig. 1 and 2 in juxtaposed form a block diagram of the embodiment,

F i g. 3 eine mögliche Einzelheit nach F i g. 2,F i g. 3 a possible detail according to FIG. 2,

F i g. 4 eine Tabelle mit der Kodierung verschiedener Befehle in dem gewählten Ausführungsbeispiel.F i g. 4 shows a table with the coding of various commands in the selected exemplary embodiment.

In den Zeichnungen *und der nachfolgenden Beschreibung sind die Bit der verschiedenen Wörter mit 15-0, 22-0 usw. numeriert, wobei das höherstellige Bit zuerst genannt wird.In the drawings * and the description below, the bits of the various words are numbered 15-0, 22-0 , etc., with the higher-order bit mentioned first.

An Hand der F i g. 1 und 2 soll zunächst die normale Betriebsweise der Datenbearbeitungsanlage unter Verwendung der individuellen Befehle beschrieben werden und dann die Betriebsweise unter Verwendung der kombinierten Lese-Verschiebebefehle nach der Erfindung. Bei dem Ausführungsbeispiel der Erfindung sind alle Daten- und alle Befehlswörter 23 Bit lang. Datenwörter und Befehlswörter werden im Speicher 10 gespeichert. Der Speicher weist 2"> Wortstellen auf. Folglich wird ein bestimmtes Wort im Speicher durch eine Adresse mit 16 Bit identifiziert. Die Anlage enthält drei Adressier-On the basis of FIG. 1 and 2, the normal mode of operation of the data processing system will first be described using the individual commands and then the mode of operation using the combined read-shift commands according to the invention. In the embodiment of the invention, all of the data and command words are 23 bits long. Data words and command words are stored in memory 10 . The memory has 2 "> word positions. As a result, a certain word in the memory is identified by an address with 16 bits. The system contains three addressing

3 43 4

schaltungen, nämlich die Befehlsleseschaltung 11, die (^D) die Datenleseschaltung in Tätigkeit treten muß. Datenleseschaltung 12 und die Schreibadressenschal- Sie arbeitet jedoch, ohne daß bestimmte Bits in dem tung 13. Wenn eine Adresse über das Kabel 14 zur Befehl erforderlich sind. Wenn daher ein Lesebefehl Befehlsleseschaltung gegeben wird, wird das Wort in ausgeführt wird, sind die Datenleseschaltung 12 und der entsprechenden Speicherstelle über das Kabel 15 5 der Indexaddierer 32 in Tätigkeit, da sie durch das zum Befehlsregister 16 übertragen. Wenn eine ' BefehlskabelRD erregt wurden. Wie in den Fig. 1 Adresse über das Kabel 17 zur Datenleseschaltung 12 und 2 gezeigt, werden die fünf auf dem Befehlskabel gegeben wird, wird das Wort in der entsprechenden erscheinenden Bits zur Maskierschaltung 19, dem Speicherstelle vom Speicher über das Kabel 18 zur Registerleser 34 und dem Registerwähler 35 gegeben. Maskierschaltung 19 übertragen. Wenn eine Adresse io Diese drei Einheiten benötigen für ihre richtige über das Kabel 20 zur Schreibadressenschaltung 13 Funktion zusätzlich zu einem Erregungssignal begegeben wird, wird das Wort auf der Schreibsammei- stimmte Bit-Werte.circuits, namely the instruction reading circuit 11 which (^ D) the data reading circuit must come into operation. Data read circuit 12 and the write address circuit, however, operate without certain bits in device 13. If an address over cable 14 is required for command. Therefore, when a read command is given to the command read circuit, the word in is executed, the data read circuit 12 and the corresponding memory location are in operation via the cable 15 5 of the index adder 32, as they are transmitted through the to the command register 16. When any of the RD command cables have been energized. As shown in Fig. 1 address over cable 17 to data read circuit 12 and 2, if the five is given on the command cable, the word in the corresponding appearing bits is sent to mask circuit 19, the storage location from memory over cable 18 to register reader 34 and given to the register selector 35. Masking circuit 19 transmitted. If an address is given to these three units for their correct function via the cable 20 to the write address circuit 13 in addition to an excitation signal, the word on the write collectively becomes certain bit values.

leitung 9 in die entsprechende Speicherstelle des Bevor die fünf individuellen Befehle, die ausge-line 9 into the corresponding memory location of the Before the five individual commands that are

Speichers 10 eingeschrieben. führt werden können, besprochen werden, sollen10 inscribed in memory. leads can be discussed, should be

Ein Befehlswort im Befehlsregister 16 wird im 15 einige Bemerkungen bezüglich der individuellen EinDekoder-Verteiler 30 dekodiert. Der Dekoder-Ver- heiten der Anlage vorangestellt werden. Das beteiler legt bei allen Befehlen die Bits 15-0 an das stimmte Befehlswort, das in das Befehlsregister 16 Kabel 31. Diese Bit stellen die Konstante jedes Be- eingegeben wird, wird von dem Programmadressenfehlswortes dar. Die Anlage enthält sechs Befehls- register 36 gesteuert. Dieses Register enthält 16 Stukabel, RD (Lesen), WRT (Schreiben), XFR (Über- 20 fen, und die darin enthaltene Binärzahl gibt die tragen), RTR (Register-zu-Register), SFT (Verschie- Adresse des nächsten Befehls an. Das Programmben) und RD-SFT (Lesen-Verschieben), die jeweils adressenregister legt nacheinander Adressen mit in Form strichpunktierter Linien dargestellt sind. Der 16 Bits an das Kabel 14, das an die Befehlsleseschal-Dekoder-Verteiler legt entsprechend der in F i g. 4 tung 11 angeschaltet ist. Die Befehlswörter in den gezeigten Befehlskodierung verschiedene Bit an eines as entsprechenden Speicherstellen im Speicher 10 werdieser sechs Befehlskabel. Die oberen sieben Zeilen den nacheinander über das Kabel 15 zum Befehlsin F i g. 4 stellen die Kodierung der fünf Einzel- register 16 übertragen. Die Adresse im Programmbefehle dar, die in der Anlage ausgeführt werden adressenregister 36 wird durch die Inkrement-Schalkönnen. Die letzten Zeilen geben die Kodierung des tung 37 kontinuierlich weitergeschaltet. Die zum kombinierten Lese-Verschiebebefehls nach der Er- 30 Befehlsregister 16 übertragenen Befehlswörter werden findung wieder. Zunächst sollen die fünf Einzel- aus nacheinander adressierten Speicherstellen gebefehle und dann der erfindungsgemäße Kombi- wonnnen. Es besteht jedoch die Möglichkeit, auf ein nationsbefehl beschrieben werden. Befehlswort überzugehen, das nicht in der FolgeA command word in the command register 16 is decoded in FIG. The decoder capabilities of the system are placed in front of them. For all commands, the participant places bits 15-0 to the correct command word, which is entered in command register 16, cable 31 . This register contains 16 Stukabel, RD (read), WRT (write), XFR (transfer, and the binary number contained therein gives the carry), RTR (register-to-register), SFT (different address of the next command Das Programmben) and RD-SFT (read-shift), each of the address registers, sets addresses one after the other with the form of dash-dotted lines. The 16 bits on the cable 14 that attaches to the command read switch decoder switch according to the procedure shown in FIG. 4 device 11 is switched on. The command words in the command coding shown encode various bits at a memory location corresponding to a as in memory 10, becoming these six command cables. The top seven lines follow one after the other via cable 15 to the command in FIG. 4 represent the coding of the five individual registers 16 transferred. The address in the program instructions that are executed in the system address register 36 is determined by the incremental switching ability. The last lines give the coding of the device 37 continuously switched on. The command words transmitted to the combined read-shift command after the command register 16 are found again. First of all, the five individual commands from memory locations addressed one after the other are to be given, and then the combination according to the invention. There is, however, the possibility of being written on a nation command. Command word to pass over that is not in the sequence

Die 22-16 geben den Befehl und die verschiedenen liegt. Wenn ein Wort mit 16 Bits auf dem Kabel 37 Register an, die bei seiner Ausführung zu benutzen 35 erscheint und das Befehlswort XFR das Programmsind. Der Befehl selbst ist entweder durch Bit 22 adressenregister erregt, wird das Wort mit 16 Bits und 21 oder die Bits 22-20 bestimmt. In F i g. 4 sind auf dem Kabel 37 im Programmadressenregister gedie Bit, welche den jeweils auszuführenden besonde- speichert. Diese Adresse wird dann über das Kabel ren Befehl darstellen, durch stark ausgezogene Linien 14 zur Befehlsleseschaltung 11 übertragen, und dann eingerahmt. Beispielsweise wird ein Lesebefehl durch 40 wird diese Adresse im Programmadressenregister zur den Kode 00 für die Bits 22 und 21 angegeben. Ein Gewinnung der Adresen nachfolgender Befehle Schreibbefehl wird durch den Kode 010 für die Bits weitergeschaltet.The 22-16 give the order and the various lies. If a word of 16 bits is on the cable 37 registers that appear to be used when it is executed 35 and the command word XFR are the program. The command itself is either excited by bit 22 address register, the word is determined with 16 bits and 21 or bits 22-20. In Fig. 4 are the bits on cable 37 in the program address register which store the particular bits to be executed. This address is then represented via the cable ren command, transmitted by solid lines 14 to the command reading circuit 11, and then framed. For example, if a read command is given by 40, this address is specified in the program address register for the code 00 for bits 22 and 21. Obtaining the address of the following commands, the write command is advanced by the code 010 for the bits.

22-20 und ein Übertragungsbefehl durch den Kode Der Registerleser 34 wird bei vier Befehlen erregt22-20 and a transfer command by code The register reader 34 is energized with four commands

011 für die Bit-Positionen 22-20 dargestellt. Der und liest das Wort mit 23 Bits ab, das in einem der011 is shown for bit positions 22-20. The and reads the 23-bit word that is in one of the

Kode 10 für die Bits 22 und 21 gibt einen Register- 45 Register A, B und C gespeichert ist. Die Bits 22-0Code 10 for bits 22 and 21 gives a register - 45 registers A, B and C are stored. Bits 22-0

zu-Register-Befehl an, und ein Verschiebebefehl wird werden über das Kabel 21 zum Indexaddierer 32 undto register command and a shift command will be sent via cable 21 to index adder 32 and

ausgeführt, wenn die Kombination 110 für die Bits über die Schreibsammelleitung 9 zum Speicher 10executed when the combination 110 for the bits via the write bus 9 to the memory 10

22-20 erscheint. Es wird immer nur eines der fünf übertragen. Wenn eine Adresse über das Kabel 2022-20 appears. Only one of the five is transmitted at a time. If an address is sent over the cable 20

Befehlskabel gleichzeitig erregt, und zwar in Abhän- zur Schreibadressenschaltung 13 übertragen wordenCommand cable energized at the same time, namely in dependency to write address circuit 13 has been transmitted

gigkeit von dem auszuführenden Befehl. 5° ist, wird das Wort mit 23 Bits auf der Schreib-the validity of the command to be executed. 5 °, the word is written with 23 bits on the write

Die in Klammer gestellten Zahlen in den F i g. 1 Sammelleitung in den Speicher eingeschrieben. WennThe numbers in brackets in Figs. 1 bus written into the memory. When

und 2 geben die Bits wieder, deren Werte über die statt dessen der Indexaddierer 32 erregt ist, wird dasand 2 represent the bits, the values of which, instead, the index adder 32 is excited

Befehlskabel übertragen werden. Bestimmten Kabeln, Wort mit 23 Bits im Indexaddierer zu den 16 BitsCommand cables are transmitted. Certain cables, word with 23 bits in the index adder to the 16 bits

die keine Befehlskabel sind, sind ebenfalls in Klam- in der Konstanten des auf dem Kabel 31 erscheinen-which are not command cables are also in brackets- in the constants of the appearing on cable 31-

mern gestellte Zahlen zugeordnet. Diese Zahlen 55 den Befehlswortes addiert. Die volle, durch denassigned numbers. These numbers 55 are added to the command word. The full, through the

geben in analoger Weise die Bits an, die über diese Indexaddierer abgeleitete Summe von 23 Bits wirdindicate the bits in an analogous manner, the sum of 23 bits derived from these index adders

Kabel eingetragen werden. Beispielsweise werden die an das Kabel 38 gegeben, wenn der IndexaddiererCable can be entered. For example, those are given to cable 38 when the index adder

Bits 15-0 der 23 Bits im Index-Addierer 32 über das durch das Befehlskabel RTR erregt wird, wie weiterBits 15-0 of the 23 bits in the index adder 32 which are excited by the command cable RTR , as further

Kabel 33 zur Datenleseschaltung 12 und zur Schreib- unten beschrieben ist. Wenn der Indexaddierer vonCable 33 to data read circuit 12 and write is described below. If the index adder of

adressenschaltung 13 übertragen. 60 einem der Befehlskabel RD, XFR oder WRT erregtaddress circuit 13 transferred. 60 energized one of the command cables RD, XFR or WRT

Einige Zweige der Befehlskabel sind mit verschie- wird statt durch das an das Kabel 38 gegebene WortSome branches of the command cables are different with the word given to cable 38 instead of

denen Blockschaltungen verbunden, für deren Betrieb mit vollen 23 Bits, werden nur seine ersten 16 Bitsthose block circuits connected to operate with a full 23 bits will only have its first 16 bits

keine bestimmten Bits erforderlich sind. Beispiels- an das Kabel 33 angelegt.no specific bits are required. Example- applied to the cable 33.

weise ist das Befehlskabel RD mit der Datenlese- Ein Wort mit 23 Bits wird über das Kabel 18 oderwise is the command cable RD with the data read A word with 23 bits is transmitted via the cable 18 or

schaltung 12 verbunden, ohne daß eines der Bits 65 38 der Maskierschaltung 19 zugeführt. Wenn beiCircuit 12 connected without one of the bits 65 38 of the masking circuit 19 is supplied. If at

20-16, die auf diesem Kabel erscheinen, zur Daten- einem Lesebefehl (RD) oder Register-zu-Register-20-16, which appear on this cable, for data- a read command (RD) or register-to-register-

leseschaltung übertragen wird. Der Grund dafür be- Befehl (RTR) das Bit 20 eine 1 ist, wird das an diereading circuit is transmitted. The reason for this loading command (RTR) bit 20 is a 1, this is sent to the

steht darin, daß bei der Ausführung eines Lesebefehls Maskierschaltung 19 gegebene Wort mit 23 Bitsit says that when a read command is executed, masking circuit 19 is given a word with 23 bits

5 65 6

durch das im Maskierregister 39 enthaltene Maskier- ergebende maskierte Wort erscheint auf dem Kabel wort maskiert. Das sich ergebende maskierte Wort 40. Wenn das Bit 20 auf dem Lesebefehlskabel eine 0 erscheint auf dem Kabel 40 und wird an den Register- ist, wird das Wort nicht maskiert, und das gesamte wähler 35 gegeben. Wenn das Bit 20 in dem ausge- Wort in der angegebenen Adresse erscheint auf dem führten Befehl eine 0 ist und damit angegeben wird, 5 Kabel 40. Der Registerwähler 35 gibt das Wort dann daß eine Maskierung nicht erforderlich ist, wird das entweder zum Maskierregister 39 oder einem der Wort mit 23 Bits auf dem Kabel 18 oder 38 direkt Register A, B und C. Welches dieser vier Register durch die Maskierschaltung 19 zum Registerwähler gewählt wird, hängt vom Wert der Bits 17 und 16 35 übertragen. Der Registerwähler 35 gibt das Wort ab, die über das Lesebefehlskabel zum Registerauf dem Kabel 40 in Abhängigkeit vom Wert der io wähler übertragen werden.the masked word contained in the masking register 39 appears masked on the cable. The resulting masked word 40. If bit 20 on the read command cable appears a 0 on cable 40 and is on the register -, the word is not masked and the entire selector 35 is given. If the bit 20 in the out word appears in the specified address on the command carried out is a 0 and thus indicates 5 cable 40. The register selector 35 then gives the word that masking is not required or one of the words with 23 bits on the cable 18 or 38 directly registers A, B and C. Which of these four registers is selected by the masking circuit 19 for register selector depends on the value of bits 17 and 16 35 transmitted. Register selector 35 outputs the words which are transmitted over the read command cable to the register on cable 40 depending on the value of the io selector.

Bits 17 und 16 auf dem Lesebefehlskabel oder dem Man beachte, daß in F i g. 4 die Bits 19 und 18Bits 17 and 16 on the read command wire or the Note that in FIG. 4 bits 19 and 18

Register-zu-Register-Befehlskabel entweder zu dem in dem Befehlswort ein »Indexregister« bezeichnen.Register-to-register command cable either to denote an "index register" in the command word.

Maskierregister 39 oder einem der Register A, B Diese Bits bezeichnen tatsächlich die Register Λ, Β Mask register 39 or one of the registers A, B These bits actually designate the registers Λ, Β

und C. oder C oder das Maskierregister 39, wenn der Re-and C. or C or the masking register 39, if the re-

Die Betriebsweise der Datenbearbeitungsanlage 15 gisterleser nicht arbeiten soll. Die Bezeichnung »Inläßt sich am besten d.urch eine getrennte Betrachtung dexregister« wird benutzt, weil der Inhalt des angejeder der fünf möglichen Befehle verstehen. Wie in gebenen Registers zum Indexregister gegeben wird, Fig. 4 gezeigt, wird ein Lesebefehl angegeben, wenn um während des Index-Schrittes zu der Konstanten die Bits 22 und 21 beide 0 sind. Das ist symbolisch des Befehlswortes addiert zu werden. Die Bits 17 durch die Angabe 22, 21 im Dekoder-Verteiler 30 20 und 16 sind bezeichnet mit »Bestimmungsregister«, dargestellt. Wenn beide Bits 22 und 21 0 sind, haben da diese Bits dasjenige der vier Register bezeichnen, die Bits 22 und 21 beide den Wert Γ, und das Be- das der Bestimmungsort des aus dem Speicher abgefehlskabel RD ist erregt. Die Bits 20-16 werden über lesenen Wortes ist.The mode of operation of the data processing system 15 should not work. The term "can best be done by looking at the dexregister separately" is used because the contents of each of the five possible commands understand. As shown in given registers to the index register, Fig. 4, a read command is given if bits 22 and 21 are both 0s during the index step to the constant. That is symbolic of the command word to be added. The bits 17 through the information 22, 21 in the decoder distributor 30, 20 and 16 are designated as "destination register". When both bits 22 and 21 are 0, since these bits designate that of the four registers, bits 22 and 21 both have the value Γ, and the area of the destination of the failed memory cable RD is excited. Bits 20-16 are over read word is.

das Befehlskabel zu den verschiedenen Einheiten Immer dann, wenn die Maskierung entweder bei übertragen, die sie benötigen. Das Bit 20 wird zur 35 einem Lesebefehl oder, wie weiter unten gezeigt wird, Maskierschaltung 19 gegeben und steuert, wie in bei einem Register-zu-Register-Befehl erforderlich F i g. 4 gezeigt, die Maskieroperation nur dann, wenn ist, muß zuerst ein anderer Lesebefehl ausgeführt es eine 1 ist. Die Bits 19 und 18 werden zum Re- werden. Es muß nämlich zuerst die Maske, die bei gisterleser 34 gegeben. Diese beiden Bits bezeichnen der Ausführung des nachfolgenden Befehls benutzt eines von vier Registern, nämlich das Maskierregister 30 wird, im Maskierregister 39 gespeichert werden. Ein 39 oder die Register Λ, B oder C^-Es ist keine Ver- Lesebefehl ist erforderlich, um die Maske aus dem bindung vom Maskierregister 39 zum Registerleser Speicher 10 in das Maskierregister 39 einzugeben, vorhanden, so daß, wenn das Maskierregister 39 Das Befehlswort würde 0-Werte in den Bits 22 und durch die Bits 19 und 18 bestimmt wird, der Re- 21 enthalten, um den Lesebefehl anzugeben. Das gisterleser nicht arbeitet. Wenn eines der Register Λ, 35 Bit 20 wäre ebenfalls eine 0, da, wenn das voll- B oder C angegeben wird, wird sein Inhalt über das ständige Maskierwort sich im Register befindet, Kabel 21 zum Indexaddierer 32 gegeben. Der Index- dieses bei der Eingabe in den Registerwähler nicht addierer wird durch das Befehlskabel RD erregt und maskiert werden soll. Die Bits 17 und 16 steuern den addiert das Wort mit 23 Bits von dem angegebenen Registerwähler 35, so daß die Maske zum Maskier-Register zu der Konstanten mit 16 Bits in dem Be- 40 register 36 gegeben wird. Die Bits 19 und 18 befehlswort, das bei vier von den fünf Befehlen auf zeichnen dasjenige der Register A, B und C, dessen dem Kabel 31 erscheint. Das normalerweise geöffnete Inhalt nach Addition zur Konstanten des Befehls-Tor 52 ist nur bei Ausführung eines Verschiebe- Wortes die Adresse der Speicherstelle im Speicher befehls gesperrt. Bei Ausführung einer der vier an- ergibt, welche das Maskierwort enthält,
deren Befehle ist das Tor 52 geöffnet und überträgt 45 Man beachte, daß die Ausführung eines Lesedie Konstante mit 16 Bits des Befehlswortes zum befehls ohne Bezugnahme auf die bestimmten Be-Indexaddierer. Während dieses »Index«-Schrittes triebszeitpunkte der verschiedenen beteiligten Einwird auf diese Weise eine Summe mit 23 Bits im heiten beschrieben worden ist. Es sind nur relative Indexaddierer abgeleitet. Es werden jedoch nur die Zeitpunkte angegeben worden,
ersten 16 Bits dieser Summe vom Indexaddierer zum 50 Beispielsweise arbeitet der Registerleser 34 vor Kabel 33 übertragen. Wenn der Indexaddierer durch dem Registerwähler 35. Die zeitliche Steuerung der das Lesebefehlskabel erregt wird, gibt er seinen In- verschiedenen Einheiten der Anlage kann mit Hilfe halt nicht zur Maskierschaltung 19 über das Kabel 38. eines Zeitgeber-Netzwerkes erfolgen. Solche Netz-the command cable to the various units whenever the masking is transmitted either at that they need. Bit 20 is given to a read command or, as will be shown further below, masking circuit 19 and controls, as required in FIG. 4, the masking operation only if is, another read command must first be executed if it is a 1. Bits 19 and 18 become Re-. The mask given by gisterleser 34 has to be used first. These two bits designate one of four registers used for the execution of the following instruction, namely the masking register 30 will be stored in the masking register 39. A 39 or the registers Λ, B or C ^- No read command is required to enter the mask from the connection from the masking register 39 to the register reader memory 10 in the masking register 39, so that when the masking register 39 the command word would contain 0's in bits 22 and determined by bits 19 and 18, which would contain Re-21 to indicate the read command. The register reader does not work. If one of the registers Λ, 35 bit 20 would also be a 0, since if the full B or C is specified, its content is passed on to the index adder 32 via the permanent mask word in the register. The index - this not adder when entering the register selector - is excited by the command cable RD and is to be masked. Bits 17 and 16 control the adding of the 23-bit word from the specified register selector 35, so that the mask for the masking register is given to the 16-bit constant in the register 36. Bits 19 and 18 of the command word, which in four of the five commands record that of the registers A, B and C, of which the cable 31 appears. The normally opened content after addition to the constants of the command gate 52 is only locked when a shift word is executed, the address of the memory location in the memory command. When executing one of the four results, which contains the mask word,
whose commands the gate 52 is open and transmits 45. Note that the execution of a read the constant with 16 bits of the command word to the command without reference to the specific Be index adders. During this "index" step, the instants in time of the various involved inputs, a total of 23 bits has been written in this way. Only relative index adders are derived. However, only the times are given
first 16 bits of this sum from index adder to 50. For example, register reader 34 operates before cable 33 is transmitted. When the index adder is excited by the register selector 35. The time control of the read command cable, it gives its in-different units of the system can be done with the help of stop not to the masking circuit 19 via the cable 38 of a timer network. Such network

Das Wort mit 16 Bits auf den Kabeln 33 und 37 werke sind bekannt. Die Zeichnung ist auch noch in hat keinen Einfluß auf das Programmadressenregister 55 anderer Hinsicht vereinfacht, so daß nur die Ein-· 36, da diese Einheit nicht erregt ist, wenn ein Lese- heiten dargestellt sind, die für das Verständnis der befehl ausgeführt wird. Das gleiche Wort mit 16 Bits Erfindung erforderlich sind. Weiterhin können die auf dem Kabel 20 hat auch keinen Einfluß auf die meisten Anlagen mehr als fünf individuelle Grund-Schreibadressenschaltung 13, weil diese Einheit bei befehle ausführen. Für das Verständnis der Erfindung der Ausführung eines Lesebefehls ebenfalls nicht er- 60 genügt jedoch die Darstellung des vereinfachten regt ist. Die Datenleseschaltung 12 wird jedoch durch Systems, wobei nur die Elemente im einzelnen gedas Lesebefehlskabel erregt. Sie steuert das Ablesen zeigt sind, die zur praktischen Verwirklichung der des Wortes aus der Speicherstelle im Speicher 10, die Erfindung nötig sind.The 16 bit word on cables 33 and 37 works are known. The drawing is also still in has no influence on the program address register 55 in other respects, so that only the inputs 36, since this unit is not excited when a reading is presented, which is necessary for the understanding of the command is executed. The same word with 16 bits of invention are required. Furthermore, the on the cable 20 also has no effect on most systems more than five individual basic write address circuits 13, because this unit is when executing commands. For an understanding of the invention of the execution of a read command, however, the representation of the simplified representation is not sufficient either is raining. The data reading circuit 12, however, is implemented by systems, only detailing the elements Read command wire energized. You controls the reading shows are necessary for the practical realization of the of the word from the memory location in memory 10, the invention are necessary.

durch die Adresse mit 16 Bits auf den Kabeln 33 Aus F i g. 4 ergibt sich, daß der zweite Befehl, einthrough the 16 bit address on cables 33 from F i g. 4 it follows that the second command, a

und 17 dargestellt ist, sowie die Übertragung des 65 Schreibbefehl, ausgeführt wird, wenn die Bits 22-20and 17, and the transmission of the 65 write command is carried out when bits 22-20

Wortes über das Kabel 18 zur Maskierschaltung 19. den Kode 010 erregen. Zu diesem Zeitpunkt ist dasWord over the cable 18 to the masking circuit 19. excite the code 010. At this point it is

Wenn das Bit 20 eine 1 ist, wird das Wort durch den Befehlskabel WRT erregt. Das ist symbolisch durchWhen bit 20 is a 1, the word is energized through command cable WRT. That is symbolically through

Inhalt des Maskierregisters 39 maskiert, und das sich die Ausdrücke 22, 21,2ö innerhalb des Dekoder-Ver-The contents of the masking register 39 are masked, and that the expressions 22, 21,2ö are within the decoder

7 87 8

tellers 30 gezeigt. Man beachte, daß für Schreib- das Maskierregister 39 bezeichnen, in welchem Falleplate 30 shown. Note that for write the mask register 39 denotes, in which case

befehle keine Maskiermöglichkeit verfügbar ist. Das der Registerleser 34 nicht arbeitet und die zurcommands no masking option is available. That the register reader 34 is not working and the to

Bit 20, das bei Lesebefehlen und Register-zu-Register- Schreibadressenschaltung 13 über das Kabel 33 über-Bit 20, which is transmitted via cable 33 for read commands and register-to-register write address circuit 13

Befehlen die Maskierschaltung 19 steuert, wird statt tragene Adresse lediglich die Konstante des Befehls-If commands are controlled by the masking circuit 19, only the constant of the command is used instead of the address.

dessen benutzt, um zwischen Schreib- und Über- 5 wortes ist. Die Bits 17 und 16 können nur eines derits used to be between the written word and the superscript. Bits 17 and 16 can only be one of the

tragungsbefehlen zu unterscheiden, für die beide Register A, B und C bezeichnen. Bei einem Schreib-to distinguish transmission commands, for which both registers A, B and C designate. At a writing

keine Maskiermöglichkeit verfügbar ist. Die auf dem befehl ist eine Angabe des Maskierregisters 39 durchno masking option is available. The on the command is an indication of the masking register 39 by

Befehlskabel WRT erscheinenden Bits sind 19-16. die Bits 17 und 16 nicht möglich, da, wenn dies derCommand wire appearing bits WRT are 19-16. bits 17 and 16 are not possible because if this is the

Bei einem Schreibbefehl arbeitet der Registerleser Fall wäre, der Registerleser 34 nicht arbeitet und 34 zweimal nacheinander. Zuerst lassen die Bits 19 io keine Bits auf der Schreibsammelleitung erscheinen, und 18 den Registerleser den Inhalt eines der Re- die in den Speicher an der vorher festgestellten gister A, B und C ablesen. Das Wort mit 23 Bits Adresse einzuschreiben sind,
wird sowohl zum Indexaddierer 32 als auch zum Der dritte Befehl, ein Übertragungsbefehl, wird Speicher 10 gegeben. Das auf der Schreibsammei- durch die Folge 011 in den Bits 22-20 des Befehlsleitung 9 zum Speicher 10 übertragene Wort beein- 15 wortes dargestellt. Wie gesagt, ist bei einem Überflußt den Speicher nicht, da die Schreibadressen- tragungsbefehl keine Maskiermöglichkeit gegeben, schaltung 13 zu diesem Zeitpunkt nicht erregt ist. Es und das Bit 20 wird zur Unterscheidung zwischen ist zwar richtig, daß das Befehlskabel WRT diese Schreib- und Übertragungsbefehlen benutzt. Die Bits Schaltung bei der Ausführung eines Schreibbefehls 19 und 18 geben ein Indexregister an, und die Bits erregt, aber die Schreibadressenschaltung wird erst 20 17 und 16 werden nicht benutzt. Das Befehlskabel erregt, wenn der Registerleser 34 bei der Ausführung XFR ist erregt, und die Bits 19 und 18 werden über des Befehls zum zweitenmal in Tätigkeit tritt. Der das Kabel zum Registerleser 34 übertragen. Diese Indexaddierer 32 wird jedoch jetzt erregt, und das Bits können das Maskierregister 39 bezeichnen, in von dem Registerleser 34 abgelesene Wort wird zu welchem Falle der Registerleser 34 nicht arbeitet, der Konstanten des Befehlswortes addiert. 25 oder eines der Register Λ, B und C. Das Wort mitIn the case of a write command, the register reader works, if the register reader 34 is not working and 34 twice in succession. First, bits 19 io prevent bits from appearing on the write bus, and 18 the register reader reads the contents of one of the messages in memory at registers A, B and C previously determined. Write the word with 23 bits of address,
The third command, a transfer command, is given to both the index adder 32 and the memory 10. The word transferred to the memory 10 on the write file by the sequence 011 in bits 22-20 of the command line 9 is shown. As stated, the memory is not in the event of an overflow, since the write address request command is not given a masking option, circuit 13 is not energized at this point in time. It and bit 20 are used to differentiate between it is true that the command cable WRT uses these write and transfer commands. The bits circuit when executing a write command 19 and 18 indicate an index register, and the bits are energized, but the write address circuit is not used until 20 17 and 16. The command cable is energized when the register reader 34 is energized in the execution of XFR, and bits 19 and 18 are activated a second time above the command. Transferring the cable to the register reader 34. This index adder 32 is now energized, however, and the bits can designate the masking register 39, in which case the register reader 34 is not working, the constants of the command word are added to the word read by the register reader 34. 25 or one of the registers Λ, B and C. The word with

Nur die ersten 16 Bits der Summe werden zum 23 Bits auf dem Kabel 21 wird sowohl zum Speicher Kabel 33 gegeben. Das volle Wort mit 23 Bits, das 10 als auch zum Indexaddierer 32 gegeben. Die im Indexaddierer abgeleitet worden ist, wird nicht Schreibadressenschaltung 13 ist bei einem Übertrazum Kabel 38 gegeben, wenn der Indexaddierer gungsbefehl nicht erregt, und die Bits auf der Schreibdurch das Befehlskabel WR T erregt wird. Die 16 Bits 30 Sammelleitung haben keinen Einfluß auf den Speiauf dem Kabel 38 haben keinen Einfluß auf das eher. Der Indexaddierer ist jedoch erregt, und das Programmadressenregister 36, das bei der Ausfüh- vom Registerleser 34 abgelesene Wort wird zu der rung eines Schreibbefehls nicht erregt ist. Auch die Konstanten des Befehlswortes im' Indexaddierer Datenleseschaltung 12 wird nicht beeinflußt, da sie addiert. Die Summe wird nicht an das Kabel 38 gedurch das Befehlskabel WRT nicht erregt ist. Das 35 geben. Statt dessen werden nur die ersten 16 Bits an Wort mit 16 Bits auf dem Kabel 20 wird jedoch in das Kabel 33 angelegt. Die Bits auf dem Kabel 33 der Schreibadressenschaltung 13 gespeichert. Diese beeinflussen weder die Datenleseschaltung 12 noch Schaltung wird durch das Befehlskabel WRT wäh- die Schreibadressenschaltung 13, die bei der Ausführend der Ausführung eines Schreibbefehls zu einem rung eines Übertragungsbefehls nicht erregt sind. Die Zeitpunkt erregt, nachdem der Indexaddierer seine 40 16 Bits auf den Kabeln 33 und 37 werden jedoch in Tätigkeit beendet hat. Die in der Schreibadressen- das bei einem Übertragungsbefehl erregte Programmschaltung 13 gespeicherten 16 Bits stellen die Adresse adressenregister 36 eingeschrieben. Diese 16 Bits im Speicher dar, in welche das anschließend abzu- werden über das Kabel 14 zur Befehlsleseschaltung leitende Wort eingeschrieben wird. 11 gegeben, und das nächste vom Speicher 10 zumOnly the first 16 bits of the sum are added to the 23 bits on cable 21, both being passed to memory cable 33. The full 23 bit word that is 10 as well as being given to index adder 32. Which has been derived in the index adder is not write address circuitry 13 is given in an overhead cable 38 when the index adder supply command is not energized and the bits on the write through the command cable WR T is energized. The 16 bits 30 busbar have no effect on the feed on the cable 38 has no effect on the rather. However, the index adder is energized and the program address register 36, the word read by the register reader 34 during execution, is not energized for the purpose of executing a write command. The constants of the command word in the index adder data reading circuit 12 are also not influenced, since they are added. The sum is not sent to cable 38 because the command cable WRT is not energized. Give the 35. Instead, only the first 16 bits of the 16 bit word on cable 20 is applied to cable 33. The bits on the cable 33 of the write address circuit 13 are stored. These influence neither the data read circuit 12 nor the circuit is activated by the command cable WRT select the write address circuit 13, which are not excited to initiate a transfer command when executing the execution of a write command. However, the time excited after the index adder finishes its 40 16 bits on cables 33 and 37 will be in operation. The 16 bits stored in the write address register which is excited by a transfer command represent the address address register 36. These 16 bits represent in the memory into which the word that is subsequently to be sent via the cable 14 to the command reading circuit is written. 11 given, and the next from memory 10 to

Der Registerleser 34 arbeitet dann ein zweitesmal 45 Befehlsregister 16 über das Kabel 15 übertrageneThe register reader 34 then operates a second time 45 command registers 16 transmitted over the cable 15

und liest das Wort mit 23 Bits aus dem bestimmten Befehlswort wird durch diese Adresse mit 16 Bitsand reads the 23 bit word from the particular command word is given by this 16 bit address

der Register A, B und C ab, welches durch die Bits bestimmt. Die Adressen wird im Programmadressen-the registers A, B and C , which is determined by the bits. The addresses are stored in the program address

17 und 16 bezeichnet wird. Das Wort mit 23 Bits register 36 gespeichert, und diese Adresse wird jetzt17 and 16 is designated. The 23 bit word register 36 is stored, and that address is now used

wird wiederum sowohl zum Speicher 10 als auch zur Ableitung nachfolgender Adressen von Befehls-is in turn used both for memory 10 and for deriving subsequent addresses from command

zum Indexaddierer 32 gegeben. Der Indexaddierer 50 Wörtern weitergeschaltet, bis ein weiterer Übertra-given to index adder 32. The index adder advances 50 words until another transfer

ist jedoch zu diesem Zeitpunkt nicht durch das Be- gungsbefehl ausgeführt wird. Das Befehlswort, dashowever, is not executed by the move command at this time. The command word, the

fehlskabel WRT erregt. Es ist nur während der ersten einen Übertragungsbefehl steuert, weist keine Bits in WRT faulty cable energized. It is only during the first controls a transmit command has no bits in it

Operation des Registerlesers 34 erregt. Das Wort den Positionen 17 und 16 auf, die normalerweiseOperation of register reader 34 energized. The word positions 17 and 16 on that normally

mit 23 Bits auf der Schreibsammelleitung 9 wird an entweder ein Bestimmungsregister oder ein Quellen-with 23 bits on the write bus 9 is sent to either a destination register or a source

derjenigen Stelle in den Speicher 10 eingeschrieben, 55 register angeben. Ein Bestimmungsregister muß an-that position is written into the memory 10, 55 indicate register. A destination register must

welche durch die in der Schreibadressenschaltung 13 gegeben werden, wenn eine Information entweder inwhich are given by in the write address circuit 13 when information is either in

gespeicherte Adresse angegeben wird. das Maskierregister oder eines der Register Λ, Β stored address is specified. the mask register or one of the registers Λ, Β

Entsprechend Fig. 4 geben die Bits 19 und 18 bei und C einzuschreiben ist. Ein Quellenregister muß einem Schreibbefehl ein »Indexregister« an und die bei einem Schreibbefehl angegeben werden, wenn Bits 17 und 16 ein »Quellenregister«. Der Inhalt des 60 das Wort in einem der Register Λ, B und C in den angegebenen Indexregisters wird zuerst zu der Kon- Speicher 10 einzuschreiben ist. Keiner dieser Fälle stanten (Bit 15-0) des Befehlswortes addiert, um die liegt jedoch bei der Ausführung eines Übertragungs- Adresse im Speicher zu bestimmen, in welche das befehle vor. Es werden nur die Bits 19 und 18 beWort einzuschreiben ist. Dann werden die Bits 17 nötigt, die ein Indexregister angeben. Bei einem und 16 zur Feststellung des Registers benutzt, das 65 Index-Vorgang handelt es sich allgemein darum, die die Quelle des Wortes mit 23 Bits ist, welches in Konstante eines Befehlswortes mit Hilfe von Daten, den Speicher an der früher festgestellten Stelle einge- die vorher in einem der Register A, B und C geschrieben werden soll. Die Bits 19 und 18 können speichert worden sind (durch Addition) zu verändern.According to FIG. 4, bits 19 and 18 indicate where and C is to be written. A source register must add an "index register" to a write command and an "index register" must be specified for a write command if bits 17 and 16 are a "source register". The content of the word 60 in one of the registers Λ, B and C in the specified index register is first to be written to the Kon memory 10. None of these cases stants (Bit 15-0) of the command word added, however, this is used to determine in which the command is present when a transfer address is executed in the memory. Only bits 19 and 18 need to be written in. Bits 17 are then required, which indicate an index register. One and 16 are used to determine the register, the 65 index process is generally the source of the 23-bit word which, in the constant of a command word, uses data to set the memory at the previously determined position. which is to be written beforehand in one of the registers A, B and C. Bits 19 and 18 can have been saved to change (by addition).

9 109 10

Ein Index-Vorgang ist für alle Befehle (mit Aus- Tor 52 und öffnet das Tor 53. Die Bits 15-0 in demAn index process is for all commands (with off gate 52 and opens gate 53. Bits 15-0 in the

nähme des Verschiebebefehls) verfügbar, und wenn Befehlswort werden nicht mehr durch das Tor 52would take the shift command) available, and if command word are no longer through the gate 52

er nicht erforderlich ist, geben die Bits 19 und 18 zum Indexaddierer übertragen. Statt dessen werdenit is not required, bits 19 and 18 are transmitted to the index adder. Instead be

lediglich das Maskierregister an, in welchem Falle die Bits 15-11 über das Tor 53 zur Schiebesteuer-only the masking register on, in which case the bits 15-11 via the gate 53 to the shift control

der Registerleser 34 nicht arbeitet. S schaltung 51 gegeben. Diese 5 Bits stellen in binärerthe register reader 34 does not work. S circuit 51 given. These 5 bits represent in binary

Die vierte Befehlsart, die bei dem System ausge- Form die Größe der erforderlichen Verschiebung führt werden kann, ist ein Register-zu-Register- dar: (Normalerweise stellen die Bits 15-0 eines BeBefehl. Dieser Befehl wird durch den Kode 10 in fehlswortes eine Konstante dar. Wie F i g. 4 zeigt, den Bits 22 und 21 angegeben. Wie bei einem Lese- geben jedoch bei der Ausführung eines Verschiebebefehl ist eine Maskiermöglichkeit gegeben, die durch io befehls fünf dieser Bits Steuerinformationen an. Der den Wert des Bits 20 gesteuert wird. Der Register- Rest der Bits 15-0 wird nicht benutzt.)
leser 34 liest die 23 Bits in dem durch die Bits 19 Die Bits 17 und 16 auf dem Befehlskabel SFT und 18 angegebenen Register. Das Wort wird zum werden zum Registerwähler 35 übertragen. Wenn die Indexaddierer gegeben, wo es zu der Konstanten des gleichen Bits bei der Ausführung entweder eines Befehlswortes addiert wird. Bei der Ausführung eines 15 Lesebefehls oder eines Register-zu-Register-Befehls Register-zu-Register-Befehls steuert das Befehlskabel zum Registerwähler 35 übertragen werden, steuert RTR den Indexaddierer 32 derart, daß er die Summe dieser das Einschreiben des Wortes auf dem Kabel mit 23 Bits auf das Kabel 38 an Stelle der ersten 40 in das entsprechende Register. Wenn jedoch das 16 Bits der Summe auf das Kabel 33 gibt. Die Summe Befehlskabel SFT erregt ist, wird, obwohl der Remit 23 Bits läuft durch die Maskierschaltung 19 und ao gisterwähler 35 eines der vier Register Λ, B, C oder wird nur dann durch den Inhalt des Maskierregisters 39 erregt, kein Wort zum Kabel 40 gegeben, um in 39 maskiert, wenn der Wert des Bits 20 im Befehls- eines dieser Register eingeschrieben zu werden. Es wort eine 1 ist. Das Ausgangssignal der Maskier- wird lediglich eines der vier Register/i, B, C oder schaltung 19 wird zum Registerwähler 35 gegeben, 39 erregt, und statt daß ein Wort über den Registerder dann das Wort entweder in das Maskierregister as wähler 35 zu diesem Register übertragen wird, wird 39 oder eines der Register Λ, B und C überträgt, das sich bereits in dem Register befindende Wort und zwar in Abhängigkeit vom Wert der Bits 17 entsprechend den Ausgangssignalen der Schiebe- und 16, die bei einem Register-zu-Register-Befehl steuerschaltung 51 auf dem Kabel 56 verschoben,
ein Bestimmungsregister angeben. Der Zweck des Wie Fig. 4 zeigt, wird das Bit 19 zur Schiebe-Register-zu-Register-Befehls besteht darin, die Über- 30 steuerschaltung 51 gegeben und gibt dieser Schaltung tragung des im Register Λ, B oder C gespeicherten an, ob die Verschiebung nach links oder rechts erWortes mit 23 Bits entweder zum Maskierregister 39 folgen soll. Das Bit 18 wird ebenfalls zur Schiebeoder einem anderen der Register A, B und C zu steuerschaltung 51 übertragen und gibt der Schaltung ermöglichen. Bei dieser Übertragung kann das Wort die Art der auszuführenden Operation an, d. h., Verauf eine von zwei Arten verändert werden. Der ur- 35 schieben oder Rotieren. Die Bits 15-11 in dem sprüngliche Inhalt des Indexregisters läßt sich an- Befehlswort geben die Größe der Verschiebung an. dem, wenn die Konstante des Befehlswortes nicht Die entsprechenden Steuersignale werden an das die Zahl 0 ist. Außerdem kann der ursprüngliche Kabel 56 angelegt und den vier Registern A, B, C Inhalt des Index-Register verändert werden, wenn oder 39 zugeführt. Die Verschiebeoperation findet die Maskierung befohlen wird. 40 jedoch nur in dem Register statt, das durch denThe fourth type of instruction that can be performed in the system, the size of the shift required, is a register-to-register: (Usually bits 15-0 represent a command. This command is indicated by code 10 in error word is a constant. As Fig. 4 shows, bits 22 and 21. As with a read, but when executing a shift command, there is a masking option that displays five of these bits of control information by means of io command Bits 20 are controlled. The rest of the register of bits 15-0 is not used.)
Reader 34 reads the 23 bits in the register indicated by bits 19, bits 17 and 16 on command cable SFT and 18. The word is transferred to register selector 35 to be. When given the index adder where it is added to the constant of the same bit when executing either a command word. When a 15 read command or a register-to-register command register-to-register command is executed, the command cable is transferred to register selector 35, RTR controls index adder 32 so that it is the sum of these writing the word on the cable with 23 bits on cable 38 instead of the first 40 in the corresponding register. But if that gives 16 bits of the sum on cable 33. The sum command cable SFT is energized, although the remit 23 bits runs through the masking circuit 19 and ao gister selector 35 of one of the four registers Λ, B, C or is only then energized by the content of the masking register 39, no word is given to the cable 40 to be masked in 39 when the value of bit 20 in the instruction of one of these registers is written. It is word a 1. The output of the masking is only one of the four registers / i, B, C or circuit 19 is given to the register selector 35, 39 energized, and instead of a word via the register then the word either into the masking register as selector 35 for this register is transmitted, 39 or one of the registers Λ, B and C is transmitted, the word already in the register, depending on the value of the bits 17 corresponding to the output signals of the shift and 16, which are in a register-to-register -Command control circuit 51 moved on cable 56,
specify a destination register. As shown in FIG. 4, bit 19 for the shift register-to-register command is given to the control circuit 51 and indicates to this circuit whether the information stored in register Λ, B or C is transmitted the shift to the left or right of the word with 23 bits is to follow either to the masking register 39. Bit 18 is also transferred to the shift or another of the registers A, B and C to control circuit 51 and enables the circuit. In this transfer, the word can be changed to indicate the type of operation to be performed, ie, ver, in one of two ways. The ur- 35 pushing or rotating. Bits 15-11 in the original contents of the index register can be added. Command word indicates the size of the shift. dem, if the constant of the command word is not. The corresponding control signals are sent to the number 0. In addition, the original cable 56 can be applied and the contents of the index register can be changed to the four registers A, B, C if or 39 is supplied. The move operation finds the mask is commanded. 40, however, is only held in the register established by the

Man beachte, daß, wenn die Bits 19 und 18 das Registerwähler 35 erregt ist.Note that when bits 19 and 18 are the register selector 35 is energized.

Maskierregister 39 angeben, das zur Maskierschal- Wie oben beschrieben, muß häufig ein Wort aus tung über das Kabel 38 übertragene Wort lediglich dem Speicher 10 abgelesen, maskiert und in einem die Konstante mit 16 Bits des Befehlswortes ist. Nor- der vier Register Λ, B, C oder 39 der Anlage gemalerweise wird ein Wort mit 23 Bits über das Kabel 45 speichert werden. Danach muß das Wort im Register 38 zur Maskierschaltung übertragen, aber wenn die nach rechts verschoben werden. Um die Ausführung Bits 19 und 18 das Maskierregister angeben, arbeitet dieser beiden Befehle zu steuern, sind üblicherweise der Registerleser nicht, und nur die 16 Bits des kon- zwei Befehlswörter erforderlich. Der Grund dafür ist, stanten Abschnittes des Befehlswortes werden über daß die Zahl von 23 Bits eines Befehlswortes nicht den Indexaddierer und die Maskierschaltung zu dem 5° ausreicht, um sowohl einen Lesebefehl als auch einen angegebenen Bestimmungsregister übertragen. Diese Verschiebebefehl anzugeben. Der Maskier-Lesebefehl 16 Bits können durch den Inhalt der ersten 16 Bits benötigt alle 23 Bits im Befehlswort und der Verdes Maskierregisters 39 maskiert werden, wenn der schiebebefehl 12 Bit. Es wäre also ein Befehlswort Maskiervorgang befohlen wird, um ein Wort mit mit 35 Bits erforderlich, um beide Befehle anzugeben. 23 Bits abzuleiten. Wenn eine Maskierung nicht be- 55 Da die Befehlswörter nur 23 Bits enthalten, sind zwei fohlen wird, erscheint nur ein Wort mit 16 Bits auf aufeinanderfolgende Befehle nötig. Erfindungsgemäß dem Kabel 40, das entweder im Maskierregister 39 wird jedoch ein kombinierter Lese-Verschiebebefehl oder einem der Register A, B und C einzuspeichern durch ein einziges Befehlswort gesteuert. Der kombiist. Die sieben Bits mit der höchsten Ziffernstelle im nierte Befehl wird ausgeführt, wenn das Befehlskabel Register bleiben unverändert. 60 RD-SFT erregt ist.Specify masking register 39, which is used for masking As described above, a word from the device over the cable 38 transmitted word often only needs to be read from the memory 10, masked and the constant with 16 bits of the command word is in one. In the north of the four registers Λ, B, C or 39 of the system, a word with 23 bits will be stored via the cable 45. Then the word in register 38 must be transferred to the masking circuit, but if they are shifted to the right. In order to control the execution bits 19 and 18 of the masking register, these two commands work, the register reader is usually not required, and only the 16 bits of the two command words are required. The reason for this is that constant sections of the command word are provided by the fact that the number of 23 bits of a command word is not sufficient for the index adder and the masking circuit to the 5 ° to transmit both a read command and a specified destination register. Specify this move command. The mask read command 16 bits can be masked by the content of the first 16 bits required all 23 bits in the command word and the verdes mask register 39 if the shift command is 12 bits. So a command word masking operation would be required to have a word with 35 bits to indicate both commands. 23 bits to derive. If masking is not required, only one word with 16 bits appears on successive commands. According to the invention, the cable 40, which is either in the masking register 39, a combined read-shift command or to store one of the registers A, B and C is controlled by a single command word. The combiist. The seven bits with the highest digit in the nth instruction will be executed if the instruction cable registers remain unchanged. 60 RD-SFT is energized.

Der fünfte Befehl, der in der Anlage ausgeführt Wenn der Kode 111 in den Bits 22-20 des Be-The fifth command executed in the system If the code 111 in bits 22-20 of the

werden kann, ist eine Verschiebung. Wenn der Kode fehlswortes im Register 16 erscheint, wird das Be-can be is a shift. If the code wrong word appears in register 16, the request

110 in den Bit-Positionen 22-20 des Befehlsregisters fehlskabel RD-SFT erregt. Die Bits 20-16 sind in110 in bit positions 22-20 of the command register erroneous RD-SFT energized. Bits 20-16 are in

erscheint, wird das Befehlskabel SFT erregt. Bei der diesem Kabel vorhanden, das mit dem Befehlskabelappears, the SFT command cable is energized. With this cable, the one with the command cable is available

Ausführung eines Verschiebebefehls wird der Index- 65 RD verbunden ist. Die Bits 20-16 steuern auf üblicheExecution of a shift command is linked to the index 65 RD. Bits 20-16 control the usual

Vorgang nicht benötigt. Aus diesem Grund wird der Weise eine maskierte Leseoperation. Das Tor 52 istOperation not required. Because of this, the sage becomes a masked read operation. The gate 52 is

Indexaddierer 32 durch das Befehlskabel SFT nicht geöffnet, und der Index-Vorgang findet wie üblichIndex adder 32 is not opened by the SFT command cable, and the index process takes place as usual

erregt. Die Erregung des Befehlskabels sperrt das statt. Eine Adresse wird zum Speicher 10 übertragenexcited. The excitation of the command cable blocks that instead. An address is transferred to the memory 10

11 1211 12

und ein Wort aus dem Speicher 10 über die Maskier- im Maskierregister erscheinen auf dem mit dem Umschaltung 19 zum Registerwähler 35 gegeben. Das setzer 54 verbundenen Kabel 75, und zwar ein Bit Bit 20 ist eine 1 und · veranlaßt, daß die Maskier- auf jeder Ader. Mit Ausnahme der Ader für das schaltung 19 das abgelesene Wort entsprechend dem Bit 0, ist jede Ader mit dem Eingang eines normaler-Maskierwort im Register 39 maskiert. Die Bits 17 5 weise geöffneten Tores verbunden, beispielsweise den und 16 steuern den Registerwähler 35 derart, daß Toren 61 und 62. Die Betriebsweise der Schaltung das maskierte Wort an eines der vier Register Λ, B, läßt sich am besten unter Betrachtung eines bestimm- C oder 39 übertragen wird. ten Beispiels verstehen. Es sei angenommen, daß dieand a word from the memory 10 about the masking registers appear in the masking registers with the switch 19 to the register selector 35. The cable 75 connected to the setter 54, namely a bit bit 20 is a 1 and causes the masking on each wire. With the exception of the wire for the circuit 19, the read word corresponding to bit 0, each wire is masked with the input of a normal masking word in register 39. The bits 17 5 connected to the open gate, for example the and 16 control the register selector 35 in such a way that gates 61 and 62. The mode of operation of the circuit transfers the masked word to one of the four registers Λ, B, can be best understood by considering a specific C or 39 is transmitted. understand the example. It is assumed that the

Das Befehskabel RD-SFT erregt außerdem den im Register 39 gespeicherte Maske das Wort Umsetzer 54 und die Lese-Verschiebe-Steuerschal- io 00... 111100 ist. Positive Potentiale stellen 1-Werte tung 55. Der Umsetzer 54 prüft das Maskierregister und negative Potentiale 0-Werte dar. Das erste Bit 39 und gibt Bit-Werte an seine fünf Ausgangsadern, (Bit 0) in der Maske ist eine 0 und negatives Potendie in binärer Form die Zahl von Positionen dar- tial erscheint am Steueranschluß des Tores 61. Folgstellen, um die das gerade in eines der Register ge- lieh bleibt dieses Tor geöffnet und der Wert des gebene Wort zu verschieben ist. Wenn beispielsweise 15 Bits 1 der Maske wird über dieses Tor zum Tor 71 das Bit 4 in der Maske als erstes eine 1 enthält, ist und zur Ader 76 übertragen. Das Bit 1 ist ebenfalls das Ausgangssignal des Umsetzers 5400100. eine 0 und das negative Potential auf der Ader 76The command cable RD-SFT also energizes the mask stored in register 39, the word converter 54 and the read-shift control switch is 00 ... 111100. Positive potentials represent 1 values 55. The converter 54 checks the masking register and negative potentials represent 0 values. The first bit 39 and outputs bit values to its five output wires, (bit 0) in the mask is a 0 and negative potential the number of positions in binary form appears at the control connection of gate 61. Subsequent positions around which the currently borrowed in one of the registers remains open and the value of the given word is to be shifted. If, for example, 15 bits 1 of the mask, bit 4 in the mask first contains a 1 via this gate to gate 71 and is transmitted to wire 76. Bit 1 is also the output signal of converter 5400100. A 0 and the negative potential on wire 76

Die fünf Ausgangsadern des Umsetzers sind über betätigt das ODER-Tor 81 nicht. An beiden Eindas Kabel 60 mit dem fünf Eingangsadern der gangen des ODER-Tores 71 liegt negatives Potential, Schiebesteuerschaltung 51 verbunden, deren Bit- 20 so daß dessen Ausgangsspannung ebenfalls negativ Werte die Größe der erforderlichen Verschiebung ist. (Jedes der ODER-Tore liefert negative Ausgangsdarstellen. Die Lese-Verschiebe-Steuerschaltung 55 spannung, wenn nicht wenigstens einer seiner Einweist zwei Ausgangsadern auf, die mit den zwei gänge positiv ist.) Das Tor 62 ist geöffnet, da das Eingangsadern der Schiebesteuerschaltung 51 ver- ODER-Tor 71 nicht erregt ist, und das Bit 2 wird bunden sind, welche die Richtung und Art der er- 25 über dieses Tor zur Ader 77 und zu einem der Einforderlichen Verschiebung angeben (Bit 19 und 18 gänge des ODER-Tores 72 übertragen. Das Bit 2 ist in einem Verschiebebefehl). Die zwei von der Lese- eine 1 und das positive Potential auf der Ader 77 Verschiebe-Steuerschaltung 55 zur Schiebesteuer- erregt das ODER-Tor 82. Außerdem wird dieses Tor schaltung 51 übertragenen Bits geben immer eine durch das positive Potential am Eingang des ODER-Verschiebeoperation und die Richtung rechts an. 3° Tores 72 erregt. Das positive Potential am Ausgang Diese beiden Bits laufen über die Verzögerungs- des ODER-Tores 72 sperrt das Tor 73 Und öffnet schaltung 59, damit die Schiebesteuerschaltung 51 statt dessen das Tor 63. Das Tor 73 wiederum steuert nicht arbeitet, bevor das aus dem Speicher abgelesene das Tor 74. Alle den Bits 2-21 zugeordneten ODER-Wort in dem durch die Bits 17 und 16 angegebenen Tore bewirken eine Sperrung der entsprechenden Register gespeichert ist. Der Schiebesteuerschaltung 35 Steuertore für die Übertragung der restlichen Bits 51 wird die Art der erforderlichen Verschiebung des Maskierwortes zu den ODER-Toren 81 bis 85. (Verschieben im Gegensatz zu Rotieren), die Rieh- Positives Potential erscheint auf der Ader 77, und nur tung (rechts) und die Größe der Verschiebung ange- das ODER-Tor 82 von den Toren 81 bis 85 tritt in geben. Die an das Kabel 56 angelegten Kommando- Tätigkeit. Das Ausgangssignal des ODER-Tores 82 signale werden zu den vier Registern A, B, C oder 39 40 hat den Binärwert 2. Der Ausgang dieses Tores ist gegeben. Es ist jedoch nur eines dieser Register durch an einen der Eingänge des UND-Tores 92 angeden Registerwähler 35 erregt worden, nämlich das schaltet. Das Erregungssignal auf dem Befehlskabel Register, in welches das gerade abgelesene Wort ein- RD-SFT liegt an einem der Eingänge jedes der Tore geschrieben worden ist. Dieses Wort wird dann, wie 91 bis 95. Es ist jedoch nur das Tor 92 erregt, da gewünscht, verschoben. 45 nur das diesem Tor zugeordnete ODER-Tor betätigtThe five output wires of the converter are not activated via the OR gate 81. The cable 60 with the five input cores of the gears of the OR gate 71 has a negative potential, shift control circuit 51 is connected whose bit 20 so that its output voltage is also negative, the size of the required shift. (Each of the OR gates provides negative output representations. The read-shift control circuit 55 voltage, if not at least one of its inputs, has two output wires which are positive with two gears.) The gate 62 is open as the input wires of the shift control circuit 51 ver OR gate 71 is not energized, and bit 2 will be linked, which indicates the direction and type of shift 25 via this gate to wire 77 and to one of the required shifts (bit 19 and 18 gears of the OR gate 72. Bit 2 is in a shift command). The two of the read one 1 and the positive potential on the wire 77 shift control circuit 55 to the shift control energizes the OR gate 82. In addition, this gate circuit 51 always give a bit transmitted by the positive potential at the input of the OR Move operation and the direction to the right. 3 ° Tores 72 excited. The positive potential at the output These two bits run over the delay of the OR gate 72 blocks the gate 73 and opens circuit 59, so that the shift control circuit 51 instead the gate 63. The gate 73 in turn does not operate before the one from the memory read gate 74. All OR words assigned to bits 2-21 in the gate indicated by bits 17 and 16 cause the corresponding register to be locked. The shift control circuit 35 control gates for the transmission of the remaining bits 51 is the type of required shift of the masking word to the OR gates 81 to 85. (shifting as opposed to rotating), the Rieh-positive potential appears on the wire 77, and only direction (right) and the size of the shift - the OR gate 82 of the gates 81 to 85 occurs in enter. The command activity applied to cable 56. The output signal of the OR gate 82 signals to the four registers A, B, C or 39 40 has the binary value 2. The output of this gate is given. However, only one of these registers has been excited by register selector 35 attached to one of the inputs of AND gate 92, namely that switches. The excitation signal on the command cable register into which the word just read RD-SFT is written to one of the inputs of each of the gates. This word is then shifted, like 91 to 95. However, only gate 92 is excited, as desired. 45 only the OR gate assigned to this gate is operated

Wie Fig. 4 zeigt, stellen mit Ausnahme des Be- worden ist. Der Ausgang des Tores 92 liegt auf fehlskode 111 die verschiedenen Bits des Lese-Ver- hohem Potential und die Ausgänge der Tore 91 und schiebe-Befehlswortes genau das gleiche dar, was sie 93 bis 95 auf niedrigem Potential. Folglich wird der auch bei einem maskierten Lesebefehl darstellen. Das Binärwert 00010 über das Kabel 60 zur Schiebe-Befehlswort selbst führt keine zusätzlichen Informa- 50 steuerschaltung 51 übertragen, um die Verschiebung tionen. Der neue Befehlskode erregt jedoch ein neues des Wortes in dem angegebenen Register um zwei Befehlskabel, das automatisch die Verschiebung des Positionen zu steuern. (Der auf dem Befehlskabel in eines der Register gegebenen Wortes steuert. In RD-SFT zum Umsetzer 54 übertragene Erregungsdem Befehlswort selbst muß jedoch keine Ver- impuls ist kurz. Der ursprüngliche Inhalt des Masschiebe-Information übertragen werden. Bei der Aus- 55 kierregisters 39 bestimmt das Ausgangssignal des führung des kombinierten Lese-Verschiebebefehls sind Umsetzers. Auch wenn das aus dem Speicher abgedie Richtung und Art der Verschiebung immer die lesene Wort in das Maskierregister selbst eingeschriegleiche. Das spezielle Register wird durch die Bits 17 ben wird, steuert die ursprüngliche Maske in dem und 16 angegeben, da das Register, dessen Inhalt Register das Ausgangssignal des Umsetzers 54. Zu zu verschieben ist, immer dasjenige Register ist, in ^6o dem Zeitpunkt, in dem das neue Wort in das Masweiches ein Wort gerade eingeschrieben worden ist. kierregister 39 eingeschrieben wird, ist der auf dem Schließlich wird auch die Größe der Verschiebung Befehlskabel RD-SFT zum Umsetzer 54 gegebene in dem Befehlswort nicht benötigt, da diese durch Impuls beendet. Die bereits zur Schiebesteuerschaldie im Maskierregister 39 gespeicherte Maske selbst tung 51 übertragene Zahl 00010 veranlaßt, daß diese angegeben wird. 65 Schaltung das gerade im Maskierregister 39 gespei-As FIG. 4 shows, with the exception of the loading. The output of gate 92 is on error code 111, the different bits of the read high potential and the outputs of gates 91 and shift command word are exactly the same, what they 93 to 95 on low potential. As a result, it will also be displayed in the case of a masked read command. The binary value 00010 via the cable 60 to the shift command word itself does not carry any additional information 50 control circuit 51 transmitted to the shift functions. The new command code, however, excites a new one of the word in the specified register by two command cables that automatically control the shifting of positions. (The given on the command cable into one of the registers word in RD-SFT transmitted to the converter 54 Erregungsdem instruction word controls. Itself, however, has no comparison pulse is short. The original content of Masschiebe information to be transmitted. In the initial 55 kierregisters 39 determines the output signal of the execution of the combined read-shift command are converter. Even if the direction and type of shift stored in the memory always wrote the read word into the mask register itself. The special register is defined by bits 17, controls the original mask indicated in 16 and 16, since the register, the contents of which register the output signal of converter 54. To is to be ^shifted , is always that register at the point in time at which the new word has just been written into the text of a word 39 is written, is the one on the Finally, the size of the shift command cable RD-SFT to the Converter 54 given in the command word is not required, since this is terminated by a pulse. The number 00010 already transferred to the shift control circuit, the mask itself stored in the masking register 39, causes it to be specified. 65 Circuit that is currently stored in the masking register 39

Ein spezieller Umsetzer, der in der Datenbearbei- cherte Wort verschiebt, sobald die beiden Bits vonA special converter that shifts the processed word in the data as soon as the two bits of

tungsanlage nach den F i g. 1 und 2 benutzt werden der Lese-Verschiebe-Steuerschaltung 55 über diemanagement system according to FIGS. 1 and 2 are used by the read shift control circuit 55 via the

kann, ist im einzelnen in Fig. 3 gezeigt. Die 23 Bits Verzögerungsschaltung 58 übertragen sind.)is shown in detail in FIG. The 23 bits of delay circuit 58 are transmitted.)

Als weiteres Beispiel sei angenommen, daß die im Maskierregister 39 enthaltene Maske 00... 111110000 ist. Die Ausgänge aller Tore 61 bis 63 Hegen auf niedrigem Potential, und keines der ODER-Tore 71 bis 73 ist erregt. Der Ausgang des Tores 64 liegt hoch, und das ODER-Tor 74 und alle ODER-Tore, die höherstelligeren Bits zugeordnet sind, sind erregt. Folglich sind die den Bits 22-5 zugeordneten Steuertore gesperrt. Das einzige Steuertor, das eine positive Ausgangsspannung aufweist, ist das Tor 64. Der Ausgang des Tores 64 ist mit einem der Eingänge des ODER-Tores 63 verbunden, und wenn der Erregungsimpuls auf dem Befehlskabel RD-SFT an den Umsetzer 54 angelegt wird, wird die Binärzahl 00100 zur Schiebesteuerschaltung 51 übertragen.As a further example it is assumed that the mask contained in the masking register 39 is 00 ... 111110000. The outputs of all gates 61 to 63 are low and none of the OR gates 71 to 73 are energized. The output of gate 64 is high and OR gate 74 and any OR gates associated with higher order bits are energized. As a result, the control gates assigned to bits 22-5 are disabled. The only control gate that has a positive output voltage is gate 64. The output of gate 64 is connected to one of the inputs of OR gate 63, and when the excitation pulse is applied to converter 54 on command cable RD-SFT the binary number 00100 is transmitted to the shift control circuit 51.

Einige der Steuertor-Ausgangsadern sind mit mehr als einem ODER-Tor verbunden. Beispielsweise ist der Ausgang des dem Bit 21 zugeordneten Steuertores mit einem Eingang jedes der ODER-Tore 85, 83 und 81 verbunden, und wenn das erste Bit in der Maske, das eine 1 enthält, das Bit 21 ist, wird die Binärzahl 10101 zur Schiebesteuerschaltung 51 gegeben. Man beachte, daß die Ader, welche das Bit 0 der Maske führt, nicht an eines der ODER-Tore 81 bis 85 angeschaltet ist. Wenn das erste Bit in der Maske eine 1 ist, soll das gerade in dem Register gespeicherte Wort nicht verschoben werden. Das ODER-Tor 71 und alle entsprechenden, höhennumerierten ODER-Tore sind betätigt, und keines der dem Tor 61 entsprechenden Steuertore sowie keines der ODER-Tore 81 bis 85 ist erregt. Tatsächlich ist es, wenn das erste Bit der Maske eine 1 ist, überhaupt nicht erforderlich, den Lese-Verschiebebefehl zu benutzen. Der normale Lesebefehl reicht aus, da keine Verschiebeoperation erforderlich ist. Der Aufbau des Umsetzers 54 ist leicht zu übersehen. Das erste Bit der Maske, das eine 1 ist, sperrt alle höhennumerierten Steuertore, und die höhernumerierten Bits, können, auch wenn sie den Wert 1 haben, die Operation der ODER-Tore 81 bis 85 nicht steuern. Auf analoge Weise werden diese ODER-Tore auch nicht durch Bits niedrigerer Stellenzahl gesteuert, da diese Bits alle den Wert 0 haben.Some of the control gate output wires are connected to more than one OR gate. For example is the output of the control gate assigned to bit 21 with an input of each of the OR gates 85, 83 and 81 are connected, and if the first bit in the mask that contains a 1 is bit 21, the Binary number 10101 is given to the shift control circuit 51. Note that the wire that has bit 0 the mask is not connected to one of the OR gates 81 to 85. If the first bit in the If mask is a 1, the word currently stored in the register should not be shifted. The OR gate 71 and all corresponding, height-numbered OR gates are operated, and none of the the gate 61 corresponding control gates and none of the OR gates 81 to 85 is energized. Indeed it is if the first bit of the mask is a 1, it does not need the read-shift command at all to use. The normal read command is sufficient since no move operation is required. The structure of the converter 54 is easy to miss. The first bit of the mask, which is a 1, disables all height-numbered ones Control gates and the higher-numbered bits can, even if they have the value 1, the Do not control operation of OR gates 81 to 85. In an analogous way, these OR gates also become not controlled by bits with a lower number of digits, since these bits all have the value 0.

Die oben beschriebene Anordnung stellt lediglich ein Ausführungsbeispiel der Erfindung dar. Beispielsweise kann ein anderer Operationskode vorgesehen sein, um die Ausführung sowohl von Lese- als auch von Verschiebebefehlen selbst dann zu steuern, wenn eine Maskierung nicht erforderlich ist. Der Verschiebebefehl läßt sich auch mit anderen Befehlen als dem Lesebefehl kombinieren, beispielsweise mit einem Register-zu-Register-Befehl. In Anlagen, bei denen die Länge eines Befehlswortes größer ist als bei einem Datenwort, besteht die Möglichkeit, die zu verwendende Maske in dem Befehlswort selbst zu übertragen, erst das Maskierregister einzustellen und dann unter Verwendung der vorher hergestellten Maske und der von ihr abgeleiteten Schiebesteuerinformation die erforderliche Datenbearbeitungsoperation durchzuführen.The arrangement described above represents only one embodiment of the invention. For example a different opcode may be provided to enable both read and control of move commands even when masking is not required. The move command can also be combined with commands other than the read command, for example with a register-to-register instruction. In systems where the length of a command word is greater than in the case of a data word, there is the option of specifying the mask to be used in the command word itself transferred, first setting the masking register and then using the previously established Mask and the shift control information derived from it, the required data processing operation perform.

Claims

Patent claims:

1. Data processing system with a memory for command words and data words, each command word having an operating section and an address section, a control arrangement connected to the memory for removing and processing each command word, a masking register connected to the memory, a bit group in the operating section of a command word that has been removed Responsive logic circuit for masking a selected word, the address of which is specified by the address section of the same command word, with the content of the masking register, and a plurality of registers, one of which is defined by certain bits in the operation section of the same command word for storing the masked word is selected, characterized in that the control arrangement has a converter (54) connected to the masking register (39), which converter is selected from the position which a certain bit of a predetermined value assumes in the masking register (39) , derives a shift variable, as well as circuits (55, 56, 58) which, in response to further bits in the operation section of the same instruction word, the content of the register previously selected from the plurality of registers (A, B, C) corresponding to that of the Shift variable derived from the translator so that a single instruction word controls both a masking and a shift operation.

2. Plant according to claim 1, characterized in that the converter (54) is the displacement variable from the position of the least significant or the most significant non-zero bit derives in the masking register (39).

For this purpose 2 sheets of drawings