DE1491923B2

DE1491923B2 - CIRCUIT ARRANGEMENT FOR COMPARING THE PHASE RELATIONSHIP OF TWO SIGNALS

Info

Publication number: DE1491923B2
Application number: DE19661491923
Authority: DE
Inventors: Robert Page Lloyd Harbor N Y Burr (V St A)
Original assignee: Circuit Research Co , Glen Cove, N Y (V St A )
Priority date: 1966-01-14
Filing date: 1966-01-14
Publication date: 1973-02-15
Also published as: DE1491923A1

Description

rung für in diesem Zusammenhang interessierende Vorgänge, ist durch vergleichbare bekannte Schaltungsanordnungen nicht gegeben. Die Schaltungsanordnung ersetzt eine verhältnismäßig aufwendige Elektronik durch einen sehr viel einfacheren Regelmechanismus, der sowohl eine fortlaufende Information über eine bestehende Frequenzdifferenz vorgibt als auch durch das Zusammenwirken eines Flip-Flops und zugehöriger Verzögerungsglieder in einfachster Weise bewirkt, daß nicht nur eine Aussage über die Phasenlage als Digitalinformation geliefert wird, sondern an deren Stelle beim Vorliegen einer Phasenverschiebung automatisch über die Frequenzabweichung eine digitale Aussage bezüglich dieser Abweichung geliefert wird. Die Frequenz- und die Phasenbeziehung zweier Signale wird in einfacher, zuverlässiger und exakter Weise zur Erzeugung eines digitalen Ausgangssignals verwendet.tion for processes of interest in this context is provided by comparable known circuit arrangements not given. The circuit arrangement replaces relatively complex electronics with a much simpler control mechanism, which both provides continuous information about an existing frequency difference as well as by the interaction of a flip-flop and associated delay elements in the simplest possible way Way causes that not only a statement about the phase position is supplied as digital information but instead automatically via the frequency deviation when there is a phase shift a digital statement regarding this deviation is provided. The frequency and the The phase relationship of two signals is used in a simple, reliable and exact manner to generate a digital output signal is used.

Die Zeichnung zeigt eine beispielsweise Ausführungsform der erfindungsgemäßen Schaltungsanordnung, und es bedeutetThe drawing shows an exemplary embodiment of the circuit arrangement according to the invention, and it means

F i g. 1 ein schematisches Blockdiagramm,F i g. 1 is a schematic block diagram,

F i g. 2 eine Flip-Flop-Schaltung und einen Zeitverzögerungskreis, wie sie im Blockdiagramm gemäß F i g. 1 Anwendung finden,F i g. 2 a flip-flop circuit and a time delay circuit, as shown in the block diagram according to FIG. 1 apply,

F i g. 3 eine schematische Darstellung des Leitungsdiagramms für ein Servosystem für die Anwendung der Schaltungsanordnung nach F i g. 1 undF i g. 3 is a schematic representation of the line diagram for a servo system for the application the circuit arrangement according to FIG. 1 and

F i g. 4 eine schematische Darstellung einer Oszillator-Regel-Einrichtung, die gleichfalls eine Schaltungsanordnung nach der Erfindung benutzt.F i g. 4 a schematic representation of an oscillator control device, which also uses a circuit arrangement according to the invention.

Die in F i g. 1 dargestellte Schaltungsanordnung besitzt den Eingang 10 für eine Bezugsfrequenz bzw. ein Bezugssignal und den Eingang 11 für Ist-Signale mit einer Frequenz, die in bezug auf die Bezugsignalfrequenz und Phasenlage überwacht und gesteuert werden soll. Hierbei kann die erforderliche Frequenzänderung beispielsweise vermittels eines Servosystems entsprechend F i g. 3 erfolgen.The in F i g. 1 has the input 10 for a reference frequency or a reference signal and the input 11 for actual signals with a frequency that is related to the reference signal frequency and phase position is to be monitored and controlled. The required Frequency change, for example by means of a servo system according to FIG. 3 take place.

Die dargestellte Schaltungsanordnung enthält als erstes Netzwerk eine Flip-Flop-Schaltung 12 mit den Schaltkreisteilen 12 a für den geschalteten und den Kreis 12 b für den schaltbereiten Zustand, die in der dargestellten Weise mit den Eingängen 10 und 11 verbunden sind. Um relative Amplitudenpegel kenntlich zu machen, soll der Ausgangspegel im offenen Zustand des Flip-Flops mit »0« und jener im gezündeten mit »1« bezeichnet werden. Das gleiche gilt für die Flip-Flop-Schaltungen 28 und 26.The circuit arrangement shown contains, as a first network, a flip-flop circuit 12 with circuit parts 12 a for the switched state and circuit 12 b for the ready-to-switch state, which are connected to inputs 10 and 11 in the manner shown. In order to identify the relative amplitude level, the output level in the open state of the flip-flop should be marked with "0" and that in the ignited state with "1". The same applies to the flip-flop circuits 28 and 26.

Die Schaltungsanordnung enthält des weiteren Verzögerungsglieder 29, 27, 30 und 15, wobei beispielsweise das Tiefpaßfilter-Verzögerungsglied 15 in F i g. 1 mit dem Ausgang 12 b des zugehörigen Flip-Flops verbunden und geeignet ist, dessen Ausgangssignal mit ausreichender zeitlicher Verzögerung zu übertragen.The circuit arrangement also contains delay elements 29, 27, 30 and 15, for example the low-pass filter delay element 15 in FIG. 1 is connected to the output 12 b of the associated flip-flop and is suitable for transmitting its output signal with a sufficient time delay.

Die Flip-Flop-Schaltung 12 und das Verzögerungsglied 15 sind im Detail in F i g. 2 dargestellt. Die Flip-Flop-Schaltung enthält die Transistoren 16 und 17 mit Emitter-Basis-Eingangs- und Emitter-Kollektor-Ausgangskreisen. Die Widerstände 18 und 19 sowie 20 zusammen mit dem Transistor 16 bilden ein sogenannten NAND-Glied. Der Widerstand 18 ist mit dem Kollektor des Transistors 17 verbunden und der Widerstand 19 mit dem Eingang 10 für das Bezugssignal. Der Widerstand 20 ist für die Flip-Flop-Schaltung 12 ohne Bedeutung.The flip-flop circuit 12 and the delay element 15 are shown in detail in FIG. 2 shown. The flip-flop circuit includes transistors 16 and 17 with emitter-base input and emitter-collector output circuits. The resistors 18 and 19 and 20 together with the transistor 16 form a so-called NAND element. The resistance 18 is connected to the collector of transistor 17 and resistor 19 to the input 10 for the reference signal. The resistor 20 is of no importance for the flip-flop circuit 12.

Die im Basiskreis des Transistors 17 angeordneten Widerstände 21, 22 und 23 bilden mit diesem zusammen gleichfalls ein NAND-Glied. Hierbei ist der Widerstand 21 mit dem Kollektor des Transistors 16 verbunden und der Widerstand 22 mit dem Eingang 11 für die zu überwachenden und zu steuernden Signale. The resistors 21, 22 and 23 arranged in the base circuit of the transistor 17 form together with the latter also a NAND gate. Here the resistor 21 is connected to the collector of the transistor 16 connected and the resistor 22 to the input 11 for the signals to be monitored and controlled.

Das Verzögerungsglied 15 besteht aus den Widerständen und Kondensatoren 24 und 25.The delay element 15 consists of the resistors and capacitors 24 and 25.

Für Impulsbetrieb am Eingang der Flip-Flop-Schaltung ist die Zeitverzögerung über das Verzögerungsglied 15 derart ausgelegt, daß sie zumindest etwas länger als das Bezugssignal ist, wobei sie vorzugsweise ein Mehrfaches dieser Zeitdauer beträgt. Die Verzögerungszeit ist andererseits beträchtlich geringer als eine Periode aufeinanderfolgender Bezugsimpulse. Wenn beispielsweise der Bezugsimpuls für eine Dauer von 0,1 Mikrosekunden entsteht und die Frequenz des Bezugssignals 100 kHz ist, beträgt die Verzögerungszeit mindestens 0,1 Mikrosekunden, kann beispielsweise aber auch bei 1,7 Mikrosekunden liegen.For pulse operation at the input of the flip-flop circuit, the time delay is via the delay element 15 designed such that it is at least slightly longer than the reference signal, preferably a multiple of this period. The delay time, on the other hand, is considerably less as a period of consecutive reference pulses. For example, if the reference pulse for a duration of 0.1 microseconds arises and the frequency of the reference signal is 100 kHz, is the Delay time at least 0.1 microseconds, but can also be 1.7 microseconds, for example lie.

Die zweite Flip-Flop-Schaltung 26 in F i g. 1 entspricht in ihrem Aufbau der Flip-Flop-Schaltung 12. Der Einstelleingang 26 a des Flip-Flops ist mit dem Eingang 10 für das Bezugssignal verbunden; eine weitere Klemme dieses Eingangs ist an dem Ausgang des Verzögerungsgliedes 15 angekoppelt. Dieser Eingang benutzt den in F i g. 2 dargestellten Widerstand 20 als Anschlußwiderstand. Der RückstelleingangThe second flip-flop circuit 26 in FIG. 1 corresponds in its structure to the flip-flop circuit 12. The setting input 26 a of the flip-flop is connected to the input 10 for the reference signal; Another terminal of this input is coupled to the output of the delay element 15. This input uses the one shown in FIG. 2 shown resistor 20 as a connection resistor. The reset input

26 b des Flip-Flops ist mit einem Verzögerungsglied26 b of the flip-flop has a delay element

27 verbunden, das in seinem Aufbau dem Verzögerungsglied 15 entspricht und dazu dient, das Ausgangssignal des Rückstelleingangs 26 b mit einer vorherbestimmten Verzögerung der weiteren Flip-Flop-Schaltung 28 zuzuführen. Das Ausgangssignal des Einstelleingangs 26 α wiederum ist über ein Verzögerungsglied 30, das in seinem Aufbau gleichfalls dem Verzögerungsglied 15 entspricht, mit dem zweiten Eingang des Rückstelleingangs 12 & verbunden, und zwar über den Widerstand 23 in F i g. 2.27, which corresponds in its structure to the delay element 15 and serves to feed the output signal of the reset input 26 b to the further flip-flop circuit 28 with a predetermined delay. The output signal of the setting input 26 α is in turn connected to the second input of the reset input 12 & via a delay element 30, which also corresponds in structure to the delay element 15, namely via the resistor 23 in FIG. 2.

Die zweite Flip-Flop-Schaltung 26 bewirkt, daß bei gleicher Frequenz des Bezugssignals und des zu steuernden Ist-Signals ein Ausgangssignal abgegeben wird, das zwei vorgegebene Pegel besitzt, und bei dem die relative Dauer der beiden digitalen Ausgangssignal-Teile von der relativen Phasenlage der Eingangs- bzw. Ist- und Bezugssignale zueinander bestimmt wird.The second flip-flop circuit 26 causes that at the same frequency of the reference signal and the to controlling actual signal an output signal is emitted which has two predetermined levels, and at which the relative duration of the two digital output signal parts from the relative phase position of the Input or actual and reference signals is determined to each other.

Schließlich enthält die in F i g. 1 dargestellte Schaltungsanordnung noch eine dritte Flip-Flop-Schaltung 28. Diese entspricht der Flip-Flop-Schaltung 12 nach F i g. 2, und ihre Eingänge für den SchaltkreisteilFinally, the in FIG. 1 shown circuit arrangement a third flip-flop circuit 28. This corresponds to the flip-flop circuit 12 according to FIG F i g. 2, and their inputs for the circuit part

28 α sind einerseits mit dem Eingang 10 für das Bezugssignal und zum anderen mit dem Ausgang des Verzögerungsgliedes 27 verbunden. Der Rückstelleingang 28 b ist seinerseits mit dem Eingang 11 für das Ist-Signal verbunden. Der Ausgang dieses Schaltkreisteiles bzw. des Rückstelleingangs 28 α ist über ein Verzögerungsglied 29 der beschriebenen Art mit dem Rückstelleingang 26 b verbunden. Die dritte Flip-Flop-Schaltung bewirkt die Abgabe eines Signals eines bestimmten, dem Bezugssignal zugeordneten Pegels und eines zweiten der zu steuernden und zu überwachenden Frequenz zugeordneten Pegels, sofern das letztere Signal eine höhere Frequenz besitzt.28 α are connected on the one hand to the input 10 for the reference signal and on the other hand to the output of the delay element 27. The reset input 28 b is in turn connected to the input 11 for the actual signal. The output of this circuit part or the reset input 28 α is connected to the reset input 26 b via a delay element 29 of the type described. The third flip-flop circuit causes the output of a signal of a specific level assigned to the reference signal and a second level assigned to the frequency to be controlled and monitored, provided that the latter signal has a higher frequency.

In der folgenden Beschreibung der Arbeitsweise der elektrischen Schaltungsanordnung werden denIn the following description of the operation of the electrical circuit arrangement are the

Signalpegel die Werte »0« bzw. »1« zugeordnet, und es soll davon ausgegangen werden, daß sich zunächst die drei Flip-Flop-Schaltungen 28, 26, 12 in den dargestellten Zuständen befinden. Da die Flip-Flop-Schaltung 28 sich im nicht durchgeschalteten Zustand befindet, bewirkt das Ausgangssignal des Einstelleinganges 28 a mit dem Pegelwert »1«, daß die Flip-Flop-Schaltung 26 über das Verzögerungsglied 29 gleichfalls im nicht durchgeschalteten Zustand verbleibt. In entsprechender Weise bewirkt das Ausgangssignal des Einstelleingangs 26 α mit seinem Pegelwert »1«; über das Verzögerungsglied 30, daß die Flip-Flop-Schaltung 12 im nicht durchgeschalteten Zustand verbleibt.Signal level is assigned the values "0" or "1", and it should be assumed that the three flip-flop circuits 28, 26, 12 are initially in the states shown. Since the flip-flop circuit 28 is in the non-switched state, the output signal of the setting input 28a with the level value "1" causes the flip-flop circuit 26 to remain in the non-switched state via the delay element 29. In a corresponding manner, the output signal of the setting input 26 causes α with its level value "1"; via the delay element 30 that the flip-flop circuit 12 remains in the non-switched state.

Es soll davon ausgegangen werden, daß das Bezugssignal eine wesentlich höhere Frequenz als das zu überwachende und zu steuernde Ist-Signal besitzt. In diesem Fall wird beim Eintreffen des ersten Bezugssignal-Impulses lediglich die Flip-Flop-Schaltung 28 gekippt, was bewirkt, daß das Ausgangssignal des Einstelleingangs 28 a den Pegel »0« annimmt. Die Flip-Flop-Schaltung 26 wird nicht durchgeschaltet, obwohl auch an ihr das Bezugssignal anliegt, und zwar, weil das über das Verzögerungsglied 29 eintreffende Signal mit dem Pegel »1«, das kurz nach dem Bezugssignal eintrifft, die Aufrechterhaltung des ungekippten Zustandes bewirkt. Ebenso verhält sich die Flip-Flop-Schaltung 12 beim Eintreffen des ersten Bezugssignal-Impulses.It should be assumed that the reference signal has a much higher frequency than the Has the actual signal to be monitored and controlled. In this case, when the first reference signal pulse arrives only the flip-flop circuit 28 toggled, which causes the output of the Setting input 28 a assumes the level »0«. The flip-flop circuit 26 is not switched through, although the reference signal is also applied to it, namely because that which arrives via the delay element 29 Signal with the level »1«, which arrives shortly after the reference signal, the maintenance of the causes untilted state. The flip-flop circuit 12 behaves in the same way when the first one arrives Reference signal pulse.

Beim Eintreffen des zweiten Bezugssignal-Impulses hat das Signal am Ausgang des Verzögerungsgliedes 29 den Pegel »0« angenommen. Beim Eintreffen dieses zweiten Bezugssignal-Impulses kippt die Flip-Flop-Schaltung 26 in ihren zweiten Zustand um, womit das Ausgangssignal des Einstelleingangs 26 α den Pegel wert »0« annimmt und das Signal am Rückstelleingang den Pegelwert »1«.When the second reference signal pulse arrives, the signal at the output of the delay element 29 has assumed the level "0". When this second reference signal pulse arrives, the flip-flop circuit 26 switches to its second state, whereby the output signal of the setting input 26 α assumes the level value "0" and the signal at the reset input the level value "1".

Auch beim Eintreffen des zweiten Bezugssignals wird die Flip-Flop-Schaltung 12 noch nicht durchgeschaltet bzw. in den zweiten Zustand gekippt, und zwar, weil das Ausgangssignal des Verzögerungsgliedes 30 zu diesem Zeitpunkt den Pegelwert »1« besitzt. Beim Eintreffen des dritten Bezugssignal-Impulses hingegen besitzt das Signal am Ausgang des Verzögerungsgliedes 30 den Pegelwert »0«, so daß die Flip-Flop-Schaltung 12 durchgeschaltet wird.Even when the second reference signal arrives, the flip-flop circuit 12 is not yet switched through or tilted into the second state, namely because the output signal of the delay element 30 has the level value »1« at this point in time. When the third reference signal pulse arrives on the other hand, the signal at the output of the delay element 30 has the level value "0", so that the flip-flop circuit 12 is turned on.

Wie sich aus dem Vorstehenden ergibt, bewirken drei aufeinanderfolgende Bezugssignal-Impulse ohne das Auftreten von Impulsen der zu überwachenden und zu steuernden Frequenz, daß alle drei Flip-Flop-Schaltungen, und zwar in der Reihenfolge 28, 26 und 12 durchgeschaltet werden. Dementsprechend bewirkt das Eintreffen von drei aufeinanderfolgenden Ist-Impulsen der zu steuernden Frequenz ohne Auftreten von Bezugssignalen die Rückstellung der Flip-Flop-Schaltungen in den nicht gekippten Zustand, und zwar in der umgedrehten Reihenfolge 12, 26 und 28.As can be seen from the foregoing, three successive reference signal pulses cause no the occurrence of pulses of the frequency to be monitored and controlled that all three flip-flop circuits, namely in the order 28, 26 and 12 are switched through. Correspondingly effected the arrival of three successive actual pulses of the frequency to be controlled without occurrence the resetting of the flip-flop circuits to the non-toggled state from reference signals, in the reverse order 12, 26 and 28.

An Stelle der beispielsweise dargestellten drei Flip-Flop-Schaltungen kann selbstverständlich jede beliebige Anzahl η gewählt werden.Instead of the three flip-flop circuits shown, for example, any number η can of course be selected.

Es soll nun angenommen werden, daß der Eingang 10 mit einem konstanten Strom von Bezugssignal-Impulsen, die einander mit einer vorbestimmten Frequenz folgen, gespeist wird, und daß dem Eingang 11 Ist-Signal-Impulse der zu regelnden Frequenz zugeführt werden. Hierbei soll zunächst davon ausgegangen werden, daß die Folgefrequenz der Bezugssignal-Impulse höher als die der zu steuernden Frequenz ist. Unter diesen Voraussetzungen nehmen die Flip-Flop-Schaltungen 28 und 26 den zweiten Kippzustand bzw. den durchgeschalteten Betriebszustand an, während die Flip-Flop-Schaltung 12 zwischen beiden Betriebszuständen hin und her kippt. Dieser Zustand liegt vor, weil die Bezugssignal-Impulse zwar die Flip-Flop-Schaltung 12 in den anderen Zustand kippen, dieser aber wieder, wenn ein ImpulsIt should now be assumed that the input 10 is supplied with a constant stream of reference signal pulses, which follow each other at a predetermined frequency is fed, and that the input 11 Actual signal pulses supplied to the frequency to be controlled will. It should first be assumed that the repetition frequency of the reference signal pulses is higher than that of the frequency to be controlled. Under these conditions take the flip-flop circuits 28 and 26 the second flip-flop state or the switched-through operating state, while the flip-flop circuit 12 between tilts back and forth in both operating states. This condition exists because the reference signal pulses Although the flip-flop circuit 12 flip to the other state, but this again when a pulse

ίο der zu steuernden Frequenz eintrifft, zurückgesetzt wird. Er wird jedoch nicht in diesem Zustand belassen, da der nächste Bezugssignal-Impuls vor dem nächsten Impuls der zu steuernden Frequenz eintrifft und für das erneute Umkippen sorgt.ίο the frequency to be controlled arrives, reset will. However, it is not left in this state because the next reference signal pulse is before the The next impulse of the frequency to be controlled arrives and causes it to tip over again.

Unter der Voraussetzung, daß der Frequenzunterschied zwischen beiden Impulsfolgen nur gering ist, und die Impulsfolgefrequenz des Bezugssignals nur wenig höher ist als die Ist-Impulsfolgefrequenz ist, ergibt sich , daß die Kippfrequenz der Zustandsänderung der Flip-Flop-Schaltung vom Verhältnis der Impulsfolgefrequenzen zueinander bestimmt wird. Unter der weiteren Annahme, daß sich die Impulsfolgefrequenz graduell der des Bezugssignals annähert und schließlich beide Impulsfolgefrequenzen gleich werden, ergibt sich ein Betriebszustand der Schaltungsanordnung, bei dem die beiden Flip-Flop-Schaltungen 28 und 26 stets im durchgeschalteten Zustand verharren und die Flip-Flop-Schaltung 12 abwechselnd vom Bezugssignal-Impuls in den zweiten Zustand gekippt und vom Impuls des Ist-Signals in den ersten Zustand zurückgeführt wird. Daraus ergibt sich für den Betriebszustand und Pegelwert der einzelnen Flip-Flop-Schaltungen für alle bisher beschriebenen Betriebsverhältnisse, daß sich die Flip-Flop-Schaltung 26 im zweiten gekippten Zustand befindet. Dem entspricht für den Einstelleingang 26 a ein Ausgangssignal des Pegelwertes »1«. Dieses Signal kann in einem Digital-Servosystem dazu benutzt werden, daß ein Regelvorgang erfolgt, der die Impulsfolge des Ist-Signals ansteigen, läßt. Bei der in F i g. 3 schematisch dargestellten Schaltung steigt hierbei die Impulsfrequenz so lange an, bis der Ausgangspegel »1« des Rückstelleingangs 26 b vorliegt. Wird die Impulsfolgefrequenz fortwährend angehoben, so wird irgendwann ein Zustand erreicht, bei dem zwei aufeinanderfolgende Impulse des Ist-Signals eintreffen, ohne daß dazwischen ein Bezugssignal-Impuls eintrifft; liegt diese Bedingung vor, dann verbleibt die Flip-Flop-Schaltung 12 nach dem Eintreffen des zweiten Impulses im nicht gekippten Zustand. Da somit der Pegelwert am Ausgang des Verzögerungsgliedes 15 den Zustand »0« einnimmt, kann das Impulssignal des zu überwachenden und zu steuernden Ist-Signals an der Flip-Flop-Schaltung 26 wirksam werden und damit diesen in den nicht durchgeschalteten Zustand zurückkippen.Assuming that the frequency difference between the two pulse trains is only small and the pulse train frequency of the reference signal is only slightly higher than the actual pulse train frequency, it follows that the toggle frequency of the change in state of the flip-flop circuit is determined by the ratio of the pulse train frequencies to each other will. Under the further assumption that the pulse repetition frequency gradually approaches that of the reference signal and finally both pulse repetition frequencies become the same, the result is an operating state of the circuit arrangement in which the two flip-flop circuits 28 and 26 always remain in the connected state and the flip-flop Circuit 12 is alternately toggled by the reference signal pulse into the second state and returned to the first state by the pulse of the actual signal. From this it follows for the operating state and level value of the individual flip-flop circuits for all operating conditions described so far that the flip-flop circuit 26 is in the second flipped state. This corresponds to an output signal of the level value "1" for the setting input 26a. This signal can be used in a digital servo system to carry out a control process that increases the pulse sequence of the actual signal. In the case of the FIG. The circuit shown schematically in FIG. 3 increases in this case the pulse frequency until the output level "1" of the reset input 26b is present. If the pulse repetition frequency is continuously increased, a state is reached at some point in which two consecutive pulses of the actual signal arrive without a reference signal pulse arriving in between; if this condition exists, then the flip-flop circuit 12 remains in the non-flipped state after the arrival of the second pulse. Since the level value at the output of the delay element 15 thus assumes the state "0", the pulse signal of the actual signal to be monitored and controlled can become effective at the flip-flop circuit 26 and thus tilt it back into the non-switched state.

Befindet sich die Flip-Flop-Schaltung 26 in ihrem Ausgangszustand, so liegt an dem Rückstelleingang ein Pegelwert »0« an, wobei dieses Signal dazu benutzt werden kann, über ein Servosystem die Impulsfrequenz des Ist-Signals abnehmen zu lassen. Trifft der nächste Bezugssignal-Impuls ein, so wird die Flip-Flop-Schaltung wieder in den zweiten Zustand gekippt, wodurch das Ausgangssignal des Rückstelleingangs 26 b wieder den Pegelwert »1« annimmt. Wie bereits beschrieben, bewirkt dieser Zustand aber über das Servosystem, daß die Impulsfolgefrequenz des zu steuernden Ist-Signals erneut ansteigt. SolangeIf the flip-flop circuit 26 is in its initial state, a level value "0" is applied to the reset input, and this signal can be used to decrease the pulse frequency of the actual signal via a servo system. When the next reference signal pulse arrives, the flip-flop circuit is again toggled into the second state, as a result of which the output signal of the reset input 26 b assumes the level value "1" again. As already described, this condition has the effect, via the servo system, that the pulse repetition frequency of the actual signal to be controlled increases again. So long

die beiden Impulsfrequenzen gleich sind schaltet die Flip-Flop-Schaltung 26 abwechselnd zwischen beiden Betriebszuständen hin und her, wobei das Ausgangssignal des Einstelleinganges 26 a dafür sorgt, daß die Flip-Flop-Schaltung 12 im ungekippten Zustand verbleibt.the two pulse frequencies are the same, the flip-flop circuit 26 switches between the two alternately Operating states back and forth, whereby the output signal of the setting input 26 a ensures that the flip-flop circuit 12 remains in the untilted state.

Solange die Impulsfolgefrequenzen gleich sind, bewirkt jede Änderung der Phasenlage der Impulsfolgen eine Änderung der Phase der Schaltzeitpunkte der Flip-Flop-Schaltung 26. Hieraus ergibt sich, daß ίο die relative Zeitdauer des Signals mit einem bzw. dem anderen Pegel von der Phasenlage der beiden Impulsfolgen zueinander bestimmt wird.As long as the pulse train frequencies are the same, any change in the phase position of the pulse trains will result a change in the phase of the switching times of the flip-flop circuit 26. This shows that ίο the relative duration of the signal with one or the other level depending on the phase position of the two Pulse sequences is determined to each other.

Zur weiteren Verdeutlichung der Funktionsweise der Schaltungsanordnung soll nun davon ausgegangen werden, daß die Impulsfolge der Ist-Signale wieder ansteigt und damit erneut zwei aufeinanderfolgede Impulse des zu steuernden Ist-Signals eintreffen, ohne daß zwischenzeitlich ein Impuls des Bezugssignals eintrifft. Beim Eintreffen des zweiten Impulses wird dann die Flip-Flop-Schaltung 28 zurückgesetzt und das über das Verzögerungsglied 29 übertragene Ausgangssignal am Einstelleingang 28 a bewirkt, daß die Flip-Flop-Schaltung 26 im ungekippten Zustand verbleibt, solange die Folgefrequenz des kontrollierten Signals höher ist als jene des Bezugssignals ist. Die Flip-Flop-Schaltung 28 schaltet um in den gekippten oder durchgeschalteten Zustand, sobald ein Vergleichsimpuls eintrifft. Dieser Zustand wird jedoch von den zahlreichen eintreffenden Impulsen des Ist-Signals immer wieder zurückgekippt.To further clarify the mode of operation of the circuit arrangement, this should now be assumed be that the pulse sequence of the actual signals rises again and thus again two successive ones Pulses of the actual signal to be controlled arrive without a pulse of the reference signal in the meantime arrives. When the second pulse arrives, the flip-flop circuit 28 is then reset and the output signal transmitted via the delay element 29 at the setting input 28 a causes that the flip-flop circuit 26 remains in the untilted state as long as the repetition frequency of the controlled signal is higher than that of the reference signal. The flip-flop circuit 28 switches to the tripped or switched state as soon as a comparison pulse arrives. This condition However, the numerous incoming pulses of the actual signal tilt back again and again.

F i g. 3 stellt ein Servosystem dar, wie es zur Motorsteuerung geeignet ist. Hierbei werden der beschriebenen Schaltungsanordnung einerseits Bezugssignalimpulse einer bestimmten Folgefrequenz zügeführt und andererseits Ist-Signale, die repräsentativ für den jeweiligen Betriebszustand des Motors sind. Diese Signale können nach F i g. 3 von einem Impulsgenerator 34 abgegeben werden, der über die Achse 33 mit dem Motor, beispielsweise einem solchen mit geringer Trägheit, verbunden ist. Die Impulse des Generators 34 werden über einen Verstärker 36 dem Eingang für das zu überwachende und zu steuernde Signal der Schaltungsanordnung gemäß F i g. 1 zugeführt. Das Ausgangssignal dieser Schaltungsanordnung wird dem Motor über ein entsprechendes Phasenkompensationsnetzwerk 37, 38 und einem Kraftverstärker 39 zugeführt, was bewirkt, daß die Drehzahl des Motors 32 sich bei dem Pegelwert »1« vergrößert. F i g. 3 shows a servo system as it is suitable for motor control. The described Circuit arrangement on the one hand supplied reference signal pulses of a certain repetition frequency and on the other hand actual signals which are representative of the respective operating state of the engine. These signals can be shown in FIG. 3 are emitted by a pulse generator 34, which via the Axis 33 is connected to the motor, for example one with low inertia. The impulses of the generator 34 are via an amplifier 36 the input for the to be monitored and to controlling signal of the circuit arrangement according to FIG. 1 supplied. The output signal of this circuit arrangement is fed to the motor via a corresponding phase compensation network 37, 38 and a power amplifier 39, which has the effect of that the speed of the motor 32 increases at the level value "1".

Erreicht schließlich der Motor 32 eine Geschwindigkeit, die genügt, um über den Generator 34 Regelimpulse zu liefern, deren Folgefrequenz der des Bezugssignals entspricht, so liefert die Schaltungsanordnung von F i g. 1 ein digitales Ausgangssignal, das abwechselnd zwischen den Pegelwerten »0« und »1« hin und her kippt, so daß dem Motor über die Netzwerke 37, 38 und 39 nur intermittierend Energie zugeführt wird. Dies bewirkt, daß der Motor auf einer Drehzahl verharrt, die einer Impulsfolgefrequenz entspricht, die vom Bezugssignal vorgegeben ist. Geringe Laständerungen am Motor bedingen Veränderungen der Phasenlage der Impulsfolgen beider Signale. Diese wiederum bewirken eine entsprechende Änderung in der Schaltzeit und damit der Zeitdauer des Ausgangssignals mit dem Pegelwert »0« und mit dem Pegelwert »1«. Damit ändert sich entsprechend die Zeit, während der der Motor mit Energie versorgt wird, so daß auch Lastschwankungen wirkungsvoll kompensiert werden können.Finally, the motor 32 reaches a speed which is sufficient to generate control pulses via the generator 34 to deliver whose repetition frequency corresponds to that of the reference signal, the circuit arrangement delivers from F i g. 1 a digital output signal that alternates between the level values »0« and »1« tilts back and forth, so that the motor via the networks 37, 38 and 39 is supplied with energy only intermittently will. This causes the motor to remain at a speed that corresponds to a pulse repetition frequency which is specified by the reference signal. Small changes in the load on the motor cause changes the phase position of the pulse trains of both signals. These in turn have a corresponding effect Change in the switching time and thus the duration of the output signal with the level value »0« and with the level value »1«. This changes the time during which the motor is supplied with energy so that load fluctuations can also be effectively compensated for.

Wird aus irgendeinem Grunde die Motordrehzahl zu hoch, dann ist die Impulsfolgefrequenz des vom Impulsgenerator 34 gelieferten Signals höher als jene des Bezugssignals. Damit wird der Pegelwert des Ausgangssignals »0«, so daß die Drehzahl des Motors verlangsamt wird, bis sie wieder genau der vorbestimmten Drehzahl entspricht. Die beschriebene Einrichtung stellt daher eine genaue und wirkungsvolle Geschwindigkeitsregelung für Motorantriebe dar, bei der Phasengleichheit mit einem Bezugssignal erreicht wird, sobald der Motor die Nenndrehzahl erreicht hat.If for any reason the engine speed becomes too high, then the pulse repetition rate is the vom Pulse generator 34 supplied signal higher than that of the reference signal. The level value of the Output signal "0", so that the speed of the motor is slowed down until it is exactly the predetermined one again Speed corresponds to. The device described is therefore an accurate and effective one Speed control for motor drives, in the case of phase equality with a reference signal is reached as soon as the motor has reached the nominal speed.

F i g. 4 stellt schließlich in beispielhafter Weise die Anwendung der Schaltungsanordnung 41, die in ihrem Aufbau grundsätzlich jener von F i g. 1 entspricht, zur Regelung eines Oszillators 42 dar. Hierbei wird die Ausgangsfrequenz des Oszillators 42 über einen geeigneten Frequenzteiler 43 der Schaltungsanordnung zugeführt, der darüber hinaus ein Bezugssignal eingegeben wird. Der Ausgang wird sodann in der genannten Weise zur Steuerung des Oszillators verwendet.F i g. 4 finally shows, by way of example, the application of the circuit arrangement 41 which is included in its Structure basically that of FIG. 1 corresponds to, for controlling an oscillator 42. Here becomes the output frequency of the oscillator 42 via a suitable frequency divider 43 of the circuit arrangement to which a reference signal is also input. The exit will then used in the manner mentioned to control the oscillator.

Hierzu 1 Blatt Zeichnungen 309 507/3611 sheet of drawings 309 507/361

Claims

1 2 sequences can be used in a functional manner, whereby for claims: the fan; that they are to be operated with different reference frequencies, a re-tuning is necessary.

1. Electrical circuitry for hire. Such circuits are also included the phase relationship of two signals 5, for example, for use in motorized devices Generation of an output error signal, the speed control devices in which the the deviations in the frequency and the speed of a motor over a wide range Phase relationships between the signals of an exactly and depending on the frequency of a Reference signal source and an actual signal source ent- variable control signal is to be controlled, we talk, consisting of suitable in the manner of a sliding bar.

gisters in series-connected binary networks, a known circuit arrangement of the type mentioned on the leading edges of the reference and actual Si, which respond to signals for the control or regulation, characterized by motor speeds can be used (USA.-n et that the binary networks are each from a patent specification 3 176 208), consists of a sliding flip-flop circuit (28, 26, 12) each with a 15 register, which standardized signals from an Im setting input (28 a, 26 a, 12 a) and a pulse source and output signals of a corresponding reset input (28 b, 26 ö, 12 b) , which are fed to the controlled device, with one NAND element each containing the output value of the processes to be controlled , and that show the direction of the first entrance. Because here two signals of the NAND-20 assigned to the setting input are comparable with regard to their phase relationship, the element is the reference signal and the second of which is the one representative of the actual value and the input the "O" signal of the flip-flop circuit the other for is the setpoint, it is already possible in principle with this circuit arrangement of the subsequent binary network to regulate the speed of a motor at the first input of the reset. The known gear associated NAND element, the actual signal 25 control mechanism with the associated circuit and its second input, the "1" signal of the arrangement, is electronic in particular through the use of the flip-flop circuit (28, 26, 12) of the preceding one complex shift registers reload binary network in each case via associated tiv complicated and thus expensive.
Delay members (29, 27, 30, 15) is supplied. The invention is based on the object of a

2. Circuit arrangement according to claim 1, there- 30 such a circuit arrangement for comparing the characterized in that the flip-flop-switching phase relationship of two signals in their structure lines (28, 26, 12) consisting of transistorized, bistable and with respect to the control mechanism further to be forgotten Multivibrators exist and that the simple ones, with both a continuous information course (10, 11) to the base-emitter path of the facility via an existing frequency difference transistors are connected, with the one 35 renz as well as less due to the interaction Input (10) each on the base-emitter and elementary electronic switching elements next to Route of the first transistor of each multivibrator. Statement about the phase position in digital form tors and the other input (11) on the base and one on the frequency deviation of the counter-emitter path of the second transistor each should be ben.

Multivibrators lies. 40 This task is performed in a circuit arrangement

3. Circuit arrangement according to Claims 1 and 2, voltage of the type specified above achieved in that characterized in that the two transi- the binary networks each consist of a flip-flop switching gate (17, 17) of the flip-flop circuit from npn- tion, each with a setting input and a return transistor exist. There are control inputs, each with a NAND element

4. Circuit arrangement according to claim 1 45 with in turn two inputs included, and that to 3, characterized in that the delay is connected to the first input of the setting input (29, 30, 15, 27) are RC elements. ordered NAND gate the reference signal and

whose second input is the "0" signal of the flip-flop circuit of the subsequent binary network

50 works the actual signal during the first input of the NAND element assigned to the reset input and its second input is the signal of the

The present invention relates to a flip-flop circuit of the preceding binary

electrical circuit arrangement for comparing the network in each case via associated delay

Phase relationship of two signals for generating 55 members is fed.

an output error signal which corresponds to the deviations contained in the circuit arrangement the frequency and the phase relationships between the circuits are on the input side with the the signals of a reference signal source and output signals are applied to them and the corresponds to an actual signal source, consisting of after time-delayed output signals of the first switching type of a shift register connected in series to 60 circuits, which in turn have output signals nary networks that deliver on the leading edges of the with two specified values, namely each Address reference and actual signals. after whether the input signals have the same Fre-So far have known circuit arrangements for verquenz or not and where if the Like the phase relationships, both input signals usually use the same frequency as discriminators or matched circles and bezene, the relative length of the output signals of these rest on the use of selective resonance second circuit of the phase position of the single frequency circuits. This has the disadvantage that output signals are determined relative to one another. One of those such arrangements only for certain reference fre- unambiguous and advantageous monitoring and control