DE1474443C

DE1474443C - Word organized memory

Info

Publication number: DE1474443C
Application number: DE19651474443
Authority: DE
Inventors: Melvin Murray Wilhngboro NJ Kaufman (VStA)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1964-03-05
Filing date: 1965-03-04
Publication date: 1973-02-22

Description

2. Speicher nach Anspruch 1, dadurch ge- . eher der eingangs angegebenen Art mit den beiden kennzeichnet, daß die Emitter- und Basis-Elek- Eingangselektroden der jeweils am Ende einer Worttroden der Transistoren (T₁₁ ... T₂₂) jeweils an 25 leitung angeordneten Transistoren eine Lesesteuerentsprechende Zeilen- und Spaltenwahlleiter (x_v anordnung verbunden ist, welche jeweils nur den X₂ bzw. V₁, y_a) der Wortleitungen (L₁₁... L₂₂) Transistor einer adressierten Wortleitung auftastet angeschlossen sind. und in deren Ladungsspeicherdiode eine Ladung2. Memory according to claim 1, characterized in that. rather of the type indicated at the beginning with the two indicates that the emitter and base-elec- input electrodes of the transistors, _{each arranged on 25 lines at the end of a word electrode of the transistors (T 11} ... T ₂₂ ), have a read control corresponding row and column selection conductor ( x _v arrangement is connected, which in each case only the X ₂ or V ₁ , y _a ) of the word lines (L ₁₁ ... L ₂₂ ) transistor of an addressed word line are connected. and a charge in its charge storage diode

3. Speicher nach Anspruch 2, dadurch gekenn- speichert und daß alle Ladungsspeicherdioden, die zeichnet, daß die. Transistoren (T₁₁... T₂₂) mit 30 jeweils am anderen Ende der Wortleitungen angeihrer Emitterelektrode jeweils an einen entspre- ordnet sind, an eine gemeinsame Sammelleitung anchenden Zeilenwahlleiter (x_v X₂) und mit ihrer geschlossen sind, die mit einer Schreibtreiberstufe Basiselektrode jeweils an einen entsprechenden gekoppelt ist.3. Memory according to claim 2, characterized in that stores and that all charge storage diodes that are characterized. Transistors (T ₁₁ ... T ₂₂ ) with 30 each at the other end of the word lines are connected to an appropriate emitter electrode, connected to a common bus line selection line (x _v X ₂ ) and closed with their, which are connected to a write driver stage Base electrode is each coupled to a corresponding one.

Spaltenwahlleiter (y_v y₂) angeschlossen sind. Durch die Anordnung der LadungsspeicherdiodenColumn selection conductor (y _v y ₂ ) are connected. Due to the arrangement of the charge storage diodes

35 zwischen dem einen Ende der Wortleitungen und35 between one end of the word lines and

der allen Dioden und Wortleitungen gemeinsamenwhich is common to all diodes and word lines

Sammelleitung wird gewährleistet, daß ein während der Schreibhälfte eines. Speicherzyklus erzeugterManifold ensures that one during the writing half of one. Storage cycle generated

Die Erfindung betrifft einen wortorganisierten Strom nur durch eine Diode, nämlich diejenige der Speicher mit in einer Auswahlmatrix angeordneten 40 gewählten Wortleitung fließen kann, nicht aber in die Wortleitungen, in welche jeweils eine Ladungsspei- verteilten Kapazitäten der anderen, nicht gewählten cherdiode eingeschaltet ist, und welche mit ihrem Wortleitungen, so daß keine Störimpulse auftreten einen Ende mit der Ausgangselektröde eines als können. Die individuell zugeordneten Transistoren Auswahlschalter dienenden Transistors gekoppelt gewährleisten eine Isolierung am anderen Ende der sind. . .,. . . . . 45 Wortleitungen, so daß auch insbesondere währendThe invention relates to a word-organized current only through a diode, namely that of the Memory with 40 selected word line arranged in a selection matrix can flow, but not into the Word lines, in each of which one charge storage distributed capacitances of the other, not selected cherdiode is switched on, and which with their word lines, so that no glitches occur one end with the output electrode as can. The individually assigned transistors Selector switches serving when coupled ensure isolation at the other end of the transistor are. . .,. . . . . 45 word lines, so that also particularly during

In wortorganisierten Random-Speichern wird ' der Lesehälfte kein Ladestrom in den nicht gewählhäufig für den Zugriff zu einem beliebigen im Spei- ten Wortleitungen fließen kann,
eher gespeicherten Wort eine Diodenmatrix verwen- Gegenüber der aus der erwähnten Zeitschrift be-In word-organized random memories, there is no charging current in the reading half, which cannot be used frequently for access to any word lines in the page,
rather stored word use a diode matrix.

det. Wenn man die konventionellen Diodenmatrix- kannten Speicheranordnung hat die Erfindung noch wahlschemata auf Speicher großer Abmessungen und 50 den weiteren Vorteil eines wesentlich geringeren Aufhoher Arbeitsgeschwindigkeit anwendet, nimmt die wandes. Während nämlich im bekannten Fall die Kapazität der mit einem Zeilenwahlleiter gekoppel- verschiedenen Zeilen- und Spaltenleiter jeweils mit ten Wortleitungen und die der mit einem Spalten- getrennten Lese- und Schreibtreiber-Schalttransistowahlleiter gekoppelten Wortleitungen beträchtliche ren verbunden sind, ist erfindungsgemäß nur ein Werte an. Beim Erregen eines Wahlleiters fließen 5s einziger Schalttransistor pro Wortleitung erforderdementsprechend hohe und störende Ladeströme.,. .Hch, der an zwei Eingangselektroden die erf order-Die Wahltreiberstufen müssen fähig sein,' entspre-^ liehen Zeilen- und Spaltenwählsignale erhält, und die chend hohe Ströme zu liefern. Durch die Spannufigs- einen Enden aller Wortleitungen sind nur an eine änderungen auf den vielen nicht ausgewählten Wort- einzige Sammelleitung angeschlossen,
leitungen werden außerdem durch die kapazitive 60 Die Zeichnung zeigt zur Erläuterung der Erfinr Kopplung große Störsignale in den Leseleitungen dung eine Speicheranordnung mit nur vier Wortinduziert. Bei hohen Arbeitsgeschwindigkeiten kön- leitungen, die in zwei Zeilen und zwei Spalten annen die Amplituden der auf die Ziffernleitungen geordnet und mit einer Anordnung verbunden sind, gekoppelten Störsignale unter Umständen größer die selektiv einer gewünschten Wortleitung Lese- und werden als die der Nutzsignale. 65 Schreibimpulse zuzuführen gestattet.det. If one uses the memory arrangement known from the conventional diode matrix, the invention still has selection schemes for memory of large dimensions and the further advantage of a significantly lower operating speed is applied, the wall takes. While in the known case the capacitance of the various row and column conductors coupled with a row selection conductor are connected to th word lines and that of the word lines coupled to a column-separated read and write driver switching transistor selection conductor, according to the invention only one value is on. When a selection conductor is energized, a single switching transistor per word line flows for 5 seconds, correspondingly high and disruptive charging currents.,. .He, who needs the order at two input electrodes, the selection driver stages must be able to 'receive corresponding row and column selection signals, and the correspondingly high currents to deliver. Due to the tension, one ends of all word lines are only connected to one change on the many unselected word lines - single bus line,
Lines are also induced by the capacitive 60 The drawing shows, to explain the invention, coupling large interference signals in the read lines, a memory arrangement with only four words. At high operating speeds, lines that are arranged in two rows and two columns with the amplitudes of the number lines and are connected to an arrangement, coupled interference signals may be greater than those of the useful signals that selectively read a desired word line. Allow 65 write pulses to be supplied.

Diese Nachteile treten auch bei einem aus der . Die in der Zeichnung dargestellte Anordnung entZeitschrift »IRE Transactions on Electronic Com- hält vier Wortleitungen L₁₁, L₁.,, L₂₁ und L.,.„ die in puters«, Dezember 1959, Seiten 474 bis 478, be- einer Anordnung von zwei Zeilen und zweiSpaltenThese disadvantages also occur with one out of the. The arrangement shown in the drawing entZeitschrift "IRE Transactions on Electronic Com- holds four word lines L ₁₁ , L _1. ,, L ₂₁ and L.,." Die in puters ", December 1959, pages 474 to 478, be an arrangement of two rows and two columns

3 43 4

angeordnet sind, um die Beschreibung zu verein- längs einer bestimmten Wortleitung gespeicherteare arranged to unite the description stored along a particular word line

fachen. Die dargestellte Anordnung dient zur Erläu- Wort löschend abgefragt, bevor dieselbe oder einefold. The arrangement shown is used to explain the word deleted before the same or a

terung der Organisation eines Speichers, der in der andere Information in den Wortspeicherplatz längschange the organization of a memory, which in the other information in the word memory space lengthways

Praxis eine viel größere Anzahl von Wortleitungen der betreffenden Wortleitung gespeichert wird. UmIn practice, a much larger number of word lines of the word line in question is stored. Around

hat. Jede Wortleitung dient zur Speicherung einer 5 eine bestimmte Wortleitung für einen Lesevorganghas. Each word line is used to store a specific word line for a read operation

Anzahl von Informationsbits als magnetische Zu- auszuwählen, werden die betreffende Zeilenwahllese-Number of information bits to be selected as magnetic addition, the relevant line selection reading

stände einer entsprechenden Anzahl von Speicher- treiberstufe RX₁ oder RX₂ und gleichzeitig die ent-a corresponding number of memory driver stages RX ₁ or RX ₂ and at the same time the relevant

elementen, z. B. von Magnetkernen 5, die in der sprechende Spaltenwahllesetreiberstufe RY₁ oderelements, e.g. B. of magnetic cores 5 in the speaking column selection read driver stage RY ₁ or

Zeichnung nur schematisch dargestellt sind. RY₂ erregt. Vor der Erregung der LesetreiberstufenDrawing are only shown schematically. RY ₂ energized. Before energizing the read driver stages

Ein Ende jeder Wortleitung ist über eine entspre- io werden die Transistoren T₁₁, T₁₂, T₂₁ und T₂₂ durchOne end of each word line is connected via a corresponding transistors T ₁₁ , T ₁₂ , T ₂₁ and T ₂₂ through

chende Ladungsspeicherdiode d_lv d₁₂, d._n und d₂₂ mit eine entsprechende Vorspannung gesperrt. Wenncorresponding charge storage diode d _lv d ₁₂ , d. _n and d ₂₂ locked with a corresponding bias. When

einer Sammelleitung ζ verbunden. Die Sammel- beispielsweise die Zeilenwahllesetreiberstufe RX₁ er-a collecting line ζ connected. The collective, for example, the line selection read driver stage RX ₁

leitung ζ ist über eine Impedanz mit einer Klemme 8 regt wird, läßt sie das Potential auf dem zugehörigenline ζ is excited via an impedance with a terminal 8, it leaves the potential on the associated

einer Spannungsquelle verbunden; die Spannung an Zeilenwahlleiter X₁ absinken und erhöht damit dieconnected to a voltage source; the voltage on line selection conductor X ₁ decrease and thus increase the

der Klemme 8 kann beispielsweise + 20 Volt betra- 15 Flußvorspannung an den Emittern der Transistorenterminal 8 can be, for example, + 20 volts at the emitters of the transistors

gen. Die Sammelleitung ζ ist außerdem mit einer ge- T₁₁ und T₁₂. Die Spannungsänderung an den Emit-The collecting line ζ is also equipped with a T ₁₁ and T ₁₂ . The change in voltage at the emitter

meinsamen Schreibtreiberstufe W verbunden. Die an- tern reicht jedoch nicht aus, um diese Transistorencommon write driver stage W connected. However, the anterior is not sufficient for these transistors

deren Enden der Wortleiter sind jeweils an den KoI- aufzutasten. Wenn gleichzeitig die Spaltenwahllese-the ends of the word lines are to be keyed at the KoI-. If at the same time the column selection reading

lektor eines zugeordneten Transistors T₁₁, T₁₂₁T₂₁ treiberstufe RY₁ erregt wird, läßt sie über den Spal-lector of an assigned transistor T ₁₁ , T ₁₂₁ T ₂₁ driver stage RY _{1 is} excited, it leaves the gap

bzw. T₂, angeschlosse'n. Die Emitterelektroden der 20 tenwahlleiter V₁ die Flußspannung an der Basis deror T ₂ , connected. The emitter electrodes of the 20 th selection conductor V ₁ the forward voltage at the base of the

einer Wortleitungszeile zugeordneten Transistoren Transistoren T₁₁ und T₂₁ ansteigen. Durch diese _{Transistors T 11} and T ₂₁ assigned to a word line row increase. Through this

sind an entsprechende Zeilenwahlleiter X₁ bzw. X₂ an- Spannungsänderung wird die an den Transistorenare connected to the corresponding line selection conductor X ₁ or X ₂

geschlossen. Die Zeilenwahlleiter X₁ und X₂ sind T₁₁, T₂₁ liegende Sperrspannung herabgesetzt, aberclosed. The line selection conductors X ₁ and X ₂ are T ₁₁ , T ₂₁ lying reverse voltage reduced, but

jeweils über eine Impedanz mit einer Klemme 9 ver- nur der Transistor T₁₁ kann tatsächlich leiten, da nureach via an impedance with a terminal 9 only the transistor T ₁₁ can actually conduct, since only

bunden, an der eine Vorspannung, z. B. +3 Volt, 25 der Emitter dieses Transistors gleichzeitig durch diebind to which a bias, z. B. +3 volts, 25 the emitter of this transistor through the same time

liegt, außerdem sind die Zeilenwahlleiter an eine erregte Zeilenwahllesetreiberstufe in Flußrichtungis, in addition, the line selection conductors are to an energized line selection read driver stage in the flow direction

zugehörige Zeilenwahllesetreiberstufe RX₁ bzw. RX₂ vorgespannt ist. Wenn der Transistor T₁₁ leitet, fließtassociated line selection read driver stage RX ₁ or RX _{2 is} biased. When the transistor T ₁₁ conducts, it flows

angeschlossen. ein Lesestromimpuls durch die Ladungsspeicher-connected. a reading current pulse through the charge storage

Die Basiselektroden der einer Spalte von Wort- diode d_n, die Wortleitung L₁₁ und den Transistor T₁₁ leitern zugeordneten Transistoren sind mit einem 30 in der durch den Pfeil 30 bezeichneten Richtung,
entsprechenden Spaltenwahlleiter V₁ bzw. y₂ verbun- Die Lesetreiberimpulse, die dem Zeilenwahlleiter X₁ den. Die Spaltenwahlleiter V₁ undy₂ sind jeweils über und dem Spaltenwahlleiter V₁ zugeführt werden, laseine Impedanz an einer Klemme einer Spannungs- : sen nur in der Wortleitung L₁₁ einen Strom fließen, quelle angeschlossen, die auf Massepotential liegt, Für die Kapazitäten der Wortleitungen L₁, oder L₂₁ außerdem sind sie mit einer entsprechenden Spalten- 35 steht dagegen kein Ladestrom zur Verfügung, da die Wahllesetreiberstufei?!^ bzw. R Y₂ gekoppelt. Transistoren T₁₂ und T₂₁ völlig gesperrt bleiben. DaThe base electrodes of the transistors assigned to a column of word diode d _n , the word line L ₁₁ and the transistor T ₁₁ conductors are marked with a 30 in the direction indicated by the arrow 30,
corresponding column _{selection conductor V 1} or y ₂ connected. The read driver pulses that the row selection conductor X ₁ den. The column _{selection conductor V 1} undy ₂ are each fed via and the column _{selection conductor V 1,} so that an impedance at a terminal of a voltage: sen only _{flows a current in the word line L 11} , source connected that is at ground potential, for the capacitances of the word lines L ₁ , or L _{21, in} addition, they are with a corresponding column 35, on the other hand, no charging current is available, since the selector reading driver stage?! ^ Or RY _{2 is} coupled. Transistors T ₁₂ and T ₂₁ remain completely blocked. There

Die oben erwähnten Bauteile erlauben den Zugriff sich das Potential der Wortleitungen L₁, und L₂₁ als zu einer beliebigen Wortleitung zum Abfragen und Ergebnis der an den Transistoren T₁₂ und T₂₁ liegen-Speichern von Information. Der Speicher enthält den halben Auswahlimpulse nicht ändert, kann von außerdem so viele Zifferntreiber- und Leseleitungen 4° diesen Wortleitungen auch kein Störsignal auf die wie Speicherelemente 5 mit einer Wortleitung ge- Ziffemleitung 10 und die anderen nicht dargestellten koppelt sind. In der Zeichnung ist nur ein Ziffern- Ziffernleitungen gekoppelt werden. Bei dem erfinleiter schematisch durch eine gestrichelte Linie 10 dungsgemäßen Speicher wird also während der Leseangedeutet, um zu zeigen, wie so ein Ziffernleiter mit zeit die Einkopplung von Störsignalen auf die Ziffernden entsprechenden Elementen der mit den einzel- 45 leitungen vermieden.The above-mentioned components allow access to the potential of the word lines L ₁ and L ₂₁ as to any word line for interrogation and the result of the information stored _{on the transistors T 12} and T _21. The memory contains half the selection pulses and does not change from as many digit driver and read lines 4 °. These word lines also have no interference signal to which, like memory elements 5, are coupled to a word line and digit line 10 and the others, not shown. In the drawing, only one digit line is coupled. In the case of the memory according to the invention schematically by a dashed line 10, it is indicated during the reading to show how such a digit ladder over time avoids the coupling of interference signals to the digits of the corresponding elements of the individual lines.

nen Wortleitungen gekoppelten Gruppen von Spei- Wenn die Zeilen- und Spaltenwahllesetreiberstufen cherelementen 5 verknüpft ist. Die Ziffernleitung 10 bei bekannten Speichermatrizen mit hohen Arbeitsist an einem Ende mit einem Zifferntreiber DD und geschwindigkeiten betrieben werden sollen, tritt eine am anderen Ende mit einem Leseverstärker SA ge- Kupplung von Störimpulsen auf die Ziffernleiter auf, koppelt. Die anderen nicht dargestellten Ziffern- 50 die eine so große Amplitude haben, daß die den leitungen sind in entsprechender Weise jeweils eben- Werten 1 und 0 entsprechenden Informationssignale falls mit einem getrennten Zifferntreiber und einem von dem adressierten Wortspeicherplatz überdeckt zugehörigen Leseverstärker gekoppelt. Zifferntreiber werden. Bei der vorliegenden Anordnung werden und Leseverstärker sind mit einer gemeinsamen beim Herauslesen des längs der Wortleitung L₁₁ ge-Stromrückleitung verbunden, z. B. Masse. 55 speicherten Informationswortes in der ZiffernleitungNEN word lines coupled groups of memory When the row and column selection read driver stages cherelemente 5 is linked. The digit line 10 in known memory matrices with high work rates is to be operated at one end with a digit driver DD and speeds are to be operated, a coupling of interference pulses to the digit line occurs at the other end with a sense amplifier SA. The other digits 50, not shown, which have such a large amplitude that the information signals corresponding to the lines are correspondingly coupled with a separate digit driver and an associated sense amplifier covered by the addressed word memory location. Become digit drivers. In the present arrangement and sense amplifier are connected to a common when reading out the along the word line L ₁₁ ge current return line, z. B. Mass. 55 stored information word in the digit line

Die Ladungsspeicherdioden d_n, d₁₂, d₂₁, d₂₂ sind 10 Informationssignale induziert, die nicht durch im Handel erhältlich. Eine Speicherdiode unterschei- Störungen aus L₁₂ und L₀₁ überdeckt werden,
det sich von einer gewöhnlichen Halbleiterdiode Auf das Herauslesen eines Informationswortes aus durch eine besonders ausgeprägte Ladungsspeiche- dem Wortspeicherplatz längs der Wortleitung L₁₁ rung. Wenn eine Speicherdiode durch einen in Fluß- 60 folgt in kurzem zeitlichen Abstand ein Rückspeichern richtung gepolten Stromimpuls beaufschlagt wird, der abgefragten Information oder das Speichern verbleibt nach Beendigung des Impulses in der Diode neuer Information in dem betreffenden Wortplatz, eine gespeicherte Ladung. Diese gespeicherter La- Der Schreibestrom fließt durch die Wortleitung L₁₁ dung hat zur Folge, daß die Diode für eine be- in der umgekehrten Richtung, wie durch den Pfeil 32 stimmte Zeitspanne, die der zum Abbau der gespei- 65 angedeutet ist. Der zum Zwecke einer Informationscherten Ladung erforderlichen Zeit entspricht, in speicherung in der Richtung 32 fließende Strom-Sperrichtung eine sehr niedrige Impedanz darbietet. impuls wird unter Steuerung durch die Speicher-The charge storage diodes d _n , d ₁₂ , d ₂₁ , d ₂₂ are induced 10 information signals that are not commercially available. A memory diode distinguishes between faults from L ₁₂ and L ₀₁ ,
det itself from a common semiconductor diode on the reading out of an information word through a particularly pronounced charge storage word storage space along the word line L ₁₁ . If a storage diode is acted upon by a current pulse which is polarized back in the flow direction at a short time interval, the queried information or the storage remains after the end of the pulse in the diode of new information in the relevant word position, a stored charge. This stored charge The write current flows through the word line L ₁₁ with the consequence that the diode is stored for a period of time determined in the opposite direction, as indicated by the arrow 32, which is indicated for the reduction of the. The time required for the purpose of an information-sheared charge corresponds to the current blocking direction flowing in the direction 32 having a very low impedance in storage. impulse is generated under the control of the memory

Im Betrieb des beschriebenen Speichers wird das diode d_n zugeführt. In dieser Diode d_n war währendIn operation of the memory described, the diode d _{n is} supplied. In this diode d _n was during

des in Richtung 30 durch die Diode fließenden Lesestromimpulses eine Ladung gespeichert worden. In den anderen Dioden d₁₂, d₂₁, d₂₂ ist dagegen keine Ladung gespeichert, da sie nicht durch einen Leseimpuls beaufschlagt worden sind.of the reading current pulse flowing through the diode in direction 30, a charge has been stored. In contrast, no charge is stored in the other diodes d ₁₂ , d ₂₁ , d ₂₂ , since they have not been acted upon by a read pulse.

Die gemeinsame Schreibtreiberstufe W liefert einen negativen Impuls über die Sammelleitung ζ an die Speicherdioden an den Enden aller Wortleitungen. Da nur die Speicherdiode d_u am Ende der vorher ausgewählten Wortleitung L₁₁ eine Ladung speichert, wird nur diese Diode ^₁₁ durch den Schreibimpuls beeinflußt. Alle anderen Speicherdioden bieten dem auf der Sammelleitung ζ auftretenden Schreibimpuls eine sehr hohe Impedanz dar. Die Speicherdiode ^₁₁ hat für den in der Schreibrichtung 32 fließenden Strom nur so lange eine niedrige Impedanz als zum Abfließen bzw. Aufbrauchen der in der Diode ^₁₁ gespeicherten Ladung erforderlich ist. Der Schreibstrom fließt von Masse durch den Spaltenwahlleitery_l; die Basis-Kollektor-Strecke des Transistors T₁₁, die Wortleitung L₁₁, die Speicherdiode d_n und die Sammelleitung ζ zur Schreibtreiberstufe W. Der von der Treiberstufe W gelieferte Schreibimpuls ist so ausgelegt, daß seine Amplitude und Dauer ausreichen, um die gespeicherte Ladung abzuführen und dabei einen Schreibimpuls gewünschter Amplitude und Dauer in der ausgewählten Wortleitung L₁₁ zu erzeugen. Der Schreibimpuls soll immer eine kleinere Amplitude als der Leseimpuls haben, der zuerst die Ladungsspeicherung in der Diode verursacht.The common write driver stage W delivers a negative pulse via the bus line ζ to the storage diodes at the ends of all word lines. Since only the storage diode d _u at the end of the previously selected word line L ₁₁ stores a charge, only this diode ₁₁ is influenced by the write pulse. All other storage diodes offer the write pulse occurring ζ on the bus a very high impedance. The memory diode ^ ₁₁ has for the current flowing in the direction of writing 32 power only as long as a low impedance as for draining or burning off stored in the diode ^ ₁₁ charge is required. The write current flows from ground through the column selection conductor _l; the base-collector path of the transistor T ₁₁ , the word line L ₁₁ , the storage diode d _n and the bus line ζ to the write driver stage W. The write pulse supplied by the driver stage W is designed so that its amplitude and duration are sufficient to carry the stored charge and thereby generating a write pulse of the desired amplitude and duration in the selected word line L _11. The write pulse should always have a smaller amplitude than the read pulse, which first causes the charge to be stored in the diode.

Der bei einer Erregung der Schreibtreiberstufe W auftretende Schreibimpuls wirkt mit dem gleichzeitigen Auftreten oder Fehlen von Ziffernimpulsen zusammen, die von Ziffemtreiberstufen geliefert werden, von denen, wie erwähnt, nur eine Stufe DD dargestellt ist. Wenn in einem Bitplatz des adressierten Wortes eine 1 gespeichert werden soll, wird gleichzeitig mit der Schreibtreiberstufe W auch die zugehörige Zifferntreiberstufe (z. B. die Stufe DD) The write pulse occurring when the write driver stage W is energized interacts with the simultaneous occurrence or absence of digit pulses which are supplied by digit driver stages, of which, as mentioned, only one stage DD is shown. If a 1 is to be stored in a bit location of the addressed word, the associated digit driver level (e.g. level DD) is also used at the same time as the write driver level W

ίο erregt. Wenn in einem Bitplatz eine 0 gespeichert werden soll, liefert die zugehörige Zifferntreiberstufe dagegen keinen Ziffernimpuls. In diesem Falle wirkt dann nur der Schreibimpuls allein auf das betreffende Speicherelement des adressierten Wortes und seine Amplitude reicht nicht aus, um den magnetischen Zustand des Speicherelementes merklich zu ändern.ίο excited. If a 0 is stored in a bit location is to be, the associated digit driver stage, however, does not provide a digit pulse. In this case it works then only the write pulse to the relevant memory element of the addressed word and its The amplitude is not sufficient to change the magnetic state of the storage element noticeably.

Nachdem die Information aus dem SpeicherplatzAfter the information from the storage space

längs der adressierten Wortleitung herausgelesen und wieder Information in diesem Speicherplatz gespeichert worden ist, kann eine beliebige andere Wortleitung ausgewählt werden, um einen weiteren Lese- und Schreibzyklus der beschriebenen Art durchzuführen. Das Abfragen der längs einer adressierten Wortleistung gespeicherten Information kann auch bei Speichern mit sehr vielen Wortleitungen mit hoher Geschwindigkeit durchgeführt werden, ohne daß durch die Wahlleiter und nichtadressierten Wortleitungen untragbare Störungen kapazitiv auf die Ziffernieseleitungen und die zugeordneten Leseverstärker gekoppelt werden.read out along the addressed word line and information is stored again in this memory location any other word line can be selected to provide a further reading and perform a write cycle of the type described. Querying along an addressed Information stored in word power can also be used in memories with a large number of word lines high speed can be carried out without going through the election circuit and unaddressed Word lines have unacceptable interference capacitive on the digit lines and the associated sense amplifiers be coupled.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

1 2 knew word-organized memory whose word. Claims: lines form the elements of a selection matrix in which a charge storage

1. Word-organized memory with in a diode is switched on and with the selection of the Word lines arranged in a selection matrix, in 5 desired word lines through transistor switches each of which a charge storage diode is turned on. In this memory, the word lines are is switched and which at one end are connected in groups with one end by switching

. the output electrode of a row lines terminated as selector switch transistors and coupled to serving transistors, the other ends of which are connected to column conductors terminated by further switching transistors interfering with input electrodes (base and emitter), at each of which the memory is characterized by being arranged with the io diode . _{In each of the transistors (T 11} ) arranged at the end of a word line (e.g. L ₁₁ ), each read and write cycle of the memory, a read control is connected by the driver arrangement (RX ₁ , RY ₁ ) in the known arrangement, which impulses caused charging currents unhindered in each case only the transistor of an addressed 15 keys the distributed capacitances also of the unselected word line and flow in its charge storage word lines.

cherdiode (^ ₁₁ ) stores a charge, and that the invention is therefore intended to provide as single a charge storage diode as possible, each of which is specified on the simply constructed memory, at the end of which the word lines are arranged, to which the selection conductors from all word lines and to one common bus line (z) other capacities with the exception of the selected ones are closed, - which are isolated with a write driver word line,
stage (W) is coupled. The invention consists in that in a memory