DE1449860C

DE1449860C - Associative memory

Info

Publication number: DE1449860C
Authority: DE
Inventors: Pa Fedde George Anthony Norristown (V St A )
Original assignee: Sperry Rand Corp , New York, N Y (V St A)
Publication date: 1971-07-08

Description

Die vorliegende Erfindung betrifft einen assoziativen Speicher. Bei einem assoziativen Speicher wird die in ihm enthaltene Information durch Vergleich eines ankommenden Suchwortes mit der oder einem Teil der gespeicherten Information aufgefunden. Es kann also das ganze Informationswort oder nur ein kleinerer Teil von ihm, der gewöhnlich mit »Marke« bezeichnet ist., mit dem Suchwort verglichen werden. Der assoziative Speicher unterscheidet sich von dem gewöhnlichen adressierbaren Speicher darin, daß eine Ansteuerung bestimmter Speicherstellen und das Herauslesen der an diesen Speicherstellen gespeicherten Information unabhängig von ihrer Bedeutung nicht möglich ist. Infolge des für den assoziativen Speicher charakteristischen Informationsvergleichs kann also Information, die in dem Speicher aufbewahrt wird, aufgefunden werden, ohne zu wissen, an welcher Stelle diese Information gespeichert ist. So kann beispielsweise die ankommende Information geprüft werden, um festzustellen, ob das die Daten empfangende Datenverarbeitungssystem an dieser Information interessiert ist, d. h., ob es sich bei dieser Information um die Information handelt, auf welche die Datenverarbeitungsanlage ansprechen soll. So läßt sich mit Hilfe eines als Assoziativspeicher aufgebauten Wortspeichers feststellen, ob es sich bei der Suchinformation um Information handelt, welche die Vorrichtung verarbeiten kann. Diese Vorrichtung spricht also nur dann an, wenn die für den Empfang und die Bearbeitung dieser Information erforderlichen Maßnahmen getroffen worden sind. So kann man beispielsweise einem in einem Artillerie-Feuerleitsystem eingesetzten Rechner, der einen solchen assoziativen Speicher enthält, Zielinformation zuleiten. Mit Hilfe dieses assoziativen Speichers ließe sich dann leicht feststellen, ob diese Information ein bestimmtes Ziel betrifft, welches vom Rechner gerade verfolgt wird. In ähnlicher Weise kann man bei der fremdsprachlichen Übersetzung einen Assoziativspeicher einsetzen, um festzustellen, ob für einen bestimmten ankommenden Satz oder für ein bestimmtes ankommendes Wort das entsprechende Äquivalent gespeichert ist. Ein Assoziativspeicher einer für Nachschlagzwecke vorgesehenen Rechenanlage könnte feststellen, ob ein bestimmtes benötigtes Sachgebiet in der Rechenanlage enthalten ist. Ebenso ließe sich mit einem Assoziativspeicher feststellen, ob im Speicher der Rechenanlage ein vollständiges Unterprogramm aufbewahrt wird. In diesem Fall erhält die Maschine ein dem ersten Schritt oder einem bestimmten Kennteil der Instruktion entsprechendes Suchwort, um festzustellen, ob dieser Kennteil aufbewahrt wird. Die Anwesenheit des Unterprogramms wird dabei durch die Übereinstimmung des Suchwortes mit dem betreffenden Kennteil ermittelt, worauf die übrigen Teile der Instruktion nacheinander unter der Leitung einer anderen Einheit der Rechenanlage herausgelesen werden.The present invention relates to an associative memory. With an associative memory, the in it contains information by comparing an incoming search term with or a part of the stored information found. So it can be the entire information word or just a smaller one Part of it, which is usually referred to as "brand", can be compared with the search term. Associative memory differs from ordinary addressable memory in that one Control of certain memory locations and the reading out of those stored in these memory locations Information is not possible regardless of its meaning. As a result of the associative memory characteristic information comparison can be information that is stored in the memory, can be found without knowing where this information is stored. For example the incoming information is checked to determine whether the receiving data Data processing system is interested in this information, d. i.e. whether this information is is the information to which the data processing system should respond. So lets with the help of an associative memory Word memory determine whether the search information is information that the device can handle. This device only responds when the reception and the Processing of this information necessary measures have been taken. So you can, for example a computer used in an artillery fire control system that has such an associative Storage contains destination information. With the help of this associative memory it would then be easy to determine whether this information relates to a specific goal that is currently being pursued by the computer. In a similar way, you can use an associative memory for the foreign language translation, to see if for a particular incoming Sentence or for a certain incoming word the corresponding equivalent is stored. An associative memory of a computing system provided for look-up purposes could determine whether a certain required subject area is included in the computer system. It could also be done with a Associative memory determine whether a complete subroutine is stored in the computer system memory will. In this case, the machine receives a first step or a specific knowledge part search term corresponding to the instruction to determine whether this identifier is kept. the The presence of the subroutine is determined by the match between the search word and the relevant one Knowledge part determines whereupon the remaining parts of the instruction are sequentially under the line can be read from another unit of the computer system.

In üblichen Assoziativspeichern sind Vorkehrungen getroffen, die in den einzelnen Speicherelementen aufbewarten Bits zerstörungsfrei herauszulesen. Es können also »0«en und »l«en gespeichert und später ohne Löschen herausgelesen werden. Ein solches Speicherelement ist beispielsweise die in der französichen Patentschrift 1211791 beschriebene Zweikern-Speichereinheit. Zu dieser Speichereinheit gehört ein erstes bistabiles magnetisierbarcs Element, das mit Speicherelement bezeichnet ist und zur Speicherung von Information benutzt wird, je nachdem, in welchem seiner beiden stabilen Zustände es sich befindet. Dicht über dem Speicherelement ist ein zweites magnetisierbares Element angeordnet, das gleichfalls bistabil ist und mit Leseelement bezeichnet ist. Unter dem Einfluß eines Signals kann der Magnetisierungsvektor des Leseelements geändert werden, um ein Signal zu erzeugen, welches eine Aussage über die relativen Werte der im Speicherelement aufbewahrten Informationseinheit macht.In common associative memories, precautions are taken in the individual memory elements to read out stored bits non-destructively. So "0" s and "l" s can be saved and later can be read out without deletion. Such a storage element is, for example, that in the French Two-core memory unit described in patent specification 1211791. Belongs to this storage unit a first bistable magnetizable element, which is designated as a memory element and for Storage of information is used, depending on which of its two stable states it is in located. A second magnetizable element is arranged just above the storage element, which is also bistable and is referred to as a reading element. Under the influence of a signal can the magnetization vector of the read element can be changed to generate a signal which is a Makes a statement about the relative values of the information unit stored in the storage element.

In einem Assoziativspeicher wird die Information gewöhnlich in Form von Wörtern gespeichert, die jeweils aus einer Anzahl von diskreten Bits bestehen. Jedes der zu einem Wort gehörenden Bits wird in einem eigenen magnetisierbaren Speicherelement aufbewahrt. Die ein bestimmtes Wort enthaltenden Speicherelemente werden von einer zugeordneten Steuerleitung gesteuert, welche den stabilen Zustand der Elemente beeinflußt. Diese Leitung ist als Wortleitung bekannt und verbindet, wie ihr Name besagt, alle Speicherelemente eines bestimmten Wortes miteinander. Eine weitere, mit Bitauswahlleitungen bezeichnete Steuerleitung verbindet alle gleichwertigen Bits der einzelnen Wörter. So sind beispielsweise die vierten Bits von allen in der Speichereinheit aufbewahrten Wörter über eine Bitauswahlleitung miteinander verbunden. Das eintreffende Suchwort erscheint auf allen Bitauswahlleitungen des Speichers, wobei alle entsprechenden Bits des Suchwortes die Ankopplung von Steuersignalen an die jeweiligen Bitleitungen bewirken. Der zum Herauslesen der in den einzelnen Speicherelementen aufbewahrten Information erforderliche Steuerstrom wird zum Teil von einer Wort-Stromquelle geliefert, durch die alle Wortleitungen gleichzeitig erregt werden.In an associative memory, the information is usually stored in the form of words that each consist of a number of discrete bits. Each of the bits belonging to a word becomes stored in its own magnetizable storage element. Those containing a particular word Storage elements are controlled by an assigned control line, which the stable state affecting the elements. This line is known as the word line and, as its name implies, connects all storage elements of a certain word together. Another one labeled bit select lines Control line connects all equivalent bits of the individual words. For example, the fourth bits of all the words stored in the memory unit with one another via a bit selection line connected. The incoming search word appears on all bit selection lines of the memory, all corresponding bits of the search word the coupling of control signals to the respective Effect bit lines. The one for reading out the information stored in the individual storage elements required control current is supplied in part by a word current source through which all Word lines are excited at the same time.

Sämtliche Speicherelemente eines jeden Wortes werden außerdem von einer besonderen Anzeigeleitung durchsetzt, um ein zusammengesetztes Signal zu erzeugen, dessen Amplitude von der Gesamtzahl der Übereinstimmungen bzw. Nichtübereinstimmungen innerhalb des Wortes selbst abhängt. Bekanntlich wird von jedem Speicherelement ein Ausgangssignal erzeugt, wenn zwischen dem gespeicherten Bit und dem Suchbild Ungleichheit besteht, und es wird kein Ausgangssignal erzeugt, wenn beide Bits übereinstimmen. Betrachtet man z. B. ein aus zehn Bits bestehendes Wort, in welchem an fünf Bitstellen keine Übereinstimmung zwischen einem Suchwort und einem gespeicherten Wort besteht, so ist die Amplitude des Ausgangssignals fünfmal so groß wie die Amplitude des von einem einzelnen Speicherelement bei einfacher Ungleichheit zwischen den gespeicherten Bits und den Suchbits erzeugten Signals. Die Amplitude des endgültigen Ausgangssignals hängt von der Anzahl der Stellen ab, an denen Übereinstimmung bzw. Nichtübereinstimmung bestanden hat. In dem oben angeführten Beispiel zeigt also das Signal mit der fünffachen Amplitude an, daß zwischen dem gespeicherten Wort und dem Suchwort an fünf Bitstellen keine Übereinstimmung vorliegt. Solange zwischen dem gespeicherten Wort und dem Suchwort die Zahl der Nichtübereinstimmungen genügend groß ist, ist auch die Amplitude des Ausgangssignals genügend groß, so daß in dieser Hinsicht keine Schwierigkeiten auftreten. Durch die große Anzahl von Nichtübereinstimmungen ist nämlich die Amplitude des Gesamt-Ausgangssignals auf der Anzeigcleitung so groß, daß die UngleichheitAll of the storage elements for each word are also accessed by a special display line interspersed to produce a composite signal whose amplitude is different from the total number of matches or disagreements within the word itself. As is well known an output signal is generated by each storage element when between the stored bit and there is inequality in the search image and no output is generated if both bits match. If one considers z. B. a word consisting of ten bits, in which five bit positions none If there is a match between a search word and a stored word, then the amplitude is of the output signal five times the amplitude of a single storage element signal generated in the event of a simple inequality between the stored bits and the search bits. The amplitude of the final output depends on the number of points where it matches or mismatch has existed. The example above shows this Signal with five times the amplitude that between the stored word and the search word there is no match in five bit positions. As long as between the saved word and the Keyword the number of non-conformities is large enough, so is the amplitude of the output signal sufficiently large that no difficulty arises in this regard. Through the namely, the amplitude of the overall output signal is based on a large number of mismatches the display line so great that the inequality

deutlich angezeigt werden kann. Verringert sich jedoch die Zahl der Bitstellen, an denen Ungleichheit zwischen dem ankommenden Suchwort und einem gespeicherten Wort vorliegt, so nimmt auch die Amplitude dieses Gesamt-Ausgangssignals ab, so daß es schwierig wird, das Signal zu erfassen. Diese Schwierigkeiten ergeben sich hauptsächlich aus dem innerhalb der Anlage auftretenden Geräusch. Dieses Geräusch wird im allgemeinen von den für die verschiedenen Bit- und Wortleitungen benutzten Spannungsquellen sowie von den zugeordneten Leseschaltungen und Verstärkern erzeugt. Trotz bester Konstruktion dieser Elemente wird im Assoziativspeicher allgemein immer etwas Geräusch vorhanden sein. Die Amplitude des stets im Assoziativspeicher vorhandenen Geräusches kann also u. U. so groß sein wie die Amplitude des Ausgangssignals, das von einem einzelnen Speicherelement bei Ungleichheit zwischen einem gespeicherten Informationsbit und einem Suchbit erzeugt wird. Zwar läßt sich das Geräusch in den meisten Fällen durch entsprechende Geräuschdiskriminatoren beseitigen. Jedoch gehen dabei auch die in diesem Bereich liegenden gewünschten Ausgangssignale verloren. Stimmt also z. B. ein langes, im Speicher aufbewahrtes Wort nur an einer einzigen Bitstelle nicht mit einem ankommenden überein, so geht bei Benutzung eines solchen Diskriminators auch das normalerweise durch die Ungleichheit erzeugte Ausgangssignal verloren, wodurch fälschlicherweise angezeigt wird, daß Gleichheit vorliegt. Wird andererseits das Geräusch aber nicht beseitigt, so kann selbst bei vollständiger Gleichheit ein falsches Signal erzeugt werden, da der Geräuschpegel gleich dem Pegel des von einem einzelnen Speicherelement bei Ungleichheit erzeugten Ausgangssignals ist.can be clearly displayed. However, the number of bit positions at which inequality is reduced is present between the incoming search word and a stored word, the Amplitude of this total output signal, so that it becomes difficult to detect the signal. This Difficulties arise mainly from the noise occurring within the system. This Noise is generally generated from the voltage sources used for the various bit and word lines as well as generated by the associated reading circuits and amplifiers. Despite the best When constructing these elements, there is generally always some noise in the associative memory being. The amplitude of the noise that is always present in the associative memory can, under certain circumstances, be as follows be as large as the amplitude of the output signal from a single storage element in the event of inequality is generated between a stored information bit and a search bit. Although lets In most cases, the noise can be eliminated by means of appropriate noise discriminators. However the desired output signals in this range are also lost. Is correct so z. B. a long, stored in the memory word only in a single bit position not with an incoming if such a discriminator is used, that also normally works output generated by the inequality is lost, falsely indicating that Equality exists. On the other hand, if the noise is not eliminated, even with more complete Equality a false signal will be generated because the noise level is equal to the level of the one individual storage element in the event of inequality generated output signal.

Der Erfindung liegt die Aufgabe zugrunde, einen Assoziativspeicher mit in Zeilen und Spalten angeordneten Speicherelementen zur Aufnahme der Informationsbits, die zu einem in jeweils einer Spalte untergebrachten Wort gehören, derart auszubilden, daß die Amplitude des von dem Assoziativspeicher gelieferten Anzeigesignals vergrößert wird, so daß er eine einwandfreie Anzeige der Nichtübereinstimmung zwischen lediglich einer korrespondierenden Bitstelle zu liefern vermag.The invention is based on the object of an associative memory with arranged in rows and columns Storage elements for receiving the information bits, which are assigned to one in each column housed word belong to form such that the amplitude of the associative memory supplied display signal is enlarged, so that it is a proper display of the mismatch able to deliver between only one corresponding bit position.

Diese Aufgabe wird dadurch gelöst, daß bei einem Assoziativspeicher mit in Zeilen und Spalten angeordneten Speicherelementen zur Aufnahme der Informationsbits, die zu einem in jeweils einer Spalte untergebrachten Wort gehören, mit jeweils den Speicherelementen einer Spalte zugeordneten Anzeigeleitungen sowie jeweils den Speicherelementen einer Zeile zugeordneten Bitsteuerleitungen, welche die Informationsbits eines zu suchenden Wortes zuführen, so daß nur auf der Anzeigeleitung derjenigen Spalte kein Ausgangssignal erzeugt wird, bei der zwischen dem in dieser Spalte gespeicherten Wort und dem Suchwort Gleichheit vorliegt, gemäß der Erfindung eine zusätzliche Zeile von Speicherelementen vorgesehen ist, von denen jeweils ein gerades oder ungerades Paritätsbit für das zugeordnete Wort einer jeden Spalte enthalten ist, ferner eine allen Speicherelementen der zusätzlichen Zeile gemeinsame zusätzliche Bitsteuerleitung vorgesehen ist, um das gleiche Paritätsbit in allen Speicherelementen der zusätzlichen Zeile einzugeben und schließlich die Anzeigeleitung des zusätzlichen Speicherclemcntcs mit der Anzeigeleitung der übrigen Speicherelemente derart gekoppelt ist, daß sich die auf den beiden Anzeigeleitungen entstehenden Anzeigesignale addieren. Die durch die erfindungsgemäße Ausbildung des Assoziativspeichers ermöglichte Vergrößerung der Amplitude des Anzeigesignals reicht aus, um die Wirkungen der im Speicher auftretenden Störsignale auszuschließen und ein einwandfreies Ergebnis hervorzurufen. This object is achieved in that in an associative memory with arranged in rows and columns Storage elements for receiving the information bits, which are assigned to one in each column housed word belong, each with the memory elements of a column assigned display lines as well as bit control lines which are assigned to the memory elements of a row and which the Feed information bits of a word to be searched for, so that only on the display line of those Column no output signal is generated when between the word stored in this column and the search word equality is present, according to the invention an additional row of memory elements is provided, each of which has an even or odd parity bit for the associated word each column is included, and also an additional common to all memory elements of the additional row Bit control line is provided to have the same parity bit in all memory elements of the additional Line and finally the display line of the additional memory terminal with the display line of the remaining memory elements is coupled in such a way that the on the two Add the display signals generated by the display lines. The inventive design of the Associative memory enabled enlargement of the amplitude of the display signal is sufficient to the To exclude the effects of the interfering signals occurring in the memory and to produce a perfect result.

Gemäß einem Ausführungsbeispiel der Erfindung haben die Speicherelemente und das zusätzliche Speicherelement einer jeden Spalte eine gemeinsame Anzeigeleitung.According to an embodiment of the invention, the memory elements and the additional Storage element of each column has a common display line.

Gemäß einem anderen Ausführungsbeispiel der Erfindung ist für das zusätzliche Speicherelement einer jeden Spalte eine eigene Anzeigeleitung vorgesehen, und die beiden Anzeigeleitungen einer jeden Spalte sind über eine ODER-Stufe miteinander gekoppelt. Besteht nur an einer einzigen Bitstelle Ungleichheit und tritt Geräusch auf, so kann die Amplitude des Ausgangssignals des Suchspeichers abgeschwächt werden. Das Geräusch hat jedoch infolge der extrem kurzen Abtastleitung sowie der geringen Ankopplung an die Signalquelle nur eine sehr geringe Wirkung auf das Ausgangssignal des einzelnen zusätzlichen Speicherelementes. Unter diesen Umständen wird also das am Ausgang der ODER-Stufe auftretende Signal von dem eine einfache Amplitude aufweisenden Signal des zusätzlichen Speicherelementes veranlaßt, welches stark genug ist, die Geräuschwirkungen zu überwinden. In den Fällen, in denen zwischen dem gespeicherten Wort und dem Suchwort Ungleichheit an zwei oder mehr Stellen besteht, reicht das von dem gespeicherten Wortteil erzeugte Ausgangssignal aus, die Wirkungen des Geräusches zu überwinden und ein Signal mit einer großen Amplitude zu erzeugen, durch welches die zwischen dem gespeicherten Wort und dem Suchwort bestehende Ungleichheit ausreichend angezeigt ist.According to another exemplary embodiment of the invention, for the additional storage element a dedicated display line is provided for each column, and the two display lines are one each column are linked to one another via an OR stage. Only exists in a single bit position Inequality and noise occurs, the amplitude of the output signal of the search memory be weakened. The noise, however, has been due to the extremely short scan line as well the low coupling to the signal source has only a very small effect on the output signal of the individual additional storage element. So under these circumstances that will be the outcome the signal appearing at the OR stage from the single amplitude signal of the causes additional storage element, which is strong enough to overcome the effects of noise. In cases where there is an inequality between the stored word and the search term consists of two or more digits, the output signal generated by the stored part of the word is sufficient, overcome the effects of noise and generate a signal with a large amplitude, by which the inequality existing between the stored word and the search word is sufficient is displayed.

Wie oben erwähnt wurde, wird in dem zusätzlichen Speicherelement ein Bit zur Anzeige der ungeraden oder geraden Parität des zugeordneten gespeicherten Wortes benutzt. Es sei darauf hingewiesen, daß die vorliegende Erfindung in keiner Weise die Aufnahme von Informationsbits in Assoziativspeichern zum Zwecke der Paritätskontrolle betrifft. Tritt jedoch der Fall ein, bei dem das Suchwort sich von dem gespeicherten Wort nur an einer Bitstelle unterscheidet, so muß zur Lösung der der Erfindung zugrunde liegenden Aufgabe das in dem zusätzlichen. Speicherelement des das gespeicherte Wort enthaltenden Spalte aufbewahrte Bit sich gleichfalls von dem Extrabit, d. h. dem Paritätsbit des Suchwortes, unterscheiden. Die in dem zusätzlichen Speicherelement einer jeden Spalte gespeicherte Information (sowie das Exrabit des Suchwortes) stellt also die gleiche Information dar, die zur Durchführung einer geraden oder ungeraden Paritätskontrolle für das zugeordnete gespeicherte Wort (oder Suchwort) benötigt wird. Das in jedem zusätzlichen Speicherelement gespeicherte Informationsbit (sowie das Extrabit im Suchwort) werden daher hier mit Paritätsbit bezeichnet, da es sich bei diesem Bit um das gleiche Bit handelt, welches für Paritätskontrollzwecke in diesen zusätzlichen Speicherelementen enthalten wäre. ;As mentioned above, a bit is used in the additional storage element to indicate the odd or even parity of the associated stored word is used. It should be noted that the present invention does not in any way allow the inclusion of information bits in associative memories for the purpose of parity control. However, if the search term differs from the stored word only in one bit position, the solution must be the Invention underlying object in the additional. Storage element of the saved Word containing column also saved bits from the extra bit, i. H. the parity bit of the search term. The ones stored in the additional storage element of each column Information (as well as the extra of the search term) therefore represents the same information as to carry out an even or odd parity check for the associated stored Word (or search term) is required. The information bit stored in each additional storage element (as well as the extra bit in the search term) are therefore referred to here with the parity bit, since it is at this bit is the same bit that is used for parity control purposes in these additional memory elements would be included. ;

Nimmt man beispielsweise an, daß eine ungeradeFor example, suppose that an odd

5 65 6

Paritätskontrolle benutzt wird und daß die Gesamt- kopplung von entsprechenden äußeren Magnetfelzahl der in einem bestimmten gespeicherten Wort dem ein Ausgangssignal, wobei je nach dem Wert enthaltenen »l«er gerade ist, so wird in das züge- der gespeicherten Information ein großes oder ein ordnete zusätzliche Speicherelement eine »1« als kleines Signal erzeugt wird. Werden die an den Lese-Paritätsbit eingespeichert, so daß die Gesamtzahl 5 kern gelegten äußeren Felder abgeschaltet, so bealler in dem Wort enthaltenen »l«er ungerade ist. wirkt der Speicherkern, daß der Lesekern wieder Ist dagegen die Anzahl der »l«er des Wortes un- seine ursprüngliche Lage einnimmt, wodurch die gerade, so wird als Paritätsbit eine »0« eingegeben, Anzeige der im Speicherkern aufbewahrten Inforso daß die Gesamtzahl an »l«ern ungerade bleibt. mation erhalten bleibt und die Information später Wenn also zwischen dem gespeicherten Wort und io erneut herausgelesen werden kann. Sämtliche zu dem Suchwort Ungleichheit nur an einer Stelle be- einem vollständigen Wort gehörenden Speicherstellen steht, so muß zwischen den Paritätsbits des ge- sind entlang einer bestimmten Steuerleitung angespeicherten Wortes und des Suchwortes gleichfalls ordnet, die mit Wortleitung bezeichnet ist. Bei AnUngleichheit bestehen. Addiert man also das Aus- schaltung einer entsprechenden, mit der Wortleitung gangssignal des das Paritätsbit enthaltenden Speicher- 15 verbundenen Stromquelle wird infolge des in der elementes zum übrigen Teil des Wortes und ist Un- Wortleitung auftretenden Stromflusses ein Magnetfeld gleichheit an einer Bitstelle vorhanden, so weist das erzeugt. Dieses Feld wird den einzelnen Spcicher-Ausgangssignal mindestens eine zweifache Ampli- elementen aufgedrückt, so daß sich der remanente tude auf, hat also eine höhere Amplitude, als nor- Magnetisierungszustand des Lesekerns ändert und malerweise zur Erzeugung eines Ausgangssignals bei 20 dieser Kern seinen stabilen Zustand verläßt. Die für Verwendung eines Diskriminators erforderlich wäre. die Wörter 1 und 2 vorgesehenen Wortleitungen sind Die Paritätsbitstelle ist auch dann wirksam, wenn in F i g. 1 mit 20-0 bzw. 20-1 bezeichnet. Die Wortsich zwischen dem gespeicherten Wort und dem leitungen sind über die Leitungen 40 und 42 mit Suchwort eine größere Anzahl von Ungleichheiten einer Wort-Stromquelle 46 verbunden. Als Wortergibt, doch spielt sie in diesem Fall eine geringere 25 Stromquelle kann eine beliebige Stromquelle benutzt Rolle, da die Amplitude des Ausgangssignals unter werden, die einen Steuerstrom erzeugt, mit dessen dem Einfluß der mehrfachen Ungleichheit mehrfach Hilfe der Magnetisierungszustand des Lesekerns ohne verstärkt wird und somit auf jeden Fall ausreicht, Änderung des Magnetisierungszustandes des Speicherdie Wirkung des Geräuschdiskriminators zu über- kerns gedreht bzw. geändert werden kann. Außerwinden. 3° dem sind sämtliche Speicherelemente in einer be-Nachstehend werden an Hand der Zeichnungen stimmten Reihenfolge noch mit ähnlichen Steuerzwei Ausführungsbeispiele des erfindungsgemäßen leitungen verbunden, die als Bitsteuerleitungen be-Assoziativspeichers beschrieben. Es zeigt kannt und in Fig. 1 mit 18-1, 18-2 und 18-3 für die F i g. 1 ein erstes Ausführungsbeispiel des erfin- betreffenden Bitstellen 1, 2 und 3 eines Wortes bedungsgemäßen Assoziativspeichers und 35 zeichnet sind. Außerdem ist eine weitere Bitstellung Fig. 2 ein zweites Ausführungsbeispiel des er- 18-p vorgesehen, die mit sämtlichen Paritätsstellen findungsgemäßen Assoziativspeichers. der gespeicherten Wörter verbunden ist. Die Bitin den Zeichnungen sind gleiche Bauelemente mit leitungen sind ihrerseits über die Leitungen 48, 50 gleichen Bezugszeichen versehen. und 54 mit einem Suchwortregister 56 verbunden. Fig. 1 zeigt eine aus zeilen- und spaltenweise an- 4° Als Suchwortregister kann ein beliebiges, bekanntes geordneten Zweikernelementen bestehende Assozia- Register verwendet werden, das eine Anzahl von tivspeichermatrix, in der Informationsbits in einer Informationsbits aufnimmt und speichert und in Vielzahl von Wortregistern gespeichert werden kön- Abhängigkeit von der gespeicherten Information nen. An jedem Schnittpunkt der Matrix befindet sich eine Gruppe von statischen Ausgangssignalen ein Speicherelement, in dem ein binäres Informa- 45 erzeugt. So wird im Suchwortregister 56 beispielstionsbit gespeichert und zu einem späteren Zeit- weise von jeder Bitstelle, in der eine »1« gepunkt zerstörungsfrei herausgelesen werden kann. speichert ist, ein Signal mit einer ersten Polarität und Wie bereits oben ausgeführt wurde, besteht jedes von jeder Bitstelle, in der eine »0« aufbewahrt wird, dieser Speicherelemente aus zwei Dünnfilmen, die ein Signal mit einer zweiten Polarität erzeugt. Auf so magnetisiert werden können, daß sie einen von 5° den Leitungen 18-1, 18-2 und 18-p treten also zwei stabilen Zuständen einnehmen. Der eine Film Ströme auf, deren Polarität von den in den einzelnen ist als Speicherkern, der andere als Lesekern bekannt. Bitstellen des Suchwortregisters 56 gespeicherten Bits Das Material, aus dem diese Kerne bestehen, ist so abhängt. Die Wort-Stromquelle bewirkt eine leichte gewählt, daß der Lesekern eine geringere Koerzitiv- Änderung des remanenten Magnetisierungszustandes kraft aufweist als der Speicherkern. Infolge der 55 des Lesekerns aller Speicherelemente in einer Richhöheren Koerzitivkraft des Speicherkerns nimmt da- tung, die parallel zur Richtung des Wort-Magnether der Lesekern einen Magnetisierungszustand ein, feldes liegt. Durch das anschließende Anlegen der der dem des Speicherkerns entgegengesetzt ist. Das Bit-Magnetfelder vom Suchwortregister 56 wird der Einspeichern von Informationen in den Speicher- remanente Magnetisierungsvektor weitergedreht. Ist kern erfolgt, indem der Kern in den einen oder 60 der Wert, der an einer bestimmten Stelle gespeichert anderen seiner stabilen Zustände, die einer binären ist, gleich dem Wert, der an dieser Stelle gesucht »1« bzw. einer binären »0« entsprechen, geschaltet wird, so liegen die die Magnetfelder des gespeicherwird. Zum Herauslesen von Information wird die ten Bits und des Suchbits darstellenden Vektoren Änderung des Magnetisierungszustandes des Lese- entlang derselben Linie und veranlassen den remakerns unter dem Einfluß der Wort- und Bitmagnet- 65 nenten Magnetisierungsvektor, sich aus der vom felder geprüft. Diese Felder reichen nicht aus, den Wort-Magnetfeld bewirkten Stellung in eine Stellung Magnetisierungszustand des Speicherkerns zu ändern. zu drehen, die wieder parallel zur ursprüglichen Der Lesekern erzeugt unter dem Einfluß der An- Speichervektorstellung liegt. Durch diese BewegungParity control is used and that the overall coupling of the corresponding external number of magnetic fields in a certain stored word gives the one output signal, whereby depending on the value contained "1" it is even, then the stored information becomes a large or an ordered additional storage element a "1" is generated as a small signal. If the read parity bits are stored so that the total number of 5 kernel external fields are switched off, then any "1" contained in the word is odd. If the memory core works that the read core is again. If, however, the number of "l" er of the word is not in its original position, which means that a "0" is entered as the parity bit, the information stored in the memory core is displayed so that the total number is displayed "L" er remains odd. mation is retained and the information can be read out again later when between the stored word and io. All of the storage locations belonging to the search term inequality are only in one place in a complete word, then between the parity bits of the word stored along a certain control line and the search word that is designated by the word line must also be arranged. If inequality exist. If one adds the switching off of a corresponding current source connected to the word line output signal of the memory containing the parity bit, a magnetic field equality is present at one bit position due to the current flow occurring in the element to the remaining part of the word and if the word line is un-word line shows that creates. This field is applied to the individual memory output signal by at least two amplitudes, so that the remanent tude changes, i.e. has a higher amplitude than the normal state of magnetization of the read core and sometimes its stable state to generate an output signal for this core leaves. Which would be required for using a discriminator. the words 1 and 2 are provided word lines. The parity bit position is also effective if in FIG. 1 denoted by 20-0 and 20-1, respectively. The word itself between the stored word and the lines are connected to a larger number of inequalities of a word current source 46 via the lines 40 and 42 with search word. As a word, but in this case it plays a smaller 25 current source, any current source can be used, since the amplitude of the output signal is reduced, which generates a control current with which the magnetization state of the read core is amplified without the influence of multiple inequality multiple times help thus it is in any case sufficient for a change in the magnetization state of the memory to over-core the effect of the noise discriminator, or it can be rotated or changed. Outwinds. 3 ° all the memory elements are in a correct sequence with reference to the drawings, two exemplary embodiments of the lines according to the invention are connected to similar control, which are described as bit control lines be associative memory. It shows and in Fig. 1 with 18-1, 18-2 and 18-3 for the F i g. 1 shows a first exemplary embodiment of the bit positions 1, 2 and 3 of a word according to the present invention and 35 are drawn. In addition, a further bit position Fig. 2, a second embodiment of the er 18-p is provided, the associative memory according to the invention with all parity places. of saved words is connected. The bits in the drawings are the same components with lines are in turn provided with the same reference numerals via the lines 48, 50. and 54 connected to a search word register 56. Fig. 1 shows an association register consisting of rows and columns. 4 ° Any known, ordered two-core elements can be used as a search word register can be stored depending on the stored information. At each intersection of the matrix there is a group of static output signals from a memory element in which binary information is generated. For example, an example bit is stored in the search word register 56 and at a later time from every bit position in which a “1” can be read out non-destructively. is stored, a signal with a first polarity and As stated above, each of each bit position in which a "0" is stored, these storage elements consists of two thin films that generate a signal with a second polarity. Can be magnetized in such a way that they take one of 5 ° the lines 18-1, 18-2 and 18-p , so they assume two stable states. One of the film currents, the polarity of which is different from the one in the individual, is known as the memory core, the other as the read core. Bits stored in the search word register 56. The material of which these cores are made is so dependent. The word current source has a slight effect so that the read core has a lower coercive change in the remanent magnetization force than the memory core. As a result of the read core of all memory elements in one direction, the read core assumes a state of magnetization in a state of magnetization parallel to the direction of the word magnet. By subsequently applying it, it is the opposite of that of the memory core. The bit magnetic field from the search word register 56 is rotated further to store information in the memory-remanent magnetization vector. If the kernel is done by inserting the kernel into one or 60 of the value that is stored at a certain point, another of its stable states, which is a binary, equal to the value that is searched for at this point "1" or a binary "0" is switched, so are the magnetic fields of the stored. To read out information, the vector representing the bits and the search bit is changed in the state of magnetization of the read along the same line and causes the remaker, under the influence of the word and bit magnetization vector, to check itself out of the field. These fields are not sufficient to change the position caused by the word magnetic field into a position of the magnetization state of the memory core. to rotate, which is again parallel to the original The read kernel generated under the influence of the storage vector position. Through this movement

selbst eine Anzahl von Paritätsstellen vorgesehen werden. Wird z. B. ein achtzigsteiliges Wort benutzt, so können in verschiedenen Abständen fünf oder sechs Paritätsbits für die betreffenden Wortabschnitte eingefügt werden, wodurch das naturgemäß in der Matrix auftretende Geräusch bei der Auswertung unterdrückt wird.even a number of parity places can be provided. Is z. B. used an eighty-part word, thus five or six parity bits can be used at different intervals for the relevant word segments can be inserted, whereby the noise naturally occurring in the matrix during the evaluation is suppressed.

Fig. 2 zeigt ein anderes Ausführungsbeispiel des erfindungsgemäßen Assoziativspeichers. Bei dieser Anordnung werden die Ausgangssignale der einzelnen Bitstellen des eigentlichen Wortes einem ersten Verstärker 102 und das Ausgangssignal der Paritätsstelle einem zweiten Verstärker 104 zugeleitet. Die Ausgangssignale 103 und 105 der Verstärker 1.02 bzw. 104 werden einer ODER-Schaltung 106 zügeführt, deren Ausgangssignal auf der Leitung 108 erscheint. Nimmt man wiederum den schlimmsten Fall an, d. h. den Fall, bei dem zwischen dem gespeicherten und dem gesuchten Wort nur an einer Stelle Ungleichheit besteht, und treten gleichzeitig Störsignale in der Anlage auf, so kann das auf der Leitung 103 auftretende Signal des Verstärkers 102 bei entgegengesetzter Polarität der Störsignale ganz oder teilweise aufgehoben werden. Da jedoch auch an den Paritätsstellen des gespeicherten und des gesuchten Wortes Ungleichheit vorliegt, erscheint somit auf der Leitung 105 ein Signal vom Verstärker 104. Dieses Signal durchläuft die ODER-Schaltung, so daß auf der Ausgangsleitung diese Ungleichheit angezeigt wird. Besteht zwischen dem gespeicherten und dem gesuchten Wort an mehreren Stellen Ungleichheit, so ist das auf der Leitung 103 auftretende Signal des Verstärkers 102 bedeutend größer als das auf der Leitung 105 erscheinende Signal des Verstärkers 104. Über die ODER-Schaltung 106 gelangt also in diesem Fall ein Signal auf die Ausgangsleitung 108. Die in Fi g. 2 gezeigte Vorrichtung arbeitet kurz gesagt wie folgt: Die Speicherelemente der Vorrichtung sind mit einer großen Anzahl von Steuerleitungen sowie mit anderen Speicherelementen verbunden, durch die beim Auftreten eines Signals eines einzelnen Speicherelementes jeweils Geräuschkomponenten mitverursacht werden. Die Ausgangssignale der betreffenden Speicherelemente müssen außerdem über lange Anzeigeleitungen übertragen werden, wodurch weitere Geräuschkomponenten induziert werden und die Amplitude des Ausgangssignals infolge der Eigenschaften der Anzeigeleitungen verringert wird. Wird also nur von einem einzigen Speicherelement ein Signal erzeugt, was der Fall ist, wenn nur eine einzige Ungleichheit vorliegt, so kann dieses Signal stark gedämpft oder sogar ganz aufgehoben werden. Das Ausgangssignal der Paritätsstelle wird dagegen von diesen Faktoren nicht beeinflußt. So ist die Paritätsstelle zunächst einmal nicht mit den restlichen Speicherschaltungen über eine gemeinsame Anzeigeleitung verbunden, so daß ein großer Teil des Geräusches bei der Auswertung unterdrückt wird. Des weiteren ist die Paritätsstelle mit dem Suchwortregister nur über eine einzige Steuerleitung verbunden, wodurch gleichfalls das erzeugte Geräusch verringert wird. Außerdem wird das Ausgangssignal der Paritätsstelle einem Verstärker, wie beispielsweise dem Verstärker 104, direkt über eine kurze Leseleitung zugeleitet, um eine starke Dämpfung des Signals zu verhindern. Das Ausgangssignal der Paritätsstelle wird also bedeutend weniger von den im Speicher auftretenden Geräuschkomponenten beeiflußt als die Speicherelemente. Nimmt man wieder den Fall an, bei dem nur an einer einzigen Bitstelle Ungleichheit vorliegt, so besteht die Möglichkeit, daß das von dieser Bitstelle erzeugte Signal gedämpft oder sogar ganz aufgehoben wird, während das von der Paritätsstelle erzeugte Signal noch verwendbar ist. Die ODER-Schaltung 106 würde also in diesem Fall auf das Paritätssignal ansprechen und auf die Leitung 108 ein verwendbares Ausgangssignal geben. Liegt an mehr als einer Stelle Ungleichheit vor, so reicht das Ausgangssignal des mit den Speicherelementen des Speichers verbundenen Verstärkers 102 aus, die ODER-Schaltung 106 zur Erzeugung eines Signals zu veranlassen. Diese ODER-Schaltung erzeugt dann ein Signal, wenn eines ihrer Eingangssignale einen bestimmten unteren Grenzpegel überschreitet, wobei von der Schaltung stets das gleiche Signal unabhängig von der Amplitude des Eingangssignals erzeugt wird, sofern das Eingangssignal den unteren Grenzpegel überschreitet.Fig. 2 shows another embodiment of the associative memory according to the invention. With this arrangement, the output signals of the individual bit positions of the actual word are passed to a first amplifier 102 and the output signal of the parity position is passed to a second amplifier 104. The output signals 103 and 105 of the amplifiers 1.02 and 104 are fed to an OR circuit 106, the output signal of which appears on the line 108. If one again assumes the worst case, ie the case in which there is only one point of inequality between the stored word and the word searched for, and interfering signals occur in the system at the same time, the signal from amplifier 102 appearing on line 103 can occur opposite polarity of the interfering signals are completely or partially canceled. However, since there is also inequality at the parity positions of the stored word and the word being searched for, a signal from amplifier 104 appears on line 105. This signal passes through the OR circuit, so that this inequality is displayed on the output line. If the stored word and the word searched for are inequality in several places, the signal from amplifier 102 appearing on line 103 is significantly greater than the signal from amplifier 104 appearing on line 105. In this case, OR circuit 106 is used a signal on the output line 108. The in Fi g. In short, the device shown in FIG. 2 operates as follows: The memory elements of the device are connected to a large number of control lines and to other memory elements, which contribute to the occurrence of a signal from an individual memory element. The output signals of the relevant memory elements must also be transmitted over long display lines, whereby further noise components are induced and the amplitude of the output signal is reduced as a result of the properties of the display lines. If a signal is generated by only a single storage element, which is the case when there is only a single inequality, this signal can be greatly attenuated or even canceled entirely. The output signal of the parity point, on the other hand, is not influenced by these factors. The parity point is initially not connected to the remaining memory circuits via a common display line, so that a large part of the noise is suppressed during the evaluation. Furthermore, the parity point is only connected to the search word register via a single control line, which also reduces the noise generated. In addition, the output signal of the parity point is fed directly to an amplifier, such as amplifier 104, via a short read line in order to prevent excessive attenuation of the signal. The output signal of the parity point is therefore significantly less influenced by the noise components occurring in the memory than the memory elements. If one assumes again the case in which there is inequality only at a single bit position, there is the possibility that the signal generated by this bit position is attenuated or even canceled entirely while the signal generated by the parity position can still be used. In this case, the OR circuit 106 would respond to the parity signal and give a usable output signal to the line 108. If there is inequality at more than one point, the output signal of the amplifier 102 connected to the storage elements of the memory is sufficient to cause the OR circuit 106 to generate a signal. This OR circuit then generates a signal when one of its input signals exceeds a certain lower limit level, the circuit always generating the same signal regardless of the amplitude of the input signal if the input signal exceeds the lower limit level.

Die Aiisführungsbeispiele der vorliegenden Erfindung wurden vorstehend an Hand eines bestimmten Suchspeichers beschrieben. Die Erfindung eignet sich aber auch zum Einsatz in andere Typen von für zerstörungsfreies Lesen vorgesehenen Assoziaiivspeichern. The working examples of the present invention have been described above with reference to a specific search memory. The invention is suitable but can also be used in other types of association memories intended for non-destructive reading.

Claims

Patent claims:

1. Associative memory with memory elements arranged in rows and columns for receiving the information bits that belong to a word accommodated in one column, with display lines assigned to the memory elements of a column and with bit control lines assigned to the memory elements of a row, which contain the information bits of one to be searched for Feed word so that only on the display line of that column no output signal is generated in which there is equality between the word stored in this column and the key word, thereby geke η η ζ calibrated. that an additional row of memory elements (12-p, 12-1 ρ etc. in Fig. 1) is provided, of which an even or odd parity bit is contained for the associated word of each column, that one of all memory elements of the additional row common additional bit control lines (54 in Fig. 1) are provided in order to enter the same (even or odd) parity bit in all memory elements of the additional row and that the display line of the additional memory element (12-p) with the display line of the other memory elements (12- 1. .. 12-3) is coupled in such a way that the display signals arising on the two display lines add up.

2. Memory according to claim 1, characterized in that the memory elements and the additional Storage element of each column have a common display line (FIG. 1).

3. Memory according to claim 1, characterized in that that each column has its own display line for the additional memory element and that the two display lines of each column have an OR circuit (106) are coupled to one another.

1 sheet of drawings