DE1449337C3 - Binary digital storage - Google Patents

Binary digital storage

Info

Publication number
DE1449337C3
DE1449337C3 DE19631449337 DE1449337A DE1449337C3 DE 1449337 C3 DE1449337 C3 DE 1449337C3 DE 19631449337 DE19631449337 DE 19631449337 DE 1449337 A DE1449337 A DE 1449337A DE 1449337 C3 DE1449337 C3 DE 1449337C3
Authority
DE
Germany
Prior art keywords
elements
stage
memory
storage
binary number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19631449337
Other languages
German (de)
Other versions
DE1449337A1 (en
DE1449337B2 (en
Inventor
Bernhard Dollmann London Parker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Decca Ltd
Original Assignee
Decca Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB35025/62A external-priority patent/GB981296A/en
Application filed by Decca Ltd filed Critical Decca Ltd
Publication of DE1449337A1 publication Critical patent/DE1449337A1/en
Publication of DE1449337B2 publication Critical patent/DE1449337B2/en
Application granted granted Critical
Publication of DE1449337C3 publication Critical patent/DE1449337C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/038—Multistable circuits

Landscapes

  • Logic Circuits (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Description

3 43 4

nem ihrer Eingänge ein Eingangssignal ansteht. Das setzt werden, wenn eine positive Spannung an der ge-Ausgangssignal wird von , den NOR-Gliedern da- meinsamen Leitung 19 liegt; normalerweise tritt dies durch erzeugt, daß deren Ausgang leitend ist. Die nur dann ein, wenn eine negative Spannung an einem Anwesenheit eines, Ausgangs- oder Eingangssignals der Ausgänge der zweiten NOR-Glieder 12, 14 der . entspricht bei dem Ausführungsbeispiel dem Vorlie- 5 vorangehenden Stufe vorhanden ist, d. h. wenn sich gen einer negativen Spannung, die Abwesenheit einer die vorangehende Stufe bereits in dem einer gespeipositiven Spannung. · cherten Binärzahl entsprechenden Zustand befindet. . Der gelöschte Zustand beider Speicherelemente Die Einspeicherung von Gruppen von Binärzahlen entspricht der Abwesenheit einer gespeicherten Bi- kann in Serien- oder Paralleldarstellung erfolgen, närzahl, der gesetzte. Zustand eines der beiden io Der zur Einspeicherung in Seriendarstellung ver-Speicherelemente entspricht der gespeicherten Binär- wendbare Serieneingang des ersten NOR-Glieds 11 zahl Null bzw. Eins. Die bistabilen Speicherelemente des ersten Speicherelements ist bei jeder ungeradzahjeder Stufe 10 sind miteinander so verbunden, daß ligen Stufe 10 mit einer Leitung 22, bei jeder geradsich nicht beide Speicherelemente zur gleichen Zeit zahligen Stufe 10 mit einer Leitung 23 verbunden. In in gesetztem Zustand befinden können. Die "Stufen 15 ähnlicher Weise sind die Eingänge der ersten 10 sind so verbunden, daß eine Stufe 10 nicht aus NOR-Glieder 13 der zweiten Speicherelemente der dem der Abwesenheit einer gespeicherten Binärzahl ungeradzahligen bzw. geradzahligen Stufen 10 mit entsprechenden Zustand gebracht werden kann, so- - Leitungen 24 bzw. 25 verbunden. Die entsprechenlange noch in der vorangehenden Stufe keine Binär- den vier Eingangsleitungen 22 bis 25 gestatten eine zahl gespeichert ist, und daß auch der Zustand einer ao Einspeicherung, bei welcher vier Kanäle zur Infor-Stufe 10 nicht zwischen Null und Eins geändert wer- mationsübertragung Verwendung finden. Da eine den kann, ohne daß die Stufe 10 zuvor in den der Stufe 10 nicht in den einer gespeicherten Binärzahl Abwesenheit einer gespeicherten Binärzahl entspre- entsprechenden Zustand gebracht werden kann, bechenden-Zustand gebracht wurde. vor nicht in der vorangehenden Stufe 10 eine Binär-There is an input signal at one of its inputs. That will be set when a positive voltage is applied to the ge output signal is from the line 19 common to the NOR gates; usually this occurs generated by that their output is conductive. The only one when there is a negative voltage on one Presence of an output or input signal of the outputs of the second NOR elements 12, 14 of the . corresponds in the exemplary embodiment to the previous 5 stage is present, i. H. If In the case of a negative tension, the absence of a previous stage in that of a positive one Voltage. · Is in the state corresponding to the binary number. . The deleted state of both storage elements. The storage of groups of binary numbers corresponds to the absence of a stored bi- can be shown in series or parallel, number, the set. State of one of the two io The storage elements ver for storage in series display corresponds to the stored binary reversible series input of the first NOR element 11 number zero or one. The bistable memory elements of the first memory element are odd in each case Stage 10 are interconnected so that tier 10 with a line 22, each straight not both storage elements at the same time numbered stage 10 connected to a line 23. In can be in the set state. The "stages 15" similarly are the inputs of the first 10 are connected so that a stage 10 does not consist of NOR gates 13 of the second storage elements of the that of the absence of a stored binary number odd-numbered or even-numbered stages 10 with corresponding state can be brought so- - lines 24 and 25 connected. The corresponding length no binary in the previous stage. The four input lines 22 to 25 permit one number is stored, and that also the state of an ao storage, in which four channels to the information stage 10 cannot be changed between zero and one. There one that can without step 10 not having previously entered that of step 10 into that of a stored binary number The absence of a stored binary number can be brought into a corresponding state, bechenden state was brought. before not in the previous stage 10 a binary

Der gesetzte Zustand des die NOR-Glieder 11, 12 25 zahl gespeichert ist, und da sie nicht direkt von umfassenden ersten Speicherelements entspricht der einem in den anderen Zustand überführt werden gespeicherten Binärzahl Null; hierbei steht an dem kann, wenn in ihr eine Binärzahl gespeichert ist, Ausgang dessen zweiten NOR-Glieds 12 ein Aus- kann nacheinander jede Stufe durch abwechselndes gangssignal in Form einer negativen Spannung an. Anlegen von Signalen an die Eingangsleitungen 22, Der gesetzte Zustand des die NOR-Glieder 13, 14 3°, 23 bzw. 24, 25 für die ungeradzahligen bzw. geradumfassenden zweiten Speicherelements entspricht der zahligen Stufen 10 in den gewünschten Zustand gegespeicherten Binärzahl Eins; hierbei steht an dem bracht werden.The set state of the NOR elements 11, 12, 25 number is stored, and since they are not directly from comprehensive first memory element corresponds to the one to be transferred into the other state stored binary number zero; here it says can, if a binary number is stored in it, The output of the second NOR element 12 can be switched off one after the other by alternating each stage output signal in the form of a negative voltage. Applying signals to input lines 22, The set state of the NOR elements 13, 14 3 °, 23 or 24, 25 for the odd or even encompassing second storage element corresponds to the number of stages 10 stored in the desired state Binary number one; here it says to be brought.

Ausgang dessen zweiten NOR-Glieds 14 ein Aus- Die ersten NOR-Glieder 11, 13 weisen weiter fürThe output of the second NOR element 14 is off. The first NOR elements 11, 13 continue to point for

gangssignal in Form einer negativen Spannung an. die Einspeicherung in Paralleldarstellung verwend-output signal in the form of a negative voltage. storage in parallel display is used

Da in gesetztem Zustand eines der beiden 35 bare Paralleleingänge 26, 27 auf, an welche negative Speicherelemente das jeweilige zweite NOR-Glied Spannungen angelegt werden können, um eine Stufe 12, 14 am Ausgang leitend ist, darf an dessen Ein- 10 jeweils in den der gespeicherten Binärzahl Null gangen und damit am Ausgang des jeweiligen, den bzw. Eins entsprechenden Zustand zu bringen. Die Eingang des Speicherelements bildenden ersten Einspeicherung kann von den parallelen Ausgängen NOR-Glieds 11, 13 kein Signal anstehen. Der ge- 40 eines anderen Speichers her erfolgen, der je Binärsetzte Zustand der Speicherelemente kann daher da- zahl eine einzige Ausgangsleitung aufweist, wobei auf durch unterbrochen und damit das Speicherelement der Ausgangsleitung die Binärzahl Null durch die gelöscht werden, daß dem zweiten NOR-Glied 12, 14 Abwesenheit einer Spannung und die Binärzahl Eins ein Löschsignal zugeführt wird. Hierfür weisen die durch das Vorhandensein einer negativen Spannung zweiten NOR-Glieder 12, 14 Löscheingänge 15, 17 45 dargestellt wird. Die Einspeicherung erfolgt dann da- bzw. 16, 18 auf. Die Löscheingänge 17, 18 liegen an durch, daß an allen Paralleleingängen 26 eine negaeiner gemeinsamen Leitung 19. Bei einem Löschsignal tive Spannung angelegt wird und daß gleichzeitig an ' auf der Leitung 19 sind die zweiten NOR-Glieder den Paralleleingängen 27 die Ausgangssignale des 12, 14 nichtleitend, d.h. an ihren Ausgängen liegt anderen Speichers angelegt werden. Hierbei werden unabhängig von dem Zustand der ersten NOR-Glie- 50 diejenigen Stufen 10, denen über die Paralleleinder 11, 13 eine positive Spannung an. Das bistabile gänge 27 kein Signal zugeführt wird, in den der ge-Verhalten ist dann durch die bevorrechtigten Lösch-' speicherten Binärzahl Null entsprechenden Zustand eingänge 17,18 unterbrochen. ' gebracht, in dem das erste Speicherelement gesetztSince one of the two 35 face parallel inputs 26, 27 is set to which negative Storage elements the respective second NOR gate voltages can be applied to a stage 12, 14 is conductive at the output, the input 10 of the stored binary number may be zero and thus to bring the state corresponding to the or one at the output of the respective. the The input of the storage element forming the first storage can be from the parallel outputs NOR gate 11, 13 no signal. The 40 is made from another memory, the one that is set in binary The state of the memory elements can therefore have a number of a single output line, with on interrupted by and thus the storage element of the output line the binary number zero by the be deleted that the second NOR gate 12, 14 absence of a voltage and the binary number one a clear signal is supplied. This is indicated by the presence of a negative voltage second NOR elements 12, 14 delete inputs 15, 17 45 is shown. The storage then takes place and 16, 18 respectively. The delete inputs 17, 18 are due to the fact that all parallel inputs 26 have a negative common line 19. With a clear signal tive voltage is applied and that at the same time 'On line 19, the second NOR elements are the parallel inputs 27, the output signals of the 12, 14 are non-conductive, i.e. another memory is connected to their outputs. Here will be regardless of the state of the first NOR element 50, those stages 10 which have the parallel in 11, 13 a positive voltage. The bistable gear 27 no signal is fed into the ge behavior is then through the preferential erasure 'stored binary number zero corresponding state inputs 17,18 interrupted. 'brought into which the first memory element is set

Die Stufe 10 wird dadurch in den einer gespeicher- ' wird, während diejenigen Stufen 10, deren Parallelten Binärzahl Null oder Eins entsprechenden Zu- 55 eingängen 27 ein Signal zugeführt wird, in den der stand gebracht, daß dem entsprechenden ersten gespeicherten Binärzahl Eins entsprechenden ZuNOR-Glied 11 bzw. 13 ein Eingangssignal in Form stand gebracht werden, in dem das jeweilige zweite einer negativen Spannung zugeführt wird. Hierdurch Speicherelement gesetzt wird. Beim Setzen des zweiwird das erste NOR-Glied 11 bzw. 13 nichtleitend, ten Speicherelements wird durch einen mit dem Parwodurch alle Eingänge des zweiten NOR-Glieds 12 60 alleleingang 27 verbundenen, bevorrechtigten Löschbzw. 14 positiv werden und dieses leitend wird. Das eingang 28 des zweiten NOR-Glieds 12 des ersten entsprechende Speicherelement ist somit gesetzt. Speicherelements verhindert, daß dieses gesetzt wird.The stage 10 is thereby stored in the one, while those stages 10, their parallels Binary number zero or one corresponding to inputs 27 is supplied with a signal in which the was brought that the corresponding first stored binary number one corresponding ZuNOR element 11 or 13 an input signal was brought into the form in which the respective second a negative voltage is applied. This sets the storage element. When setting the two will the first NOR element 11 or 13 non-conductive, th memory element is through a with the Parwo all inputs of the second NOR element 12 60 allele input 27 connected, preferential delete or. 14 become positive and this becomes conductive. The input 28 of the second NOR gate 12 of the first The corresponding memory element is thus set. Storage element prevents this from being set.

Die Ausgänge der zweiten NOR-Glieder 12, 14 Als Ausgangssignale der Stufen 10 werden diejeni-The outputs of the second NOR elements 12, 14 The output signals of the stages 10 are those

sind jeweils an Eingänge eines zusätzlichen NOR- gen der Ausgänge der ersten NOR-Glieder 11, 13 Glieds 21 der folgenden Stufe 10 angeschlossen, des- 65 verwendet. Zum Auslesen in Paralleldarstellung sindare each connected to the inputs of an additional NOR of the outputs of the first NOR elements 11, 13 Link 21 of the following stage 10 connected, des- 65 used. For reading in parallel display are

sen Ausgang an der gemeinsamen Leitung 19 dieser die Parallelausgänge 31, 32 vorgesehen. Zum Ausle-sen output on the common line 19 of this, the parallel outputs 31, 32 are provided. For display

Stufe 10 liegt. Eine Stufe 10 kann nur in den einer sen in Seriendarstellung über vier Kanäle in entspre-Level 10 lies. A level 10 can only be used in the one sen in series display over four channels in the corresponding

gespeicherten Binärzahl entsprechenden Zustand ver- chender Weise wie das Einspeichern über vier Ka-stored binary number in the same way as storing over four channels.

näle sind für die ungeradzahligen und geradzahligen Stufen 10 getrennte Ausgangsleitungen 36, 37 bzw. 38, 39 vorgesehen, die über weitere NOR-Glieder 34, 35 und Dioden 33 angeschlossen sind. Die NOR-Glieder 34, 35 weisen weitere Eingänge auf, die mit dem Ausgang des zweiten NOR-Glieds 12 bzw. 14 der vorangehenden Stufe 10 und einer Auslesetakt-Impulsklemme 41 der folgenden Stufe 10 verbunden sind. Die Impulsklemme 41 jeder Stufe 10 ist mit einem weiteren Eingang des zusätzlichen NOR-Glieds 21 dieser Stufe 10 verbunden. Die Impulsklemmen 41 der ungeradzahligen und der geradzahligen Stufen sind mit entsprechenden Auslesetakt-Impulsleitungen 42, '43 verbunden.There are 10 separate output lines 36, 37 and 10 for the odd-numbered and even-numbered stages. 38, 39 are provided, which are connected via further NOR elements 34, 35 and diodes 33. The NOR members 34, 35 have further inputs that are connected to the output of the second NOR element 12 and 14, respectively the preceding stage 10 and a readout clock pulse terminal 41 of the following stage 10 connected are. The pulse terminal 41 of each stage 10 is connected to a further input of the additional NOR element 21 of this stage 10 connected. The pulse terminals 41 of the odd and even numbers Steps are with corresponding readout clock pulse lines 42, '43 connected.

Bei einem Einspeichervorgang wird eine konstante positive Spannung an die Impulsklemme 41 jeder Stufe 10 angelegt. Bei einem Auslesevorgang in Seriendarstellung wird eine negative Spannung mit überlagerten positiven Auslesetakt-Impulsen an die Auslesetakt-Impulsleitungen 42, 43 gelegt. Die Auslesetaktimpulse auf den Impulsleitungen 42, 43 sind phasenverschoben gegeneinander.During a storage process, a constant positive voltage is applied to the pulse terminal 41 each Level 10 created. In the case of a read-out process in series display, a negative voltage is also displayed superimposed positive readout clock pulses are applied to the readout clock pulse lines 42, 43. The readout clock pulses on the pulse lines 42, 43 are out of phase with one another.

Die NOR-Glieder 34, 35 verhindern das Auslesen einer gespeicherten Binärzahl einer Stufe 10, solange einem ihrer Eingänge von einem der zweiten NOR-Glieder 12, 14 der vorangehenden Stufe 10 oder der Impulsklemme 41 der folgenden Stufe 10 eine negative Spannung zugeführt ist. Das Auslesen wird erst ermöglicht, wenn die vorangehende Stufe 10 in den der Abwesentheit einer gespeicherten Binärzahl entsprechenden Zustand zurückgestellt ist und wenn ein Auslesetaktimpuls an der Impulsklemme 41 der folgenden Stufe 10 auftritt. Est dann wird beispielsweise von einer geradzahligen Stufe 10 über ein NOR-Glied 34 bzw. 35 auf eine Ausgangsleitung 36 bzw. 39 ein impulsförmiges Null- bzw. Eins-Signal abgegeben. Nach der Abgabe dieses Ausgangsimpulses wirkt ein positiver Zeitimpuls an dem Eingang des zusätzlichen NOR-Glieds 21 dieser Stufe 10, wodurch deren beide Speicherelemente gelöscht werden und die Stufe 10 in den der Abwesenheit einer gespeicherten Binärzahl entsprechenden Zustand zurückgestellt wird. Danach erfolgt in entsprechender Weise das Auslesen der folgenden geradzahligen Stufe 10 und deren Rückstellung.The NOR gates 34, 35 prevent a stored binary number of a stage 10 from being read out for as long one of its inputs from one of the second NOR gates 12, 14 of the preceding stage 10 or the Pulse terminal 41 of the following stage 10 is supplied with a negative voltage. The readout is only made possible if the preceding stage 10 in the corresponding to the absence of a stored binary number State is reset and if a readout clock pulse at the pulse terminal 41 of the following Stage 10 occurs. Est then, for example, from an even-numbered level 10 to a NOR gate 34 or 35 to an output line 36 or 39, a pulse-shaped zero or one signal submitted. After this output pulse has been emitted, a positive time pulse is applied to the input of the additional NOR gate 21 of this stage 10, whereby the two storage elements thereof are deleted and the stage 10 is reset to the state corresponding to the absence of a stored binary number will. The following even-numbered ones are then read out in a corresponding manner Level 10 and its reset.

Bei der ersten Stufe 10 müssen die Spannungen, die bei den übrigen Stufen 10 von den Ausgängen der zweiten NOR-Glieder 12, 14 der vorangehenden Stufe 10 kommen, gesondert zugeführt werden; sie sind negativ während des Einspeichervorganges und positiv während des Auslesevorganges.In the first stage 10, the voltages that are used in the other stages 10 from the outputs the second NOR elements 12, 14 come from the preceding stage 10, are supplied separately; she are negative during the storage process and positive during the readout process.

Da bei dem gezeigten Speicher sowohl das Einspeichern als auch das Auslesen in Parallel- oder in Seriendarstellung erfolgen kann, eignet sich der Speicher zur Verwendung als Parallel-Serien-Waridler oder als Serien-Parallel-Wandler.Since the memory shown is both storing and reading out in parallel or in Serial display can take place, the memory is suitable for use as a parallel series Waridler or as a series-parallel converter.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (1)

1 21 2 mente einer Stufe. Hierzu ist beispielsweise derelements of a level. For example, the Patentanspruch: zweite Eingang des dem ersten Speicherelement einerClaim: second input of the first memory element Stufe zugeordneten UND-Glieds mit demjenigenLevel associated AND gate with that Binärer Digitalspeicher mit mehreren, jeweils Ausgang des zweiten Speicherelementes derselben eine Binärzahl speichernden Stufen, wobei jede 5 Stufe verbunden, der bei gesetztem zweitem Stufe zwei bistabile Speicherelemente mit Setz- Speicherelement nichtleitend ist. Die dritten Ein- und Löscheingang umfaßt, bei Abwesenheit einer gänge der beiden UND-Glieder aller auf die erste gespeicherten Binärzahl beide Speicherelemente Stufe folgenden Stufen sind schließlich jeweils paareiner Stufe gelöscht sind, der gesetzte Zustand weise mit dem Ausgang eines ODER-Gliedes verdes ersten Speicherelements einer Stufe der ge- ίο bunden, dessen Eingänge mit denjenigen Ausgängen speicherten Binärzahl Null und der gesetzte Zu- der beiden Speicherelemente einer vorangehenden stand des zweiten Speicherelements einer Stufe Stufe verbunden sind, die im gesetzten Zustand eines der gespeicherten Binärzahl Eins entspricht und Speicherelementes leitend sind. Insgesamt sind bei ein gesetztes Speicherelement jeweils das Setzen dem bekannten Digitalspeicher somit je Stufe zwei des anderen Speicherelements derselben Stufe 15 UND-Glieder und ein ODER-Glied erforderlich,
verhindert und wobei das Speichern einer Binär- Es ist auch bekannt, Speicherelemente aus jeweilsBinary digital memory with several, each output of the second memory element of the same a binary number storing stages, each 5 stage connected, the two bistable memory elements with set memory element is non-conductive when the second stage is set. The third input and delete input includes, in the absence of a course of the two AND gates of all the stages following the first stored binary number, both storage elements stage are finally each pair of stages are deleted, the set state wisely with the output of an OR gate verdes first storage element a stage of the bound, whose inputs are connected to those outputs stored binary number zero and the set to the two storage elements of a preceding state of the second storage element of a stage stage which corresponds to one of the stored binary number one in the set state and the storage element is conductive . All in all, when a memory element is set, the known digital memory must be set for each stage two of the other memory element of the same stage 15 AND elements and one OR element,
prevented and being storing a binary It is also known to consist of memory elements, respectively zahl in einer Stufe jeweils in Abhängigkeit davon zwei1 NOR-Gliedern zu bilden, von denen eines einen erfolgt, daß in einer vorangehenden Stufe eine Löscheingang aufweist und bei gesetztem Zustand Binärzahl gespeichert ist, dadurch gekenn- des Speicherelementes leitend ist.
zeichnet, daß die Speicherelemente in an sich 20 Der Erfindung liegt die Aufgabe zugrunde, den bekannter Weise aus jeweils zwei NOR-Gliedern schaltungstechnischen Aufwand eines Digitalspei-(11, 12; 13, 14) gebildet sind, von denen eines chers zu verringern.number in a stage, depending on which two 1 NOR elements are formed, of which one takes place, that in a preceding stage has a clear input and when the state is set, binary number is stored, which means that the storage element is conductive.
draws that the memory elements in per se 20 The invention is based on the object of reducing the circuit complexity of a digital memory (11, 12; 13, 14), one of which is known, from two NOR elements. Löscheingänge (15, 17; 16, 18) aufweist und bei Die Aufgabe wird gemäß der Erfindung bei einemThe object is according to the invention with a gesetztem Zustand des Speicherelementes leitend binären Digitalspeicher der eingangs genannten Art ist, daß jeweils der Ausgang des bei gesetztem 25 dadurch gelöst, daß die Speicherelemente in an sich Zustand eines Speicherelements leitenden bekannter Weise aus jeweils zwei NOR-Gliedern geNOR-Glieds. (12, 14) mit einem Löscheingang bildet sind, von denen eines Löscheingänge aufweist (16, 15) des anderen Speicherelements verbunden und bei gesetztem Zustand des Speicherelementes leiist und daß zusätzliche Löscheingänge (17, 18) tend ist, daß jeweils der Ausgang des bei gesetztem der beiden bei gesetztem Zustand der Speicher- 30 Zustand eines Speicherelements leitenden NOR-elemente leitenden NOR-Glieder (12, 14) aller Glieds mit einem Löscheingang des anderen auf. die erste Stufe folgenden Stufen jeweils paar- Speicherelements verbunden ist und daß zusätzliche weise mit . dem Ausgang eines zusätzlichen Löscheingänge der beiden bei gesetztem Zustand der NOR-Glieds (21) verbunden sind, dessen Ein- Speicherelemente leitenden NOR-Glieder aller auf gänge mit den Ausgängen der beiden bei gesetz- 35 die erste Stufe folgenden Stufen jeweils paarweise mit tem Zustand eines Speicherelements leitenden dem Ausgang eines zusätzlichen NOR-Glieds verNOR-Glieder. (12, 14) einer vorangehenden Stufe bunden sind, dessen Eingänge mit den Ausgängen verbunden sind. der beiden bei gesetztem Zustand eines Speicherele-set state of the storage element conductive binary digital memory of the type mentioned is that in each case the output of the set 25 is solved in that the memory elements in per se State of a storage element conducting in a known manner from two NOR elements geNOR element. (12, 14) are formed with a clearing input, one of which has clearing inputs (16, 15) of the other storage element and leiist when the storage element is set and that additional delete inputs (17, 18) tend that each of the output of the set of the two NOR elements that are conductive when the state of a memory element is set conductive NOR elements (12, 14) of all elements with a clear input of the other on. the first stage following stages each pair of storage elements is connected and that additional wise with. the output of an additional reset input of the two when the state of the NOR gate (21) are connected, the storage elements of which are conductive NOR gates all on with the outputs of the two stages following the first stage in each case in pairs tem state of a storage element conductive to the output of an additional NOR element verNOR elements. (12, 14) of a previous stage are linked, the inputs of which are connected to the outputs are connected. of the two when a memory element is set ments leitenden NOR-Glieder einer vorangehendenments conductive NOR elements of a preceding 40 Stufe verbunden sind.40 level are connected. Bei dem erfindungsgemäßen Digitalspeicher wer-In the digital memory according to the invention, Die Erfindung bezieht sich auf einen binären Digi- den die den Binärzahlen entsprechenden Signale untalspeicher mit mehreren, jeweils eine-Binärzahl spei- ter Vermeidung von UND-Gliedern direkt den Setzchernden Stufen, wobei jede Stufe zwei bistabile eingängen der Speicherelemente zugeführt, und die Speicherelemente mit Setz- und Löscheingang um- 45 ODER-Glieder der auf die erste Stufe folgenden Stufaßt, bei Abwesenheit einer gespeicherten Binärzahl fen sind funktionsmäßig durch das zusätzliche beide Speicherelemente einer Stufe gelöscht sind, der NOR-Glied ersetzt. Insgesamt ist somit an Stelle gesetzte Zustand des ersten Speicherelements einer zweier UND-Glieder und eines ODER-Gliedes bei Stufe der gespeicherten Binärzahl Null und der ge- dem erfindungsgemäßen Digitalspeicher je Stufe Iesetzte Zustand des zweiten Speicherele"ments einer 50 diglich ein NOR-Glied erforderlich, wodurch der Stufe der gespeicherten Binärzahl Eins entspricht und Schaltungsaufwand gegenüber dem bekannten Digiein gesetztes Speicherelement jeweils das Setzen des talspeicher wesentlich verringert ist.
anderen Speicherelements derselben Stufe verhindert Die Erfindung wird im folgenden an Hand derThe invention relates to a binary digit the signals corresponding to the binary numbers lower memory with several, each one binary number later avoidance of AND gates directly to the setting stages, each stage being supplied with two bistable inputs of the storage elements, and the storage elements 45 OR gates of the stage following the first stage, in the absence of a stored binary number fen are functionally replaced by the additional two storage elements of a stage, the NOR gate is replaced. Overall, the set state of the first memory element of two AND gates and an OR element at the level of the stored binary number zero and the state of the second memory element set according to the invention for each level of a 50 only require a NOR element , whereby the level corresponds to the stored binary number one and the circuit complexity compared to the known Digiein set storage element in each case the setting of the valley memory is significantly reduced.
other memory element of the same stage prevented. The invention is described below with reference to the und wobei das Speichern einer Binärzahl in einer Zeichnung näher erläutert, in der ein Ausführungs-Stufe jeweils in Abhängigkeit davon erfolgt, daß in 55 beispiel eines binären Digitalspeichers teilweise dareiner vorangehenden Stufe eine Binärzahl gespeichert gestellt ist.and wherein the storage of a binary number is explained in more detail in a drawing, in which an execution stage in each case takes place as a function of the fact that in 55 example of a binary digital memory partially therein previous stage a binary number is stored. ist. Bei dem dargestellten. Ausführungsbeispiel umfaßtis. With the one shown. Embodiment includes Ein Digitalspeicher dieser Art ist bekannt (briti- der Speicher eine Vielzahl von Stufen 10, von denen sehe Patentschrift 892 272). Hierbei ist dem Setzein- in der linken Hälfte der Zeichnung eine ungeradzahgang jedes Speicherelements ein UND-Glied mit drei 60 lige und in der rechten Hälfte eine geradzahlige dar-Eingängen vorgeschaltet. Dem ersten Eingang wird gestellt ist. Jede dieser Stufen 10 kann sich in einem ein Signal dann zugeführt, wenn das zugeordnete von drei Zuständen befinden, die der Abwesenheit Speicherelement entsprechend einer zu speichernden einer gespeicherten Binärzahl, der gespeicherten Bi-Binärzahl gesetzt werden soll. Der zweite Eingang närzahl Null und der gespeicherten Binärzahl Eins dient dazu, das Setzen eines Speicherelements jeweils 65 entsprechen. Jede Stufe 10 umfaßt zwei bistabile dann zu verhindern, wenn das andere Speicherele- Speicherelemente, die von NOR-Gliedern 11, 12 ment derselben Stufe bereits gesetzt ist, d.h. er be- bzw. 13, 14 gebildet sind. NOR-Glieder erzeugen wirkt eine gegenseitige Verriegelung der Speicherele- dann und nur dann ein Ausgangssignal, wenn an kei-A digital memory of this type is known (British memory a multiplicity of stages 10, of which see patent specification 892 272). Here, the set in the left half of the drawing is an odd number Each memory element has an AND element with three 60-lige and an even-numbered dar inputs in the right half upstream. The first input is provided. Each of these levels 10 can turn into one a signal is then supplied when the associated of three states are the absence Storage element corresponding to a stored binary number to be stored, the stored bi-binary number should be set. The second input binary number zero and the stored binary number one is used to set a memory element to correspond to 65 in each case. Each stage 10 comprises two bistable then to prevent when the other storage element storage elements, which are from NOR gates 11, 12 ment of the same level has already been set, i.e. he or 13, 14 are formed. Generate NOR elements there is a mutual locking of the memory elements if and only if there is no output signal
DE19631449337 1962-09-13 1963-09-12 Binary digital storage Expired DE1449337C3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB35025/62A GB981296A (en) 1962-09-13 1962-09-13 Improvements in or relating to digital registers
GB3502563 1963-09-04

Publications (3)

Publication Number Publication Date
DE1449337A1 DE1449337A1 (en) 1970-07-09
DE1449337B2 DE1449337B2 (en) 1973-10-25
DE1449337C3 true DE1449337C3 (en) 1974-05-22

Family

ID=26262549

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631449337 Expired DE1449337C3 (en) 1962-09-13 1963-09-12 Binary digital storage

Country Status (1)

Country Link
DE (1) DE1449337C3 (en)

Also Published As

Publication number Publication date
DE1449337A1 (en) 1970-07-09
DE1449337B2 (en) 1973-10-25

Similar Documents

Publication Publication Date Title
DE1103387B (en) Bistable diode circuit
DE2230733B2 (en) Electronic digital clock
DE1240686B (en) Arrangement to suppress the display of digits meaningless for the value of a number in an electronic number calculator
DE3838940C2 (en)
DE2006987A1 (en) Automatic testing device for computer systems
DE1125208B (en) Electrical comparison circuit system
DE1119567B (en) Device for storing information
DE1268669B (en) Multi-stable circuit
DE1449337C3 (en) Binary digital storage
DE3524797A1 (en) ARRANGEMENT FOR BIT-PARALLEL ADDITION OF BINARY NUMBERS
DE1234054B (en) Byte converter
DE2454745A1 (en) BINARY COUNTER WITH ERROR DETECTION AND CORRECTION OF TEMPORARY ERRORS
DE2618760C3 (en) Semiconductor memory device
DE1250489B (en) I Circuit arrangement for storing blank passwords in an associative memory
DE2703570C2 (en)
DE2522588A1 (en) DRIVER CIRCUIT IN COMPLEMENTARY FIELD EFFECT TRANSISTOR TECHNOLOGY
DE1032321B (en) Circuit for comparing two binary code numbers represented by electrical pulses
DE1240928B (en) DC-coupled electronic binary counter
DE1474041C3 (en) Arrangement for sorting information bit groups recorded in random order
DE19513795C1 (en) Digital phase difference measuring circuit
DE2830467C2 (en) Information processing facility
DE1212152C2 (en) Static counter
DE1115492B (en) Input and output device for magnetic drum storage
DE1105206B (en) Parity bit generator
DE1512235C3 (en) Logical link consisting of a stripline

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee