Claims (3)
1 '- 2 1 '- 2
Die Erfindung betrifft ein Verfahren zur möglichst Block mit 25 Prüfbits in der anderen Hälfte vonThe invention relates to a method for the possible block with 25 check bits in the other half of
fehlerfreien Serienübertragung, insbesondere Funk- -SRI. . — error-free serial transmission, especially wireless -SRI. . -
Übertragung, von binärcodierten Informationen, z. B. Nach der Ümordmrag wird SRI in bekannterTransmission of binary-coded information, e.g. B. After the Umordmrag, SRI becomes better known
Fernschreibzeichen, bei dem aus einem Zeichen Weise gelöscht, so daß eine andere Zeichengruppe
mehrere Prüfbits abgeleitet und . mit übertragen 5 eingegeben werden kann, und der Inhalt von SR 2
werden. wird, gesteuert vom Takt ETW, zm einem Funk-Teletype characters in which one character is erased so that several check bits are derived and another character group. can be entered with transmit 5, and the content of SR 2 can be. is controlled by the clock ETW, for a radio
Bei einem bekannten Verfahren sind den Zeichen, sender TX ausgegeben. Die Eingabe der Bits in SR1
die je η Bits haben, ebenso viele Prüfbits zugeordnet, kann dabei gleichzeitig mit der Ausgabe der Bits
d. h., die Prüfbits werden unmittelbar nach den In- aus SR 2 erfolgen.In a known method, the characters, sender TX are output. The input of the bits in SR1, which each have η bits, assigned as many check bits, can be done simultaneously with the output of the bits, ie the check bits are made immediately after the in from SR 2 .
formationsbits übertragen. Hierbei kann jedoch nur io Die Empfangsseite, die in Fig. 2 dargestellt ist,
ein Fehler pro Zeichen berichtigt werden. ist eine einfache Umkehr der Anordnung nachtransmission bits. Here, however, only io The receiving side, which is shown in Fig. 2,
one error per character must be corrected. is a simple reversal of the arrangement
Mit der Erfindung wird die Berichtigung mehrerer Fig. 1. Die 50-Bit-Gruppe wird vom Funkempfanger
Fehler ermöglicht. RX aufgenommen und gelangt von dort zu einemWith the invention, the correction of several Fig. 1. The 50-bit group is enabled by the radio receiver error. RX recorded and from there arrives at a
Die Erfindung ist dadurch gekennzeichnet, daß vor 50-Bit-Schieberegister SR 3. Die 50 Bits haben noch
der Übertragung die η Informations- und die dazu- 15 diejenige Reihenfolge, in der sie das Schieberegister
gehörigen m Prüfbits von ο Zeichen.getrennt und so SR2 verlassen haben.The invention is characterized in that in front of the 50-bit shift register SR 3. The 50 bits still have the η information sequence and the sequence in which they separate the m test bits belonging to the shift register from ο characters and so on Left SR2 .
umgeordnet werden, daß sich ein Informationsblock Befinden sich alle fünf Zeichen in SR 3, dann wirdbe rearranged so that there is an information block If all five characters are in SR 3, then will
mit on Bits und ein Prüfblock mit om Bits ergeben, ein Satz UND-Schaltungen GS2, gesteuert von einer
deren Bits nacheinander übertragen werden, und daß nicht gezeigten Fehlererkennungseinrichtung EDC,
der Vorgang auf der Empfangsseite entsprechend ao geöffnet, und der Inhalt von SR3 gelangt zu einem
umgekehrt verläuft. zweiten Schieberegister SR4, wobei durch erneutewith on bits and a test block with om bits result in a set of AND circuits GS2, controlled by one of whose bits are transmitted one after the other, and that the error detection device EDC, not shown, opens the process on the receiving side accordingly and the content of SR3 arrives is the other way around. second shift register SR4, with renewed
Die Erfindung wird nun an Hand der Figuren bei- Umordnung die ursprüngliche Reihenfolge wiederspielsweise
näher erläutert. Es zeigt hergestellt wird. Die Bits gelangen dann von SR4 The invention will now be explained in more detail with reference to the figures with rearrangement of the original sequence. It shows being made. The bits then come from SR4
Fig. 1 die Umordnung der Bits auf der Sende- zur FehlererkennungseinrichtungEDC.
seite, 25 Die erneute Umordnung wird nicht näher be-1 shows the rearrangement of the bits on the transmission device for the error detection device EDC.
page, 25 The new rearrangement is not discussed in more detail
F i g. 2 die Rüekordnung der Bits auf der Emp- schrieben, da sie sich aus der vorhergehenden Befangsseite.
Schreibung und der Fig. 2 leicht ableiten läßt. DieF i g. 2 the rearrangement of the bits on the Written, since they result from the previous interception page.
Spelling and Fig. 2 can be easily deduced. the
Fig. 1 zeigt, wie die im 5-Bit-Telegrafencode auf- Zeichen sind mit A bis E und die Bits der Zeichen
tretenden Informationen auf der Sendeseite zu einer mit 1 bis 10 bezeichnet.Fig. 1 shows how the characters in the 5-bit telegraph code are denoted by A to E and the bits of the characters are denoted by 1 to 10 on the transmission side.
bekannten Anordnung T gelangen, die für jedes 30 Man erkennt, daß beim Verlust oder bei einer
5-Bit-Zeichen fünf Prüfbits erzeugt. Am Ausgang Störung der ersten fünf Bits Ai, Bl, Cl, Dl und
treten die Bits in Fünfergruppen, immer abwechselnd El die Wirkung dieselbe ist wie bei fünf getrennten
eine Informationsbitgruppe und eine Prüfbitgruppe, Fehlern. Diese können nach der erneuten Umordauf.
Mit den fünf Prüfbits kann man nur einen ming in bekannter Weise berichtigt werden. Jede
Fehler korrigieren. 35 weitere 5-Bit-Gruppe, die Nachrichten- und Prüfbitsknown arrangement T , which for each 30 It can be seen that five check bits are generated in the event of a loss or a 5-bit character. At the output disturbance of the first five bits Ai, Bl, Cl, Dl and occur the bits in groups of five, always alternating El the effect is the same as with five separate one information bit group and one check bit group, errors. These can be reordered after the renewed. With the five check bits, only one ming can be corrected in a known manner. Correct any mistakes. 35 further 5-bit group, the message and check bits
Die Bitfolge von der Anordnung T gelangt auf ein enthält, wird auf dieselbe Weise berichtigt. In jeder
Schieberegister SR1 mit 50 Stufen so lange, bis die 5-Bit-Gruppe kann ein Einfach- oder Mehrfachfehler
ersten zehn Stufen Al bis AlO ein Zeichen und in einer 5-Bit-Zeit berichtigt werden, vorausgesetzt,
dessen fünf Prüfbits, die zweiten zehn, ein zweites es ist nicht mehr als ein Fehler pro Zeichen bei der
Zeichen usw. enthalten. Danach wird die Eingabe 40 Ausgabe von SR4 vorhanden,
kurzzeitig unterbrochen. Das Auftreten von mehr als einem FehlerblockThe bit sequence from the arrangement T reaches a contains, is corrected in the same way. In each shift register SR1 with 50 stages until the 5-bit group can be a single or multiple error first ten stages A1 to AIO one character and corrected in a 5-bit time, provided its five check bits, the second ten, a second there is no more than one error per character in the characters, and so on. Then the input 40 output from SR4 is available,
briefly interrupted. The occurrence of more than one error block
Jeder Bitabschnitt von SRI ist mit einem Eingang innerhalb der Dauer von fünf Zeichen hängt von der
einer Gruppe von UND-Schaltungen GSl mit zwei Schwundanzahl pro Minute ab. Es ist unwahrschein-Eingängen
verbunden. Diese sind undurchlässig, lieh, daß diese größer als 50 ist; dies entspricht
solange die Zeichen in SRI eingespeichert werden. 45 1000 ms oder acht Zeichen zwischen zwei Schwund-Nach
dem Einspeichern aller fünf Zeichen werden erscheinungen. Es ist daher unwahrscheinlich, daß
die UND-Schaltungen GSl von einer SchaltungDF mehr als ein Fehlerblock innerhalb eines 5-Zeichengeöffnet,
die erkennt, wenn die fünf Zeichen ein- Blocks auftritt,
gespeichert sind. Die Reihenfolge der Codeelemente beim SendenEach bit section of SRI is with an input within the duration of five characters depends on that of a group of AND circuits GS1 with two fading numbers per minute. It is connected to improbable entrances. These are impermeable, borrowed that this is greater than 50; this corresponds to as long as the characters are stored in SRI. 45 1000 ms or eight characters between two fading-After storing all five characters will appear. It is therefore unlikely that the AND circuits GSl of a circuit DF opened more than one error block within a 5-character, which recognizes when the five characters in a block occurs,
are stored. The order of the code elements when sending
Hierbei gelangt der Inhalt von SRI in ein zweites 50 und die AnzaM der Zeichen, die umgeordnet werden,
Schieberegister SR2. Aus dem Verbindungsmuster können verändert werden. Beispielsweise kann die
zwischen den beiden Registern erkennt man, wie die Anzahl der Zeichen auf sieben erhöht oder sie kann
Bits umgeordnet werden. Alle fünf Bits,, die an verkleinert werden, wenn es nützlich ist, den Ab-The content of SRI is transferred to a second 50 and the number of characters that are to be rearranged is transferred to shift register SR2. From the connection pattern can be changed. For example, the one between the two registers can be seen as the number of characters increases to seven or it can be rearranged bits. Every five bits, which are reduced to when it is useful to
10. Stelle stehen, je eines von jedem Zeichen A bis E, stand zwischen Nachrichtenbits und Prüfbits zu vergelangen
in die fünf ersten Stufen von SR Z, alle 55 großem.10th position, one from each character A to E, stood between message bits and check bits to get into the first five levels of SR Z, all 55 capital.
fünf Bits, die an 9. Stelle stehen, gelangen in die Pfltentpt^nriirtre·five bits, which are in the 9th position, get into the plant pt ^ nriirtre
11. bis 15. Stufe, alle 8. Bits in die 21. bis 25. Stufe, i-atentansprucne.11th to 15th level, all 8th bits in the 21st to 25th level, i-atentansprucne.
alle 7. Bits in die 31. bis 35. Stufe und alle 6. Bits 1. Verfahren zur möglichst fehlerfreien Serien-all 7th bits in the 31st to 35th level and all 6th bits in the 1st process for the most error-free serial
in die 41. bis 45. Stufe von SR2. Die fünf 5. Bits Übertragung, insbesondere Funkübertragung, vonin the 41st to 45th level of SR2. The five 5th bits of transmission, especially radio transmission, of
gelangen in die Stufen 6 bis 10, die 4. Bits in die 60 binärcodierten Informationen, z. B. Fernschreib-reach levels 6 to 10, the 4th bits in the 60 binary-coded information, e.g. B. Telex
Stufen 16 bis 20, die 3. Bits in die Stufen 26 bis 30, zeichen, bei dem aus einem Zeichen mehrereLevels 16 to 20, the 3rd bits in levels 26 to 30, characters in which several characters are made from one character
die 2. Bits in die Stufen 36 bis 40 und die 1. Bits in Prüfbits abgeleitet und mit übertragen werden,the 2nd bits are derived in stages 36 to 40 and the 1st bits in check bits and are also transmitted,
die Stufen 46 bis 50. dadurchgekennzeichnet, daß vor derthe stages 46 to 50. characterized in that before the
Es werden auf diese Weise alle Bits der gleichen Übertragung die η Informations- und die dazu-In this way, all bits of the same transmission are the η information and the related
Bitpositionen der ursprünglichen Zeichen neben- 65 gehörigen m Prüfbits von ο Zeichen getrennt undBit positions of the original characters adjacent to 65 associated m check bits separated from ο characters and
einander angeordnet. Die Prüfbits und die Nach- so umgeordnet werden, daß sich ein Infor-arranged one another. The check bits and the following are rearranged so that an information
richtenbits sind somit getrennt, und man hat je einen mationsblock mit on Bits und ein Prüfblock mitDirection bits are thus separated, and you have one mation block with on bits and one check block with
Block mit 25 Informationsbits in der einen und einen om Bits ergeben, deren Bits nacheinander über-Result in a block with 25 information bits in one and one om bit, the bits of which overlap one after the other.
I 298I 298
tragen werden, und daß der Vorgang auf der Empfangsseite entsprechend umgekehrt verläuft.are carried, and that the process is reversed accordingly on the receiving side.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß m = η = ο — 5 ist und daß
bei der Umordnung die Bits gleicher Ordnungszahl der einzelnen Zeichen nebeneinander angeordnet
werden.2. The method according to claim 1, characterized in that m = η = ο - 5 and that in the rearrangement the bits of the same ordinal number of the individual characters are arranged side by side.
3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß ein Serien-Parallel-Wandler (Schieberegister) mit o(m+ri) Stellen zur Aufnahme
der Informations- und der dazugehörigen Prüfbits sowie ebenso viele UND-Schaltungen
vorgesehen sind, deren eine Eingänge entsprechend verschaltet mit den Ausgängen des Schieberegisters
verbunden und deren andere Eingänge zusammengefaßt sind und dann angesteuert werden,
wenn der Serien-Parallel-Wandler gefüllt ist, und daß mit den Ausgängen der UND-Schaltungen
ein Parallel-Serien-Wandler (Schieberegister) verbunden ist, aus dem die umgeordneten
Bits zum Sender ausgegeben werden, und daß auf der Empfangsseite Fehlererkennungsund
Korrektureinrichtungen vorgesehen sind.3. Circuit arrangement for carrying out the method according to claim 1 or 2, characterized in that a series-parallel converter (shift register) with o (m + ri) positions for receiving the information and the associated test bits and as many AND circuits are provided whose inputs are wired accordingly and connected to the outputs of the shift register and whose other inputs are combined and controlled when the series-parallel converter is full, and that a parallel-series converter ( Shift register) is connected, from which the rearranged bits are output to the transmitter, and that error detection and correction devices are provided on the receiving side.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings