DE1294458B

DE1294458B - Method for restoring failed pulses of an essentially equidistant pulse train

Info

Publication number: DE1294458B
Application number: DE1965T0027979
Authority: DE
Inventors: Haller; Dipl-Ing Horst; Ohnsorge; Dipl-Ing Ulrich
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1965-02-12
Filing date: 1965-02-12
Publication date: 1969-05-08

Description

Bei der Übertragung binär verschlüsselter Daten können insbesondere bei der Übertragung über Fernsprechkanäle Zeichen durch Kanalstörungen ausfallen, wodurch sich übertragungsfehler ergeben. Neben den bekannten Verfahren zur Datensicherung, bei denen beispielsweise redundante Codes oder Störungsdetektoren zur physikalischen Störungsüberwachung des übertragenen Signals verwendet werden, ist ein Verfahren zur Impulsregenerierung denkbar, mit dem ebenfalls eine bessere Ausnutzung der Kanalkapazität erreicht würde. Bei diesem Verfahren wurden im Empfänger zu den entsprechenden Zeitpunkten Ersatzzeichen für ausgefallene Zeichen erzeugt, solange die Anzahl der durch Störungen ausgefallenen oder verfälschten Zeichen eine bestimmte Zahl nicht überschreitet.When transmitting binary encrypted data, in particular When transmitting over telephone channels, characters fail due to channel interference, which results in transmission errors. In addition to the known procedures for data backup, in which, for example, redundant codes or fault detectors for physical Interference monitoring of the transmitted signal used is one method for pulse regeneration conceivable, with which also a better utilization of the channel capacity would be achieved. In this procedure, the recipient at the appropriate times Replacement characters for failed characters generated as long as the number of faults failed or corrupted characters does not exceed a certain number.

Hierbei ist von Nachteil, daß ein erheblicher schaltungsmäßiger Aufwand erforderlich wäre, da die Ersatzimpulse bis zum ersten wiederauftretenden Impuls gespeichert werden müßten, um nach dessen Informationsinhalt klassifiziert werden zu können.The disadvantage here is that a considerable amount of circuitry is required would be required as the replacement pulses until the first recurring pulse would have to be stored in order to be classified according to its information content to be able to.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Wiederherstellung ausgefallener Im- pulse einer ini wesentlichen äquidistanten Impulsfolge anzugeben, das die genannten Nachteile vermeidet. Unter einer im wesentlichen äquidistanten Impulsfolge sei eine solche verstanden, die beispielsweise die für die Telegrafie üblichen Toleranzen von ± 20% enthält.The invention has for its object to provide a method that will restore impulses to provide an ini substantially equidistant pulse train, which avoids the disadvantages mentioned. An essentially equidistant pulse sequence is understood to be one which contains, for example, the tolerances of ± 20% customary for telegraphy.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß einer reversiblen Zählanordnung (6) mittels eines monostabilen Schaltelements (1), das durch an seinen Eingang (E) gelangende Impulse in die astabile Lage gekippt wird und beim Ausfallen einer vorgegebenen Zahl von Impulsen in die Ruhelage zurückkehrt, beim Ausfallen von Impulsen Zählimpulse, die gegenüber der Impulsfolge phasenverschoben sind, für die eine Zählrichtung, beim Wiederauftreten der Impulse Zählimpulse für die andere Zählrichtung höchstens bis zur Erreichung der Zählergrundstellung, welche vorzugsweise die Stellung »0« ist, zugeführt werden und daß die Zählimpulse für die zweitgenannte Zählrichtung, die als Maß für die Anzahl ausgefallener Impulse dienen, der Impulsfolge hinzugefügt werden.This object is achieved according to the invention in that a reversible counting arrangement (6) by means of a monostable switching element (1), which is tilted into the astable position by pulses arriving at its input (E) and returns to the rest position when a predetermined number of pulses fail , when pulses fail, counting pulses that are out of phase with the pulse train are supplied for one counting direction, when the pulses occur again, counting pulses for the other counting direction are supplied at most until the counter has reached its basic position, which is preferably the "0" position, and that the counting pulses for the second-mentioned counting direction, which serve as a measure for the number of failed pulses, can be added to the pulse train.

Es hat sich als günstig erwiesen, beim überschreiten einer vorgegebenen Zahl wiederherzustellender Impulse ein Alarmsignal abzugeben.It has proven to be beneficial when exceeding a predetermined value Number of pulses to be restored to emit an alarm signal.

Das erfindungsgemäße Verfahren zeichnet sich besonders dadurch aus, daß die Richtigkeit der Wiederherstellung gut gewährleistet ist, weil erst bei den wiedereintreffenden Impulsen der Wiederherstellungsvorgang eingeleitet wird.The method according to the invention is particularly characterized by that the correctness of the restoration is well guaranteed, because only with the the recovery process is initiated.

Das monostabile Schaltelement besteht vorzugsweise aus einer Schmitt-Triggerschaltung mit einem am Eingangskreis liegenden Kondensator, von dessen Ladezustand der Kippzustand der Stufe abhängt und dem die Eingangsimpulse niederohmig zugeführt werden, so daß dieser während der Dauer der Eingangsimpulse schnell so weit aufgeladen wird, daß die Kippstufe sicher in den astabilen Kippzustand kippt, wobei die Entladezeitkonstante des Kondensators die Breite der Ausgangsimpulse bestimmt. Dabei kann die Aufladung dieses Kondensators durch einen von den Eingangsimpulsen gesteuerten, aus einem Transistor gebildeten niederohmigen Schalter erfolgen, während der Entladestrom des Kondensators dem Schmitt-Triggereingang zur Steuerung der Kippstufe in den astabilen Zustand zugeführt wird.The monostable switching element preferably consists of a Schmitt trigger circuit with a capacitor connected to the input circuit, the state of charge of which changes the breakdown state depends on the stage and to which the input pulses are fed with low resistance, so that this is charged so quickly during the duration of the input pulses that the flip-flop securely tilts into the astable tilting state, whereby the discharge time constant of the capacitor determines the width of the output pulses. In doing so, the charging this capacitor by one controlled by the input pulses, from one Low-resistance switch formed by the transistor take place during the discharge current of the capacitor to the Schmitt trigger input to control the multivibrator in the astable State is supplied.

Die reversible Zählanordnung kann beispielsweise aus einem vorwärts und rückwärts zählenden Dualzähler bestehen. Ebenso ist es möglich, die reversible Zählanordnung in Form eines mehrstufigen reversiblen Schieberegisters auszubilden. Als besonders günstig hat es sich erwiesen, die reversible Zähanordnung in Form eines mehrstufigen reversiblen rückgekoppelten Schieberegisters auszubilden, bei dem die Rückkopplung in der einen Schieberichtung über Antivalenzglitder und in der anderen Schieberichtung über Äquivalenzglieder erfolgt. Ein solches reversibles rückgekoppeltes Schieberegister, das eine Maximalperiode aufweist, hat gegenüber den vorhergenannten Ausbildungen der reversiblen Zählanordnung mit einem mehrstufigen reversiblen Schieberegister den Vorteil, daß es zur Regenerierung von (n - 1) ausgefallenen Eingangsimpulsen nicht n Registerstufen benötigt, sondern nur Id n Registerstufen, wobei Id n den Logarithmus von n zur Basis 2 bedeute. Sollen beispielsweise sieben ausgefallene Eingangsimpulse regeneriert werden, so sind statt acht Registerstufen bei dem reversiblen rückgekoppelten Schieberegister lediglich drei Registerstufen notwendig.The reversible counting arrangement can for example consist of an upward and downward counting dual counter. It is also possible to design the reversible counting arrangement in the form of a multi-stage reversible shift register. It has proven to be particularly favorable to design the reversible counting arrangement in the form of a multi-stage reversible feedback shift register in which the feedback takes place in one shift direction via antivalence elements and in the other shift direction via equivalent elements. Such a reversible feedback shift register, which has a maximum period, has the advantage over the aforementioned designs of the reversible counting arrangement with a multi-stage reversible shift register that it does not require n register stages to regenerate (n - 1) failed input pulses, but only Id n register stages, where Id n is the logarithm of base 2 n. If, for example, seven failed input pulses are to be regenerated, only three register stages are necessary instead of eight register stages in the reversible feedback shift register.

Die Erfindung soll im folgenden an Hand der in den F i g. 1 bis 3 dargestellten Ausführungsbeispiele noch etwas näher erläutert werden.In the following, the invention is intended to be based on the FIGS. 1 to 3 illustrated embodiments are explained in somewhat more detail.

Wie die F i g. 1 zeigt, gelangen die Eingangsimpulse vom Eingang E einerseits direkt über eine Oder-Schaltung 5 auf den Ausgang A. Andererseits gelangen sie auf den Eingang eines monostabilen Schaltelements 1, das sich in der astabilen Lage befindet, solange kein Eingangsimpuls ausfällt. In dieser Lage ist der Schalter 2 geöffnet, so daß der reversiblen Zählordnung 6, die in diesem Fall beispielsweise aus einem vorwärts und rückwärts zählenden Dualzähler besteht, keine Taktimpulse T, zur Vorwärtszählung zugeführt werden. Diese Taktimpulse T, arbeiten mit einer solchen Taktfrequenz, daß zwischen zwei Eingangsimpulsen jeweils ein Taktimpuls T, zur Verfügung steht. Solange alle Stufen des Dualzählers 6 in der Stellung »0« stehen, ist es durch eine »0«-Koinzidenz 7 sowie eine Und-Schaltung 4 gewährleistet, daß auch der Schalter 3 geöffnet ist, so daß dem Zähler 6 auch keine Taktimpulse TR zur Rückwärtszählung zugeführt werden können. Fallen Eingangsimpulse aus, so kippt das monostabile Schaltelement in seine Ruhelage zurück und schließt damit den Schalter 2. Dadurch wird im folgenden der Zähler 6 durch die Taktimpulse T, vorwärts geschaltet. Falls alle Stufen des Dualzählers die Stellung »l« einnehmen, wird über eine weitere Koinzidenzschaltung 7a ein Alarmsignal S abgegeben. Treffen jedoch vor dem Auslösen des Signals S wieder Eingangsimpulse ein, so kippt das monostabile Schaltelement 1 wieder in die astabile Lage. Damit wird der Schalter 2 geöffnet sowie der Schalter 3 geschlossen, da nunmehr keine »0«-Koinzidenz unter den Ausgängen des Zählers 6 vorliegt. Mittels der Taktimpulse TR wird der Zähler wieder rückwärts geschaltet, bis er seine Ausgangsstellung, in der alle Stufen auf »0« stehen, erreicht hat, wodurch der Schalter 3 wieder geöffnet wird. Die Taktimpulse TR gelangen während des Zurückschaltens des Zählers gleichzeitig über die Oder-Schaltung und auf den Ausgang A, von dem sie als regenerierte Impulse abgreifbar sind. Die Frequenz der Taktimpulse TR ist dabei frei wählbar. Fallen während des Zurückschaltens weitere Eingangsimpulse aus, so schalten die Taktimpulse T, den Zähler wieder vorwärts, bis neue Eingangsimpulse empfangen werden.As the F i g. 1 shows, the input pulses from input E on the one hand pass directly via an OR circuit 5 to output A. On the other hand, they pass to the input of a monostable switching element 1, which is in the astable position as long as no input pulse fails. In this position, the switch 2 is open, so that the reversible counting arrangement 6, which in this case consists for example of an upward and downward counting dual counter, no clock pulses T are supplied for upward counting. These clock pulses T operate at such a clock frequency that a clock pulse T is available between two input pulses. As long as all stages of the dual counter 6 are in the "0" position, a "0" coincidence 7 and an AND circuit 4 ensure that the switch 3 is also open, so that the counter 6 does not receive any clock pulses TR Down counting can be fed. If input pulses fail, the monostable switching element tilts back into its rest position and thus closes switch 2. As a result, the counter 6 is subsequently switched forward by the clock pulses T 1. If all stages of the dual counter are in position "1" , an alarm signal S is emitted via a further coincidence circuit 7a. If, however, input pulses arrive again before the signal S is triggered, the monostable switching element 1 flips back into the astable position. This opens switch 2 and closes switch 3 , since there is now no “0” coincidence among the outputs of counter 6 . The counter is switched backwards again by means of the clock pulse TR until it has reached its starting position in which all levels are at "0" , whereby switch 3 is opened again. While the counter is being switched back, the clock pulses TR arrive at the same time via the OR circuit and output A, from which they can be tapped as regenerated pulses. The frequency of the clock pulses TR can be freely selected. If further input pulses fail while switching back, the clock pulses T, switch the counter forward again until new input pulses are received.

In der F i g. 2 ist der Fall dargestellt, daß die reversible Zählanordnung aus einem mehrstufigen reversiblen Schieberegister besteht. Das Schieberegister wird über zwei Taktleitungen in verschiedenen Richtungen betrieben. Der Takt zum Vorwärtsschieben wird über den Schalter2, der Takt zum Rückwärtsschieben über den Schalter3 zugeführt. Fallen in diesem Fall Eingangsimpulse aus, so wird der Schalter2 geschlossen. Damit nimmt das Schieberegister im Takt der Taktimpulse T, am Ein-.gang der ersten Stufe 8 »l«-Signale auf. Nach n Taktimpulsen entsprechend n ausgefallenen Eingangsimpulsen erscheint die erste »l« am Ausgang der letzten Stufe 11 des Schieberegisters. Dieses »l«-Signal wird als AlarinsignalS gewertet. Treten vor dem Auslösen des Alarmsignals wieder Eingangsimpulse auf, so wird dann äquivalent zu dem Ausführungsbeispiel der F i g. 1 der Schalter 2 geöffnet und der Schalter 3 geschlossen, wodurch das Schieberegister mittels der Taktimpulse TR in Rückwärtsrichtung betrieben wird, wobei am Eingang der letzten Stufe 11 des Schieberegisters »0«-Signale in das Register aufgenommen werden. Erreicht das Schieberegister seine Ausgangsstellung, d. h., erscheint am Ausgang der ersten Stufe 8 des Schieberegisters wieder eine »0«, so wird der Schalter 3 über die Und-Schaltung 4 geöffnet. Bei der beschriebenen Ausbildung der reversiblen Zählanordnung als Schieberegister können auch beliebige Kombinationen von »0« und »l« in das Schieberegister eingespeichert werden, die sodann invers abgerufen werden.In FIG. 2 shows the case in which the reversible counting arrangement consists of a multi-stage reversible shift register. The shift register is operated in different directions via two clock lines. The clock for pushing forward is fed via switch 2, the clock for pushing backwards via switch 3. If input pulses fail in this case, switch 2 is closed. The shift register thus picks up 8 "1" signals at the input of the first stage in time with the clock pulses T i. After n clock pulses corresponding to n failed input pulses, the first "1" appears at the output of the last stage 11 of the shift register. This "1" signal is evaluated as an alarm signal S. If input pulses occur again before the alarm signal is triggered, then this is equivalent to the exemplary embodiment in FIG. 1, the switch 2 is opened and the switch 3 is closed, whereby the shift register is operated in the reverse direction by means of the clock pulses TR, with "0" signals being received in the register at the input of the last stage 11 of the shift register. When the shift register reaches its starting position, i. In other words, if a “0” appears again at the output of the first stage 8 of the shift register, then switch 3 is opened via AND circuit 4. With the described design of the reversible counting arrangement as a shift register, any combinations of “0” and “1” can also be stored in the shift register, which are then inversely called up.

In der F i g. 3 ist ein besonders günstiges Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung dargestellt, bei dem die reversible Zählanordnung aus einem mehrstufigen reversiblen rückgekoppelten Schieberegister besteht. Dieses Schieberegister, das in dem ausgeführten Beispiel aus drei Registerstufen 12, 13 und 14 besteht, weist sowohl in Vorwärts- als auch in Rückwärtsrichtung Rückkopplungszweige auf, wobei in Vorwärtsrichtung die Information der letzten Stufe 14 auf den Eingang der ersten Stufe 12 und der zweiten Stufe 13 mittels Antivalenzglieder 15 und 16 rückgekoppelt wird, während in Rückwärtsrichtung die Information vom Ausgang der ersten Stufe 12 auf den Eingang der Stufe 12 und der letzten Stufe 14 über Äquivalenzglieder 17 und 18 rückgekoppelt wird. Ein solches reversibles rückgekoppeltes Schieberegister mit drei Stufen weist eine Maximalperiode von n = 7 auf, d. h. nach sieben Taktimpulsen erreicht das Schieberegister jeweils seine Ausgangsstellung, die durch eine »0«-Stellung aller Registerstufen gekennzeichnet ist. Die Funktionsweise der in der F i g. 3 dargestellten Schaltungsanordnung ist denen der in den F i g. 1 und 2 dargestellten Schaltungsanordnungen äquivalent. Der Unterschied besteht lediglich darin, daß das Alarmsignal vom Ausgang einer Und-Schaltung 20 abgreifbar ist, deren Eingänge einerseits mit dem nicht invertierten Ausgang der »0«-Koinzidenzschaltung 7 und andererseits über eine Verzögerungsschaltung 19 mit der Taktleitung für den Vorwärtsschiebetakt T, verbunden ist.In FIG. 3 shows a particularly advantageous exemplary embodiment of a circuit arrangement according to the invention, in which the reversible counting arrangement consists of a multi-stage reversible feedback shift register. This shift register, which consists of three register stages 12, 13 and 14 in the example shown, has feedback branches in both the forward and backward directions, with the information from the last stage 14 being sent to the input of the first stage 12 and the second stage in the forward direction 13 is fed back by means of antivalence elements 15 and 16 , while in the reverse direction the information is fed back from the output of the first stage 12 to the input of stage 12 and the last stage 14 via equivalence elements 17 and 18 . Such a reversible feedback shift register with three stages has a maximum period of n = 7 , i.e. H. after seven clock pulses the shift register reaches its starting position, which is indicated by a "0" position for all register levels. The functioning of the in FIG. 3 is the circuit arrangement shown in FIGS. 1 and 2 shown circuit arrangements are equivalent. The only difference is that the alarm signal can be tapped from the output of an AND circuit 20, the inputs of which are connected on the one hand to the non-inverted output of the "0" coincidence circuit 7 and on the other hand via a delay circuit 19 to the clock line for the forward shift clock T. .

Claims

Claims: 1. A method for restoring failed pulses of an essentially equidistant pulse sequence, characterized in that a reversible counting arrangement (6) by means of a monostable switching element (1) which is tilted into the astable position by pulses arriving at its input (E) and returns to the idle position when a specified number of pulses fails, when pulses fail, counting pulses that are out of phase with the pulse sequence for one counting direction, when the pulses recur, counting pulses for the other counting direction at most until the counter has reached its basic position, which is preferably the position "0" is supplied, and that the counting pulses for the second-mentioned counting direction are added to the pulse train.

2. The method according to claim 1, characterized in that when a predetermined number of failed pulses is exceeded, an alarm signal (S) is emitted. 3. The method according to claim 1 or 2, characterized in that a Schmitt trigger circuit with a capacitor lying in the input circuit is used as the monostable switching element (1) , the state of charge of the capacitor depends on the state of charge of the stage and to which the input pulses are supplied with low resistance, so that this is charged so quickly during the duration of the input pulses that the flip-flop safely flips into the astable state, the discharge time constant of the capacitor determining the width of the output pulses. 4. The method according to any one of claims 1 to 3, characterized in that a forward and backward counting dual counter is used as the reversible counting arrangement (6). 5. The method according to any one of claims 1 to 3, characterized in that a multi-stage reversible shift register (8, 9, 10, 11) is used as the reversible counting arrangement (6). 6. The method according to any one of claims 1 to 3, characterized in that a multi-stage reversible feedback shift register (12, 13, 14) is used as the reversible counting arrangement (6) , in which the feedback in one shift direction via antivalence elements (15, 16 ) and in the other sliding direction via equivalent elements (17, 18) .