DE1294073B

DE1294073B - Device for the solution of difference equations

Info

Publication number: DE1294073B
Application number: DE1960L0036658
Authority: DE
Inventors: Dr Phil Nat Gerd; Schneider
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1960-07-23
Filing date: 1960-07-23
Publication date: 1969-04-30

Description

Die Erfindung betrifft eine Einrichtung zur Lösung von Differenzengleichungen.The invention relates to a device for solving difference equations.

Die allgemeine Form einer Differenzengleichung ist gegeben durch: 0 (3'n, Yn+l ... yn+k, n) = 0. (1) k nennt man die Ordnung der Differenzengleichung. n = 0, 1, 2 ... (ganzzahlige Werte). Die Lösung einer solchen Differenzengleichung ist die Folge y., d. h. die Folge der Werte yo, y1 . . . yn. Die Folge yn+l ist dabei eine Zahlenfolge, die um ein Glied gegenüber der Zahlenfolge y. verschoben ist, d. h. für n = 0,1... die Folge der Werte y1, y2 . . . yn+l. In einer Analogie zu den Differentialgleichungen entspricht yn+l dem Glied mit der kleinsten Ableitung (y'), y.+2 dem Glied mit der nächsthöheren Ableitung (y").The general form of a difference equation is given by: 0 (3'n, Yn + l ... yn + k, n) = 0. (1) k is called the order of the difference equation. n = 0, 1, 2 ... (integer values). The solution of such a difference equation is the sequence y., Ie the sequence of the values yo, y1. . . yn. The sequence yn + l is a number sequence that is one term compared to the number sequence y. is shifted, ie for n = 0.1 ... the sequence of values y1, y2. . . yn + l. In an analogy to the differential equations, yn + 1 corresponds to the term with the smallest derivative (y '), y. + 2 to the term with the next higher derivative (y ").

Löst man nun die Gleichung (1) analog zu der Behandlung von Differentialgleichungen »nach dem höchsten Index« auf, so ist Yn+k = F (yn, yn+l . . . yn+x-l, n). (2) F bedeutet hierbei eine beliebige mathematische Vorschrift, in welcher Weise die Glieder des Klammerausdruckes zu behandeln sind. Beispielsweise kann F bedeuten, daß die Glieder des Klammerausdruckes addiert werden sollen, so daß in diesem Falle Gleichung (2) lautet Yn+k = Yn+l + # # . + yn+k-1 + n. (3) Dabei sei darauf hingewiesen, daß die Abhängigkeit der Größe yn+k von n auch in Abhängigkeit der Größe yn+k von anderen, durch n erklärten Zahlenfolgen an+k . . . an hinauslaufen kann. Da F eine beliebige Vorschrift ist, ergeben sich somit die mannigfaltigsten Gleichungstypen. Es ist deshalb zweckmäßig, die Erfindung an Hand von einfachen typischen Beispielen zu erläutern, ohne sie jedoch auf diese Beispiele beschränken zu wollen.If one solves the equation (1) in analogy to to the treatment of differential equations "to the highest index," as is Yn + k = F (yn, yn + l... Yn + xl, n). (2) F here means any mathematical rule in which the terms of the expression in brackets are to be treated. For example, F can mean that the terms of the expression in brackets are to be added, so that in this case equation (2) reads Yn + k = Yn + 1 + # # . + Yn + k-1 + n. (3) It should be noted that the dependence of yn + k k n y n as a function of the size +, k from others by n declared number sequences in +. . . can amount to. Since F is an arbitrary rule, the most varied types of equations result. It is therefore expedient to explain the invention using simple, typical examples, without, however, wishing to restrict it to these examples.

Differenzengleichungen werden bisher vorzugsweise mit digitalen Mitteln, insbesondere mit einem Digitalrechner gelöst. Zur Lösung des gestellten Problems bietet sich des weiteren ein elektronischer Ziffernintegrator an, der eine Zwischenstellung zwischen einem reinen Digitalrechner und einem Analogrechner einnimmt.Up to now, difference equations are preferably used digitally, solved in particular with a digital computer. To solve the problem posed There is also an electronic digit integrator that provides an intermediate position between a pure digital computer and an analog computer.

Aufgabe der Erfindung ist es, Differenzengleichungen mit analogen Mitteln zu lösen. Insbesondere sollen Differenzengleichungen auf einem elektrischen Analogrechner gelöst werden.The object of the invention is to compare difference equations with analog Funds to solve. In particular, differential equations should be based on an electrical Analog computer can be solved.

Wie bereits eingangs erwähnt worden ist, ist die Lösung einer Differenzengleichung gegeben durch die Folge yn, d. h. die Folge yo, y1, Y2 ... y.. Die Folge y.+1 ist dabei eine Zahlenfolge, die um ein Glied gegenüber der Zahlenfolge y. verschoben ist, d. h. für n = 0, 1, 2 ... n die Folge der Werte y1, y2, y3 . . . y.+1. Stellt man die in den Differenzengleichungen auftretenden Zahlenfolgen als Stufen einer Treppenfunktion y(t) dar, so entspricht, wenn die Zahlenfolge yn+k einer Treppenfunktion y(t) entspricht, die Zahlenfolge yn+k-1 einer Treppenfunktion y(t_T), d. h. einer Treppenfunktion, die um eine Stufenbreite T gegenüber der der Zahlenfolge yn+k zugeordneten Treppenfunktion verzögert ist. Es bietet sich also an, aus der Folge yn+k die Folgen yn+k-h yn+k-2-## Yn durch entsprechende Verzögerung der der Folge yn+k zugeordneten Treppenfunktion zu erzeugen, analog wie man bei Differentialgleichungen aus dem Glied mit der höchsten Ableitung durch stufenweise Integration mittels Integratoren die Glieder mit entsprechend niedrigen Ableitungen erhält. Als verzögernde Elemente bieten sich wiederum Totzeitglieder an, wie sie in bekannter Weise auf dem Analogrechner realisiert werden können. Wenig geeignet sind hierbei Nachbildungen von Totzeitgliedern mittels rationaler Übertragungsglieder, da sie einmal sehr aufwendig sind und zum anderen eben nur Nachbildungen darstellen. Wesentlich besser geeignet von dem Gesichtspunkt des Aufwandes und der Genauigkeit sind Totzeitglieder, die durch Abtastglieder realisiert werden.As already mentioned at the beginning, the solution of a difference equation is given by the sequence yn, ie the sequence yo, y1, Y2 ... y .. The sequence y. + 1 is a number sequence that is one term compared to the number sequence y. is shifted, ie for n = 0, 1, 2 ... n the sequence of values y1, y2, y3 . . . y. + 1. If the sequence of numbers occurring in the difference equations is represented as steps of a step function y (t), if the sequence yn + k corresponds to a step function y (t), the sequence yn + k-1 corresponds to a step function y (t_T), i.e. a step function which is delayed by a step width T compared to the step function assigned to the sequence of numbers yn + k. It is therefore advisable to generate the sequences yn + kh yn + k-2 - ## Yn from the sequence yn + k by correspondingly delaying the step function assigned to the sequence yn + k, analogous to how one can use differential equations from the term with the highest derivation through gradual integration by means of integrators, the terms with correspondingly low derivation are obtained. Dead time elements, as they can be implemented in a known manner on the analog computer, are again available as delaying elements. Replicas of dead time elements by means of rational transfer elements are not very suitable here, since they are on the one hand very complex and on the other hand only represent simulations. From the point of view of complexity and accuracy, dead time elements that are implemented by sampling elements are much more suitable.

In beiden Fällen treten jedoch Schwierigkeiten dergestalt auf, daß es nicht möglich ist, durch Hintereinanderschalten mehrerer Totzeitglieder eine vorgebbare Treppenfunktion um eine der Anzahl der Totzeitglieder entsprechende Anzahl von Treppenstufen zu verzögern. Des weiteren macht sich die fehlende gegenseitige Entkopplung der Totzeitglieder in der Weise bemerkbar, daß das sich jeweils verändernde Ausgangssignal eines Totzeitgliedes das Eingangssignal des nachfolgenden Totzeitgliedes in einem Zeitpunkt verändert, wo dies noch nicht der Fall sein dürfte. Dies führt zu völlig falschen Lösungen der Differenzengleichungen. Abhilfe könnte hier geschaffen werden durch Zwischenschalten eines Hilfsspeichers zwischen die jeweiligen Totzeitglieder, wobei der Hilfsspeicher nichts zur Totzeit beiträgt, sondern nur entkoppelnde Eigenschaften besitzt, oder eben durch Verwendung anderer Totzeitglieder, so z. B. Magnetbänder als Laufzeitspeicher. Letztere Maßnahme ist dann nicht brauchbar, wenn man sich bei der Lösung der gestellten Aufgabe nur der Elemente eines Analogrechners bedienen will.In both cases, however, difficulties arise that it is not possible to create one by connecting several dead time elements in series specifiable step function by a number corresponding to the number of dead time elements of stairs to delay. Furthermore, the missing makes each other Decoupling of the dead time elements in such a way noticeable that the changing Output signal of a dead time element is the input signal of the subsequent dead time element changed at a time when this should not yet be the case. this leads to to completely wrong solutions of the difference equations. A remedy could be created here are saved by interposing an auxiliary storage device between the respective dead time elements, whereby the auxiliary memory does not contribute anything to the dead time, but only decoupling properties owns, or by using other dead time elements, such. B. Magnetic tapes as runtime memory. The latter measure is then useless when you are only use the elements of an analog computer when solving the task at hand want.

Die Erfindung betrifft eine Einrichtung zur Lösung einer Differenzengleichung yn+k = F (Yn, Yn+l ... yn+k-l, n) mit Mitteln des Analogrechners, bei der die Zahlenfolgen der Differenzengleichung jeweils durch eine Treppenfunktion, deren Stufenhöhen ein Maß für die Werte der Glieder der entsprechenden Zahlenfolgen sind, dargestellt und einmal durch mindestens ein Totzeitglied, das aus einer Folge die Folge mit einem um Eins kleineren Index erzeugt, zum anderen durch eine Einrichtung, die gemäß der mathematischen Vorschrift F aufgebaut ist, verarbeitet werden und bei der die der Folge y., der Lösungsfolge, zugeordnete Treppenfunktion aus dem System abgezweigt wird und die Stufenhöhen dieser Funktion mit bekannten Registriereinrichtungen ausgewertet werden. Die obengenannten Schwierigkeiten werden dadurch vermieden, daß die Totzeitglieder jeweils durch die Serienschaltung von n (n = 2, 3 ... ), vorzugsweise zwei Abtastgliedern gleicher Tastperiode realisiert sind und die Tastperiode der Abtastglieder untereinander um 1/n, vorzugsweise um eine halbe Tastperiode verschoben ist.The invention relates to a device for solving a difference equation yn + k = F (Yn, Yn + l ... yn + kl, n) by means of the analog computer, in which the number sequences of the difference equation are each represented by a step function, the step heights of which are a measure for the values of the members of the corresponding number sequences are represented and processed on the one hand by at least one dead time member, which generates the sequence with an index smaller by one from a sequence, on the other hand by a device that is constructed according to the mathematical rule F, and at which the step function assigned to the sequence y., the solution sequence, is branched off from the system and the step heights of this function are evaluated with known recording devices. The above-mentioned difficulties are avoided in that the dead time elements are implemented in each case by the series connection of n (n = 2, 3 ... ), preferably two sampling elements with the same sampling period, and the sampling period of the sampling elements among one another by 1 / n, preferably by half a sampling period is shifted.

Die für die Realisierung der in dem Totzeitglied auftretenden Totzeitglieder im besonderen vorgesehenen Abtastglieder sind Übertragungsglieder, die den Wert der Eingangsgröße zu bestimmten, um einen Zeit abschnitt auseinanderliegenden Zeitpunkten erfassen. während des Zeitabschnittes die jeweils erfaßte Ein. gangsgröße speichern und als Ausgangsgröße wieder geben. Ein Abtastglied formt somit eine stetige Ein gangsfunktion in eine Treppenkurve um. Ist der Zeit abschnitt zwischen zwei Abtastpunkten, d. h. die Ab tastperiode konstant, so ist auch die Stufenbreite de Treppenfunktion konstant. Die Stufenhöhe hängt von dem jeweilig erfaßten Wert der Eingangsgröße ab.The for the implementation of the dead time elements occurring in the dead time element in particular provided scanning elements are transmission elements, which the value the input variable at certain points in time that are separated by a time segment capture. during the period of time the respectively recorded on. save the input variable and give it back as a starting point. A sensing element thus forms a continuous one function in a stepped curve. Is the time segment between two sampling points, d. H. From the sampling period constant, so is the step width de Staircase function constant. The height of the step depends on the value of the input variable recorded away.

Derartige Abtastglieder sind bereits in der Literatur beschrieben worden, so z. B. in der Zeitschrift »IRE-Transactions an Electronic Computers«, Dezember 1956, S. 197 bis 202.Such scanning elements have already been described in the literature been, so z. B. in the journal "IRE-Transactions an Electronic Computers", December 1956, pp. 197 to 202.

Bei der erfindungsgemäßen Realisierung der Totzeitglieder wird das Totzeitglied aus einer Serienschaltung von vorzugsweise zwei Abtastgliedern mit gleicher Tastperiode aufgebaut, wobei die Tastperiode gleich der Stufenbreite gewählt ist. Der Abtastzeitpunkt ist dabei um eine halbe Tastperiode gegenseitig zu verschieben. Auf diese Weise kann man die Treppenfunktion exakt um eine Stufenbreite verzögern. Die Totzeit ist somit gleich der Abtastperiode.In the implementation of the dead time elements according to the invention, that is Dead time element from a series circuit of preferably two sampling elements with built up with the same keying period, the keying period being chosen to be equal to the step width is. The sampling time is mutually shifted by half a sampling period. In this way, the staircase function can be delayed exactly by one step width. The dead time is thus equal to the sampling period.

Abtastglieder lassen sich mit einfachen Mitteln realisieren. Dadurch hat man den großen Vorteil, daß die erfindungsgemäß aufgebaute Einrichtung zur Lösung von Differenzengleichungen nur einen relativ geringen Aufwand erfordert.Scanning elements can be implemented with simple means. Through this one has the great advantage that the device constructed according to the invention for the solution of difference equations only requires relatively little effort.

Aus dem vorstehend erläuterten Übertragungsverhalten eines Abtastgliedes geht hervor, daß der wesentliche Bestandteil des Abtastgliedes ein Speicher ist. Dieser wird im einfachsten Falle durch einen Kondensator realisiert. Man kann an sich auch andere bekannte kontinuierlich arbeitende Speicheranordnungen verwenden. Grundsätzlich ist es auch möglich, digitale Speicheranordnungen zu verwenden. Zu diesem Zweck müßte jedoch ein Analog-Digital- bzw. Digital-Analog-Wandler vorgesehen werden, was wiederum einen hohen Aufwand bedeutet.From the transmission behavior of a scanning element explained above it can be seen that the essential component of the scanning element is a memory. In the simplest case, this is implemented by a capacitor. One can at other known continuously operating memory arrangements can also be used. In principle, it is also possible to use digital storage arrangements. to however, an analog-to-digital or digital-to-analog converter would have to be provided for this purpose which in turn means a lot of effort.

Zum Aufbau eines Abtastgliedes ist weiterhin ein gesteuertes Schaltelement notwendig, das den Wert der Eingangsgröße zu bestimmten Zeitpunkten auf den Speicher weiterleitet. Als Schaltelemente können beispielsweise Relais, elektronische Schalter, wie Diodenschalter, Röhrenschalter, Transistorschalter usw., angewendet werden. Die Steuerung des Schalters kann so erfolgen, daß sich der Speicher während der Schließzeit des Schalters auf den jeweiligen Wert der Eingangsgröße auflädt. Während der Öffnungszeit des Schalters soll der Speicher den erfaßten Wert der Eingangsgröße speichern.A controlled switching element is also used to set up a scanning element necessary that the value of the input variable at certain times on the memory forwards. Relays, electronic switches, such as diode switches, tube switches, transistor switches, etc., can be applied. The control of the switch can be done so that the memory during the Closing time of the switch charges to the respective value of the input variable. While the opening time of the switch should store the recorded value of the input variable to save.

Die Ausgangsgröße des Speichers liefert somit die gewünschte Treppenfunktion.The output size of the memory thus provides the desired staircase function.

Nach einem weiteren Merkmal der Erfindung wird das Abtastglied der Einrichtung zur Lösung von Differenzengleichungen aus einer Parallelschaltung eines Kondensators und eines Verstärkers als Speicher aufgebaut, in dessen Eingang ein von einer Steuerspannung betätigter Schalter liegt, über den der Speicher während der Schließdauer über Widerstände auf- und entladen wird.According to a further feature of the invention, the scanning member is the Device for solving difference equations from a parallel connection of a Capacitor and an amplifier built as a memory, in its input a is operated by a control voltage switch, via which the memory during the closing time is charged and discharged via resistors.

Dieser Aufbau des Abtastgliedes mit Mitteln der Analogrechnertechnik hat bezüglich der Einrichtung zur Lösung von Differenzengleichungen den großen Vorteil, daß die Totzeitglieder der Einrichtung zur Lösung von Differenzengleichungen auf einem elektrischen Analogrechner nachgebildet werden können. Die Nachbildung von rationalen Übertragungsgliedern sowie von Kennliniengliedern multiplikativer Glieder ist bekannt und kann mit den bekannten Methoden erfolgen.This structure of the scanning element with means of analog computer technology has the great advantage with regard to the device for solving difference equations, that the dead time elements of the device for solving difference equations can be modeled on an electrical analog computer. The replica of rational transfer elements as well as characteristic curve elements multiplicative elements is known and can be done with the known methods.

Die Parallelschaltung eines Verstärkers, im allgemeinen eines direkt gekoppelten mehrstufigen Gleichstromverstärkers, mit einem Kondensator ist als Integrator in elektrischen Analogrechnern vorhanden. In dem Analogrechner sind die Ein- und Ausgänge der Verstärker nach außen auf das Schaltfeld geführt. Da in dem elektrischen Analogrechner auch Widerstände bzw. Potentiometer als Bestandteile der Summatoren sowie als Koeffizientengeber vorhanden sind, läßt sich durch Verbindung der Schaltleitungen des Schalters mit den entsprechenden Anschlüssen auf dem Schaltfeld das Abtastglied und somit auch die Totzeitglieder der Einrichtung zur Lösung von Differenzengleichungen mit Mitteln der Analogrechnertechnik nachbilden. Da, wie bereits erwähnt, die anderen Übertragungsglieder der Einrichtung zur Lösung von Differenzengleichungen ebenfalls mit Mitteln der Analogrechnertechnik nachgebildet werden können, lassen sich somit die gesamten Übertragungsglieder der Einrichtung zur Lösung von Differenzengleichungen auf dem Analogrechner simulieren.The parallel connection of an amplifier, generally one directly coupled multistage DC amplifier, with a capacitor is used as an integrator present in electrical analog computers. In the analog computer, the inputs and The amplifier outputs are routed to the outside of the control panel. There in the electric Analog computers also have resistors or potentiometers as components of the summators as well as a coefficient generator, can be achieved by connecting the switching lines of the switch with the corresponding connections on the control panel, the sensing element and thus also the dead time elements of the device for solving difference equations simulate with the means of analog computer technology. There, as already mentioned, the others Transfer elements of the device for solving difference equations also can be simulated by means of analog computer technology, can thus all the transfer elements of the device for solving difference equations simulate on the analog computer.

Die Steuerung der Schalter der Abtastglieder kann durch Impulse, vorzugsweise Gleichstromimpulse, geschehen. Vorteilhaft bezüglich der Steuerung von mehreren Abtastgliedern zu verschiedenen Zeitpunkten sowie bezüglich der Einstellbarkeit der Abtastperiode bei hohen Tastfrequenzen ist eine Schaltersteuerung mit einer kontinuierlichen Wechselspannung, die den Schalter dann betätigt, wenn der Momentanwert einen vorgegebenen Schwellwert über- und unterschreitet.The control of the switches of the scanning elements can be carried out by pulses, preferably DC pulses happen. Advantageous in terms of controlling several Scanning elements at different times and with regard to adjustability the sampling period at high sampling frequencies is a switch control with a continuous alternating voltage, which actuates the switch when the instantaneous value exceeds or falls below a specified threshold value.

Der Schwellwert wird vorzugsweise durch eine Gleichspannung dargestellt. Als Wechselspannung kann beispielsweise Sinusspannung oder auch eine Sägezahnspannung verwendet werden. Letztere Steuerung hat den Vorteil, daß die Steuerspannung mit einfachen Mitteln der Analogrechnertechnik erzeugt werden kann, was für die Nachbildung der Totzeitglieder auf dem Analogrechner von Bedeutung ist. Hinzu kommt, daß durch die hohe Flankensteilheit der Sägezahnspannung im Maximum auch definierte kurze Schaltzeiten möglich sind. Durch Frequenz und Amplitude der Wechselspannung sowie durch die Höhe des Schwellwertes kann die Abtastperiode des Abtastgliedes gesteuert werden.The threshold value is preferably represented by a direct voltage. For example, a sinusoidal voltage or a sawtooth voltage can be used as the alternating voltage be used. The latter control has the advantage that the control voltage with simple means of analog computer technology can be generated what for the simulation the dead time elements on the analog computer is important. In addition to that, through the high edge steepness of the sawtooth voltage at the maximum also defined short ones Switching times are possible. By frequency and amplitude of the alternating voltage as well the sampling period of the sampling element can be controlled by the height of the threshold value will.

An Hand der Zeichnung, in der zunächst auf die Wirkungsweise eines aus Abtastgliedern aufgebauten Totzeitgliedes eingegangen wird, werden nachfolgend noch einige Strukturbilder zur Lösung einiger typischer Differenzengleichungen angegeben. Es zeigt F i g. 1 die regeltechnisch-symbolische Darstellung der Realisierung eines erfinderischen Totzeitgliedes durch zwei Abtastglieder, deren Wirkungsweise im Zusammenhang mit den F i g. 2a bis 2c erläutert wird, F i g. 3 ein aus Bausteinen der Analogrechentechnik aufgebautes Abtastglied, F i g. 3a das Steuerspannungsdiagramm für den Schalter eines Abtastgliedes, F i g. 4 den zeitlichen Verlauf der Eingangs- und der Ausgangsgröße eines Abtastgliedes, F i g. 5 eine idealisierte Darstellung des Verlaufes gemäß F i g. 4, F i g. 6 die regeltechnisch-symbolische Darstellung eines Abtastgliedes, F i g. 7 das Strukturbild zur Lösung einer allgemeinen Differenzengleichung, F i g. 8 das Strukturbild zur Lösung einer einfachen Differenzengleichung, F i g. 9 das Strukturbild zur Lösung einer allgemeinen Differenzengleichung für einen bestimmten funktionellen Zusammenhang zu n, F i g. 10 ein Strukturbild zur Lösung einer linearen Differenzengleichung mit konstanten Koeffizienten, bei der ebenfalls ein funktioneller Zusammenhang zu n besteht, F i g.11 ein Strukturbild zur Lösung einer Gleichung nach F i g. 10, das durch eine mathematische Umformung aus dem Strukturbild nach F i g. 10 gewonnen wird.On the basis of the drawing, in which first of all the mode of action of a Dead time element constructed from sampling elements is discussed below some structural diagrams for the solution of some typical difference equations are given. It shows F i g. 1 the control-technical symbolic representation of the implementation of a inventive dead time element by two sampling elements, their mode of operation in connection with the F i g. 2a to 2c is explained, FIG. 3 one from building blocks of analog computing technology constructed scanning element, F i g. 3a shows the control voltage diagram for the switch a sensing element, F i g. 4 the temporal progression of the input and output variables a sensing element, F i g. 5 shows an idealized representation of the course according to FIG F i g. 4, fig. 6 the control-technical symbolic representation of a sensing element, F i g. 7 the structure diagram for the solution of a general difference equation, F i G. 8 the structure diagram for the solution of a simple difference equation, F i g. 9 the structural image for solving a general difference equation for a particular one functional relationship to n, F i g. 10 a structure diagram for solving a linear Difference equation with constant coefficients, at the also there is a functional relationship to n, FIG. 11 a structural diagram for the solution an equation according to FIG. 10, which is obtained through a mathematical transformation from the structural image according to FIG. 10 is won.

In F i g. 1 ist der Aufbau eines Totzeitgliedes für Treppenfunktionen durch eine Hintereinanderschaltung zweier Abtastglieder dargestellt. Wie bereits erwähnt wurde, ist diese Darstellung nur ein Ausführungsbeispiel. Der Aufbau der Totzeitglieder kann auch mittels mehrerer Abtastglieder erfolgen.In Fig. 1 is the structure of a dead time element for staircase functions represented by a series connection of two scanning elements. As already was mentioned, this illustration is only an exemplary embodiment. The structure of the Dead time elements can also take place by means of several sampling elements.

Die grundsätzliche Wirkungsweise eines Abtastgliedes, das in der angelsächsischen Literatur als »sampler and hold« bezeichnet wird, kann als bekannt vorausgesetzt werden. Zum besseren Verständnis der Erfindung soll im folgenden an Hand eines besonders vorteilhaften Ausführungsbeispieles eines Abtastgiiedes (F i g. 3) die Wirkungsweise eines Abtastgliedes beschrieben werden. Es wird dann später die Wirkungsweise von F i g. 1 mit der Realisierung der Abtastglieder nach dem Ausführungsbeispiel gemäß F i g. 3 erläutert, ohne sie jedoch darauf beschränken zu wollen. Grundsätzlich kann jedes Abtastglied zur Realisierung der Totzeitglieder der F i g. 1, d. h. der Totzeitglieder der Einrichtung zur Lösung von Differenzengleichungen, angewendet werden. Die Realisierung der Totzeitglieder mittels des Ausführungsbeispieles nach F i g. 3 besitzt jedoch den Vorteil, daß Differenzengleichungen auf dem Analogrechner gelöst werden können.The basic mode of operation of a scanning element, which is used in the Anglo-Saxon Literature is referred to as "sampler and hold" can be assumed to be known will. For a better understanding of the invention, one particular example is given below advantageous embodiment of a scanning element (FIG. 3) the mode of operation a sensing element are described. It will then later be the mode of action of F i g. 1 with the implementation of the scanning elements according to the exemplary embodiment according to FIG F i g. 3 explained without, however, wishing to restrict it to them. Basically each sampling element can be used to implement the dead time elements of FIG. 1, d. H. the Dead time elements of the device for solving difference equations, applied will. The implementation of the dead time elements by means of the exemplary embodiment according to F i g. 3, however, has the advantage that difference equations on the analog computer can be solved.

In F i g. 3 ist ein Verstärker 1 dargestellt, wie er beispielsweise in einem elektrischen Analogrechner verwendet wird. Man spricht dann von einem Rechenverstärker bzw. Operationsverstärker. Parallel zum Verstärker liegt ein Kondensator 2. Die Ausgangsgröße des Abtastgliedes a (t) ist hierbei bis auf das Vorzeichen die Ausgangsspannung des Verstärkers 1. Im Eingang des Verstärkers liegt als Schalter das Differentialrelais 4. Dieses Relais weist zwei Schaltleitungen 5, 6 und zwei Steuerleitungen 7, 8 auf. An die Steuerleitung 7 wird die Sägezahnspannung und an die Steuerleitung 8 die Gleichspannung u2 gelegt.In Fig. 3 shows an amplifier 1 such as is used, for example, in an electrical analog computer. One speaks then of an arithmetic amplifier or operational amplifier. Parallel to the amplifier is a capacitor 2. The output of the sampling element a (t) is the output voltage of the amplifier 1 except for the sign. The differential relay 4 is located in the input of the amplifier as a switch. This relay has two switching lines 5, 6 and two control lines 7, 8 on. The sawtooth voltage is applied to the control line 7 and the DC voltage u2 is applied to the control line 8.

Die Eingangsgröße e (t) wird über ein Potentiometer9 zugeführt. Über die jeweils eingestellten Widerstände (1 - oc)R wird der Speicher 1, 2 bei geschlossenem Kontakt des Relais aufgeladen bzw. entladen.The input variable e (t) is supplied via a potentiometer9. The memory 1, 2 is charged or discharged via the set resistors (1 - oc) R when the relay contact is closed.

In F i g. 3 a ist das Spannungs-Zeit-Diagramm der Steuerspannung des Relais 4 dargestellt. Grundsätzlich können auch die bereits in der Beschreibungseinleitung erwähnten Steuerungen Anwendung finden. Die Sägezahnspannung u1 wird an die Klemmen 7, 8 des Relais 4 gelegt. Der Kontakt des Relais 4 verbindet die Anschlüsse 5, 6 nur dann, wenn die Sägezahnspannung u1 größer als die Spannung u2, die im Diagramm als gestrichelte Linie dargestellt ist, ist, d. h. in dem Intervall t2 - t1 = aT. Ist u1 kleiner als u2 (im Intervall t1 - to, t3 - t2), so sind die Schaltleitungen 5, 6 des Relais 4 unterbrochen. Im Zeitpunkt t3 schließt der Schaltkontakt des Relais 4 wiederum und wird bei t4 geöffnet. Dieser Vorgang wiederholt sich sinngemäß in jeder Periode. Wie aus dem Diagramm in F i g. 3 a in einfacher Weise zu ersehen ist, kann durch die Amplitude bzw. durch die Frequenz der Sägezahnspannung die Schließzeit des Kontaktes (Intervall t2 - t1) sowie die Öffnungszeit des Kontaktes (Intervall t1 - to, t3 - t2) verändert werden. Der Relaiskontakt wird somit durch die Steuerspannung u1 periodisch geöffnet und geschlossen, wobei T die Schaltperiode des Relais darstellt. Es ist auch denkbar, die Steuerung so auszubilden, daß in der negativen Halbwelle die Sägezahnspannung den Schalter schließt (wenn u1 kleiner als -u2 ist). Man kann auch als Schalter für das Abtastglied einen elektronischen Schalter verwenden, der beispielsweise als Gleichrichterbrückenschaltung aufgebaut ist. An eine Diagonale wird die Steuerspannung gelegt, die den Schalter über die andere Diagonale betätigt. Als Schwellwert kann eine in die Steuerleitung geschaltete Zenerdiode oder auch eine Gleichspannungsquelle dienen.In Fig. 3a shows the voltage-time diagram of the control voltage of the relay 4. In principle, the controls already mentioned in the introduction to the description can also be used. The sawtooth voltage u1 is applied to terminals 7, 8 of relay 4. The contact of the relay 4 connects the terminals 5, 6 only when the sawtooth voltage u1 is greater than the voltage u2, which is shown in the diagram as a dashed line, ie in the interval t2 - t1 = aT. If u1 is smaller than u2 (in the interval t1 - to, t3 - t2), the switching lines 5, 6 of the relay 4 are interrupted. At time t3, the switching contact of relay 4 closes again and is opened at t4. This process is repeated in every period. As can be seen from the diagram in FIG. 3 a can be seen in a simple manner, the closing time of the contact (interval t2 - t1) and the opening time of the contact (interval t1 - to, t3 - t2) can be changed by the amplitude or frequency of the sawtooth voltage. The relay contact is thus periodically opened and closed by the control voltage u1, where T represents the switching period of the relay. It is also conceivable to design the control so that the sawtooth voltage closes the switch in the negative half-wave (if u1 is less than -u2). An electronic switch can also be used as a switch for the sensing element, which switch is constructed, for example, as a rectifier bridge circuit. The control voltage that operates the switch across the other diagonal is applied to one diagonal. A Zener diode connected to the control line or a DC voltage source can serve as the threshold value.

In F i g. 4 ist der Verlauf der Eingangsspannung e(t) sowie der Ausgangsspannung a(t) als Funktion der Zeit bei einer Steuerung des Relais 4 gemäß F i g. 3 a aufgetragen. Die idealisierte Darstellung der Kurvea(t) ist in F i g. 5 dargestellt.In Fig. 4 is the profile of the input voltage e (t) and the output voltage a (t) as a function of time when the relay 4 is controlled according to FIG. 3 a applied. The idealized representation of the curve a (t) is shown in FIG. 5 shown.

Die Wirkungsweise des Abtastgliedes soll nunmehr erläutert werden. Wird das Relais 4 in vorstehend erläuterter Weise gesteuert, so ist jeweils der Kontakt im Intervall t,. - t2 von der Länge sT geschlossen. Dieses Intervall muß so klein gewählt werden, daß sich die Eingangsgröße während der Schließzeit nicht ändert (e T ist in F i g. 4 sowie in F i g. 3 a der Übersichtlichkeit halber übertrieben groß dargestellt). Während der Schließzeit des Schalters verhält sich die Schaltung nach F i g. 3 wie ein Verzögerungsglied erster Ordnung mit dem Verstärkungsfaktor K = 1 und der Zeitkonstanten TA = (1 -,x) RC (C = Kapazität des Kondensators 2, R = Widerstand des Potentiometers 9,10,a = Maß für die Stellung des Schleifers am Potentiometer 9, 10). Die Widerstände (1 - a) R dürfen nicht zu klein angesetzt werden, um Überlastungen der Potentiometer bzw. des Verstärkers 1 zu vermeiden. Man muß nun TA so wählen, daß TA sehr klein gegenüber sT, d. h. gegenüber der Schließzeit des Schalters ist, was man durch geeignete Dimensionierung des Kondensators 2 jederzeit erreichen kann. Am Ende der Schließzeit des Relais hat dann die Ausgangsspannung a(t) des Verstärkers 1 den Wert der Eingangsgröße e(t) praktisch erreicht und bleibt dann während der Öffnungszeit des Schalters konstant, da sich der Kondensator nicht entladen kann. Nach jeder Periode der Sägezahnspannung, d. h. nach der Zeitspanne T, wiederholt sich der Vorgang. Man erhält somit einen Verlauf der Ausgangsgröße a(t), wie er in F i g. 4 dargestellt ist. T nennt man die Abtastperiode des Abtastgliedes. Sie bestimmt die Stufenbreite der Treppenfunktion a(t). Sie ist, wie aus vorstehend Erläutertem hervorgeht, durch entsprechende Steuerung des Relais 4 einstellbar. Die Schließzeit 8T ist sehr klein gegen T. Man kann deshalb in der Praxis einen mittleren Schließzeitpunkt 71 T annehmen. Es ergeben sich somit die Verhältnisse, wie sie in F i g. 5 dargestellt sind. Durch oszillographische Aufnahmen kann gezeigt werden, daß diese zunächst sehr idealisiert erscheinenden Verhältnisse in der Praxis wirklich vorliegen und somit die Darstellung der Ausgangsspannung a(t) in F i g. 5 berechtigt ist. Die Darstellung der F i g. 5 gilt grundsätzlich für jedes Abtastglied. ?i nennt man die Phase des Abtastgliedes. Sie gibt relativ zum Nullpunkt den ersten Schließzeitpunkt des Relais an. Man kennzeichnet deshalb ein Abtastglied durch ein Blocksymbol, wie es in F i g. 6 dargestellt ist. e(t) ist die Eingangsgröße, a(t) die Ausgangsgröße des Abtastgliedes. T ist die Abtastperiode, die der Stufenbreite der Ausgangstreppenfunktion a(t) entspricht. ri ist die Phase des Abtastgliedes.The mode of operation of the scanning element will now be explained. If the relay 4 is controlled in the manner explained above, the contact is in each case in the interval t 1. - t2 of length sT closed. This interval must be selected to be so small that the input variable does not change during the closing time (e T is shown in exaggerated size in FIG. 4 and in FIG. 3a for the sake of clarity). During the closing time of the switch, the circuit according to FIG. 3 like a first-order delay element with the gain factor K = 1 and the time constant TA = (1 -, x) RC (C = capacitance of capacitor 2, R = resistance of potentiometer 9,10, a = measure of the position of the wiper on Potentiometer 9, 10). The resistors (1 - a) R must not be set too small in order to avoid overloading the potentiometer or amplifier 1. TA must now be selected so that TA is very small compared to sT, ie compared to the closing time of the switch, which can be achieved at any time by suitable dimensioning of the capacitor 2. At the end of the closing time of the relay, the output voltage a (t) of the amplifier 1 has practically reached the value of the input variable e (t) and then remains constant during the opening time of the switch, since the capacitor cannot discharge. The process is repeated after each period of the sawtooth voltage, ie after the time period T. A curve of the output variable a (t) is thus obtained, as shown in FIG. 4 is shown. T is called the sampling period of the sampling element. It determines the step width of the step function a (t). As can be seen from what has been explained above, it can be set by controlling the relay 4 accordingly. The closing time 8T is very short compared to T. One can therefore assume an average closing time 71T in practice. This results in the conditions as shown in FIG. 5 are shown. By means of oscillographic recordings it can be shown that these conditions, which initially appear to be very idealized, really exist in practice and thus the representation of the output voltage a (t) in FIG. 5 is justified. The representation of the F i g. 5 basically applies to every scanning element. ? i is called the phase of the sensing element. Relative to the zero point, it indicates the first time the relay closes. A scanning element is therefore identified by a block symbol, as shown in FIG. 6 is shown. e (t) is the input variable, a (t) the output variable of the sampling element. T is the sampling period which corresponds to the step width of the output step function a (t). ri is the phase of the sensing element.

Die Wirkungsweise des gemäß F i g. 1 aus zwei Abtastgliedern aufgebauten Totzeitgliedes der Treppenfunktionen wird am Ausführungsbeispiel eines Abtastgliedes nach F i g. 3 im Zusammenhang mit den F i g. 2 a bis 2 c erläutert.The mode of operation of the according to FIG. 1 constructed from two scanning elements Dead time element of the staircase functions is based on the exemplary embodiment of a sampling element according to FIG. 3 in connection with the F i g. 2 a to 2 c explained.

Schaltet man die in F i g. 2a dargestellte Treppenfunktion x(t) als Eingangsgröße auf das Abtastglied und wählt man die Sägezahnsteuerspannung des Relais 4 so, daß beispielsweise nach einer halben Stufenbreite der Kontakt geschlossen wird, d. h., daß die Treppenkurve in der Stufenmitte abgetastet wird, so erhält man am Ausgang des Abtastgliedes die in F i g. 2b dargestellte Treppenfunktion, die um eine halbe Stufenbreite verzögert ist (-q = 1/2). Die Kreuze auf den Treppenkurven in F i g. 2a bis 2c deuten jeweils den Zeitpunkt der Abtastung an. Wählt man nun die Lage des ersten Abtastpunktes, d. h. den Wert von ii so, daß unmittelbar vor dem Ende der Öffnungszeit des Schalters, d. h., betrachtet im Diagramm der F i g. 2a, das unmittelbar am Ende der Stufenbreite abgetastet wird, so kann die Treppenkurve um fast eine Stufenbreite verzögert werden. Die Verzögerungszeit ist also bei einem Totzeitglied, das nur aus einem Abtastglied aufgebaut ist, in nachteiliger Weise immer kleiner als die Stufenbreite.If you switch the in F i g. 2a step function x (t) as an input variable on the scanning element and if the sawtooth control voltage of the relay 4 is selected so that, for example, the contact is closed after half a step width, that is, the step curve is scanned in the middle of the step, then one obtains at the output of the The scanning element shown in FIG. Step function shown in 2b, which is delayed by half a step width (-q = 1/2). The crosses on the stair curves in FIG. 2a to 2c each indicate the point in time of the scanning. If one now chooses the position of the first sampling point, ie the value of ii, so that immediately before the end of the opening time of the switch, ie viewed in the diagram of FIG. 2a, which is scanned immediately at the end of the step width, the step curve can be delayed by almost a step width. The delay time is therefore always disadvantageously smaller than the step width in the case of a dead time element which is composed only of one scanning element.

Zur Verzögerung der Treppenkurve um eine Stufenbreite kann man gemäß der Erfindung zwei oder mehr Abtastglieder hintereinanderschalten. Das erste Abtastglied tastet die Eingangstreppenfunktion x(t) gemäß F i g. 2a in der Mitte der Stufenbreite, d. h. zu den Zeitpunkten 1/2T, 3/2T... ab. Am Ausgang des ersten Abtastgliedes erscheint somit, wie bereits erläutert, die um T,/2 verzögerte Treppenfunktion (F i g. 2b), die dem zweiten Abtastglied als Eingangsgröße zugeführt wird. Das zweite Abtastglied tastet diese verzögerte Treppenfunktion wieder jeweils in der halben Stufenbreite, d. 1i. zu den Zeitpunkten T, 2T, 3T. . . ab. Die Steuerspannung für das Relais des zweiten Abtastgliedes muß daher so gewählt werden, daß der Relaiskontakt jeweils dann schließt, wenn die Spannung u1 kleiner als -ti.. geworden ist, was, wie bereits bei der Erläuterung der F i g. 3a erwähnt, möglich ist. Am Ausgang des zweiten Abtastgliedes erscheint dann, wie F i g. 2c erkennen läßt, die um eine Stufenbreite verzögerte Treppenfunktion [x(t) - T]. In den F i g. 2a bis 2c ist der übersichtlicheren Darstellung wegen angenommen, daß die Sprungstellen der zu verzögernden Treppenfunktion x(t) bei O T, 2T... liegen. Die Hintereinanderschaltung zweier Abtastglieder wirkt bei der vorstehend erläuterten Abtastung (eine halbe Stufenbreite) wie ein Totzeitglied mit der TotzeitTt=T. Aus F i g. 2a bis 2c ist fernerhin zu ersehen, daß die Abtastung der Treppenkurve nicht genau in der Mitte der Stufenbreite erfolgen muß.In order to delay the stepped curve by a step width, two or more scanning elements can be connected in series according to the invention. The first scanning element scans the entrance staircase function x (t) according to FIG. 2a in the middle of the step width, ie at the times 1 / 2T, 3 / 2T ... from. As already explained, the step function (FIG. 2b) delayed by T, / 2 appears at the output of the first sampling element and is fed to the second sampling element as an input variable. The second scanning element scans this delayed step function again in each case in half the step width, i. 1i. at times T, 2T, 3T. . . away. The control voltage for the relay of the second sensing element must therefore be chosen so that the relay contact closes when the voltage u1 has become less than -ti .., which, as already explained in the explanation of FIG. 3a mentioned, is possible. At the output of the second sampling element then appears as FIG. 2c shows the step function delayed by a step width [x (t) - T]. In the F i g. 2a to 2c, for the sake of clearer representation, it is assumed that the jump points of the step function x (t) to be delayed are at OT, 2T .... The series connection of two scanning elements acts in the above-explained scanning (half a step width) like a dead time element with dead time Tt = T. From Fig. 2a to 2c it can also be seen that the scanning of the staircase curve does not have to take place exactly in the middle of the step width.

F i g. 1 zeigt die vorstehend erläuterte Nachbildung einer echten Totzeit für Treppenfunktionen mit der in der Regeltechnik üblichen Blockdarstellung. Block 21 ist das Totzeitglied mit dem Übertragungsmaß e-T - p (T = Totzeit). Die Blöcke 22 und 23 symbolisieren die Abtastglieder, deren symbolisierte Darstellung bereits erläutert wurde. Das erste Abtastglied hat die Abtastperiode T und die Phase q = 1/2 (F i g. 2b). Das zweite Abtastglied hat ebenfalls die Abtastperiode T und die Phase,q = 0.F i g. 1 shows the above-explained simulation of a real dead time for staircase functions with the block diagram customary in control technology. Block 21 is the dead time element with the transfer rate eT - p (T = dead time). The blocks 22 and 23 symbolize the scanning elements, the symbolized representation of which has already been explained. The first sampling element has the sampling period T and the phase q = 1/2 (FIG. 2b). The second sampling element also has the sampling period T and the phase, q = 0.

Zum besseren Verständnis der erfindungsgemäßen Einrichtung zur Lösung von Differenzengleichungen soll nunmehr an Hand der F i g. 7 bis 11 die Lösung einiger typischer Differenzengleichungen erläutert werden. Insbesondere sollen an Hand von F i g. 7 die allgemein zu beachtenden Gesichtspunkte aufgeführt werden, die zeigen sollen, daß grundsätzlich jeder Typ einer Differenzengleichung gelöst werden kann und die F i g. 8 bis 1.1 nur besonders typische Beispiele sind, an denen das Wesen der Erfindung besonders gut erläutert werden kann, ohne sie jedoch darauf beschränken zu wollen. Bei der Lösung aller dieser Differenzengleichungen ist erfindungsgemäß eine je nach dem Typ der Differenzengleichung verschiedene Anzahl von Totzeitgliedern der wesentliche Bestandteil, die jeweils durch Abtastglieder realisiert werden. Es sind der einfacheren Darstellung wegen in den F i g. 7 bis 11 die Totzeitglieder und nicht die Abtastglieder dargestellt. Die Totzeitglieder werden beispielsweise durch das Ausführungsbeispiel gemäß F i g. 1 realisiert.For a better understanding of the device according to the invention for the solution of difference equations should now be based on FIG. 7 to 11 the solution of some typical difference equations are explained. In particular, on the basis of F i g. 7 the general points to be observed are listed that show should that basically every type of difference equation can be solved and FIG. 8 to 1.1 are only particularly typical examples in which the essence the invention can be explained particularly well without, however, being limited thereto to want. In solving all of these difference equations, according to the invention a different number of dead time elements depending on the type of difference equation the essential component, which are each implemented by scanning elements. For the sake of simplicity of illustration, FIGS. 7 to 11 the dead time elements and not the sensing elements shown. The dead time members are for example by the embodiment according to FIG. 1 realized.

In F i g. 7 ist das Strukturbild einer Einrichtung zur Lösung der allgemeinen Differenzengleichung (Yn, Yn+i . . . Yn+x, 1t) = 0 (1) angegeben. Ausgehend von diesem Strukturbild können alle anderen Strukturbilder zur Lösung von speziellen Gleichungstypen angegeben werden.In Fig. 7 is the structure diagram (i Yn, Yn +... + X Yn, 1t) a means for solving the general difference equation specified = 0 (1). Based on this structure diagram, all other structure diagrams for solving special types of equations can be specified.

Die Lösung der Gleichung (1) ist eine Folge von Zahlen y.; dabei werden ähnlich wie bei Differentialgleichungen die ersten k-Werte yo, y1 - - - yk _1 als »Anfangswerte« vorgegeben. Der Behandlung von Differentialgleichungen entsprechend wird Gleichung (1) »nach dem höchsten Index« aufgelöst: Yn+k = F'(Yn, Y-n+l . . . Yn+k-1, n). (2) F ist eine mathematische Vorschrift, die angibt, wie die Glieder der Klammer zu kombinieren sind bzw. wie die Glieder umgeformt werden sollen. Die Einrichtung 3 der F i g. 7 ist somit ein Übertragungsglied, das dieser Vorschrift genügt.The solution to equation (1) is a sequence of numbers y .; Similar to differential equations, the first k values yo, y1 - - - yk _1 are given as "initial values". The treatment of differential equations is resolved in accordance with equation (1) "according to the highest index": Yn + k = F '(... Yn, Yn + l Yn + k-1, n). (2) F is a mathematical rule that specifies how the links of the bracket are to be combined or how the links are to be reshaped. The device 3 of FIG. 7 is thus a transmission link that meets this requirement.

Da F beliebig ist, kann die Ausgestaltung der Einrichtung 3 nicht allgemein, sondern von Gleichung zu Gleichung angegeben werden. In den F i g. 8 bis 11 sind Ausgestaltungen der Einrichtung 3 angegeben.Since F is arbitrary, the design of the device 3 cannot generally, but rather from equation to equation. In the F i g. 8th 11 to 11 refinements of the device 3 are given.

Auf Grund der Gleichung (2) ist das Strukturbild gemäß F i g. 7 nunmehr unmittelbar verständlich. Aus der Zahlenfolge yn+x erhält man durch schrittweise Verzögerung der der Zahlenfolge Y"-F. zugeordneten Treppenfunktion mittels der Totzeitgheder 1' bis 1 (t*) die Werte Yn+k-1. .. yn+1,Yn.On the basis of equation (2), the structure according to FIG. 7 now immediately understandable. Yn from the number sequence + x is obtained by gradually delaying the sequence of numbers Y "-F. Associated step function by means of the Totzeitgheder 1 'to 1 (t *) the values Yn + k-1. .. yn + 1, Yn.

Diese Größen werden zusammen mit der Größe n auf die Einrichtung 3 geschaltet, aus der Yn.+k zurückgewonnen wird. Durch die Pfeile an den Totzeitgliedern ist die Vorgabe von Anfangswerten schematisch angedeutet.These quantities are transferred to the device 3 together with the quantity n switched, from which Yn. + k is recovered. By the arrows on the dead time elements the specification of initial values is indicated schematically.

Zur Anzeige der Lösung der Differenzengleichung wird man die der Folge zugeordnete Treppenfunktion einer Einrichtung 4 zuführen. Da die Lösung sich in der Stufenhöhe der zugeordneten Treppenfunktion ausdrückt, sind somit die Stufenhöhen auszumessen. Die Einrichtung 4 kann deshalb beispielsweise ein Spannungsmesser, z. B. ein Röhrenvoltmeter sein. Gegebenenfalls kann das Ergebnis auch mittels eines Oszillographen bzw. eines Schreibers registriert und dann ausgemessen werden. Es ist auch denkbar, die Werte digital umzuwandeln und mit digitalen Mitteln anzuzeigen bzw. gegebenenfalls auch zu speichern. Das angezeigte, gemessene, registrierte bzw. gespeicherte Ergebnis kann zur Betätigung von Steuervorgängen hinzugezogen werden, wenn die Einrichtung eine bestimmte Differenzengleichung löst, deren Ergebnis einen Vorgang, beispielsweise einen Regelungs- bzw. Steuervorgang in bestimmter Weise und gegebenenfalls zu bestimmten Zeitpunkten beeinflussen soll.To display the solution of the difference equation, the step function assigned to the sequence will be fed to a device 4. Since the solution is expressed in the step height of the assigned step function, the step heights must be measured. The device 4 can therefore, for example, be a voltmeter, e.g. B. be a tube voltmeter. If necessary, the result can also be recorded by means of an oscilloscope or a recorder and then measured. It is also conceivable to convert the values digitally and to display them or, if necessary, also to store them using digital means. The displayed, measured, registered or stored result can be used to actuate control processes when the device solves a specific difference equation, the result of which is to influence a process, for example a regulating or control process, in a certain way and possibly at certain times.

Das Strukturbild nach F i g. 7 kann insbesondere auf dem Analogrechner simuliert werden (Koppelplan), wenn die Abtastglieder der Totzeitglieder gemäß dem Ausführungsbeispiel eines Abtastgliedes nach F i g. 3 aufgebaut werden. Die Nachbildung der anderen bei der Nachbildung der Einrichtung 3 auftretenden Übertragungsglieder kann als bekannt vorausgesetzt werden. Es lassen sich somit auf dem Analogrechner Differenzengleichungen lösen. In diesem Fall wird die der Folge yn zugeordnete Treppenfunktion mit den bekannten Registriereinrichtungen des Analogrechners ausgewertet.The structure according to FIG. 7 can be used in particular on the analog computer are simulated (coupling diagram) if the sampling elements of the dead time elements according to the Embodiment of a scanning element according to FIG. 3 can be built. The replica the other transmission elements occurring in the simulation of the device 3 can be assumed to be known. It can therefore be used on the analog computer Solve difference equations. In this case the step function assigned to the sequence yn becomes evaluated with the known registration devices of the analog computer.

Bevor auf die Lösung von speziellen Typen von Differenzengleichungen eingegangen werden soll, sei noch darauf hingewiesen, daß bei der Darstellung des Strukturbildes die Schreibweise der Differenzengleichung beachtet werden muß. Gleichung (1) kann nämlich auch in folgender Weise geschrieben werden: 0 (Yn-k, Yn-k+l ' ' ' Y., n) = 0. (1 a) In diesem Fall ist y. das Glied mit dem höchsten Index. Löst man deshalb Gleichung (1 a) nach y. auf, so erhält man: yn - F' (yn-l . . . yn-k+l, Yn-k, n)# (2a) Diese unterschiedliche Schreibweise ist insofern von Bedeutung, als ein inverses Totzeitglied aus physikalischen Gründen nicht realisierbar ist. Man kann somit aus der Folge y. immer nur die Folge yn-1,Yn-z ..., nicht aber umgekehrt die Folgen yn+l, Yn+z ... erzeugen. Die Schreibweise gemäß den Gleichungen (1 a) bzw. (2 a) drückt sich in F i g. 7 dadurch aus, daß yn+k durch yn . . und yn durch y. -,t ersetzt wird. Die Lösungsfolge yn erscheint somit direkt am Ausgang der Einrichtung 3. Die zugeordnete Treppenfunktion ist deshalb auf eine der vorstehend beschriebenen Art und Weise an dieser Stelle mittels der Einrichtung 4 auszuwerten.Before going into the solution of special types of difference equations, it should be pointed out that the notation of the difference equation must be taken into account when displaying the structure picture. This is because equation (1) can also be written in the following way: 0 (Yn-k, Yn-k + 1 ''' Y., n) = 0. (1 a) In this case, y. the link with the highest index. Therefore, one solves equation (1 a) for y. (. yn-l-yn-k + l, Yn-k, n..) -: on, one obtains yn F '# (2a) This different notation is of importance, not as an inverse lag element for physical reasons realizable is. From the sequence y. always generate only the sequence yn-1, Yn-z ..., but not vice versa the sequences yn + l, Yn + z ... The notation according to equations (1 a) and (2 a) is expressed in FIG. 7 in that yn + k is replaced by yn . . and yn by y. -, t is replaced. The solution sequence yn thus appears directly at the output of the device 3. The assigned step function is therefore to be evaluated at this point by means of the device 4 in one of the ways described above.

Ein besonders einfacher Typ einer Differenzengleichung ist beispielsweise die Gleichung: Yn+l =Yn, (4a) Yn+l - Yn = 0. (4b) Der Vergleich der Gleichung (4b) mit der Gleichung (2) zeigt, daß für diesen speziellen Fall alle Glieder der Klammer außer y" gleich Null sind. Die Vorschrift F bedeutet hier die Identität der beiden Folgen. Das Strukturbild zur Lösung der Differenzengleichung (4) besteht somit aus einem Totzeitglied.A particularly simple type of difference equation is, for example, the equation: Yn + l = Yn, (4a) Yn + l - Yn = 0. (4b) The comparison of equation (4b) with equation (2) shows that for this particular If all terms in brackets except y "are equal to zero. The rule F here means the identity of the two sequences. The structure for solving the difference equation (4) thus consists of a dead time element.

Eine weitere einfache Gleichung ist beispielsweise die Gleichung: yn+z-2Yn+1+3Yn-n=0, (5 a) Yn+z = +2 yn+l - 3 yn + n. (5b) Der Vergleich der Gleichung (5b) mit Gleichung (2) zeigt, daß alle Glieder außer y.+1, yn und n gleich Null sind. Das Strukturbild der F i g. 8 besteht somit aus zwei Totzeitgliedern zur Erzeugung der Folgen yn+l und yn aus yn+2. Die Einrichtung 3 ist aus einer Summationsstelle und zwei P-Gliedern mit dem Verstärkungsfaktoren 2 bzw. 3 aufgebaut. Aus den Rückführungen wird somit in Übereinstimmung mit Gleichung (5b) die Folge y.+2 zurückgewonnen. Auch hier können Anfangswerte y, und y1 vorgegeben sein. Da die P-Glieder und die Summationsstelle mit bekannten Bauelementen, insbesondere in bekannter Weise auf dem Analogrechner nachgebildet werden können, läßt sich somit das gesamte Strukturbild der F i g. 8 realisieren und insbesondere auf einem elektrischen Analogrechner nachbilden. Die Lösung der Gleichung (5b) ergibt sich wieder durch Auswerten der der Folge y. zugeordneten Treppenfunktion.Another simple equation is, for example, the equation: yn + z-2Yn + 1 + 3Yn-n = 0, (5 a) Yn + z = +2 yn + l - 3 yn + n. (5b) The comparison of the equation ( 5b) with equation (2) shows that all terms except y. + 1, yn and n are equal to zero. The structure of FIG. 8 thus consists of two dead time elements for generating the sequences yn + 1 and yn from yn + 2. The device 3 is made up of a summation point and two P elements with gain factors of 2 and 3, respectively. The sequence y. + 2 is thus recovered from the returns in accordance with equation (5b). Here, too, initial values y1 and y1 can be specified. Since the P elements and the summation point can be simulated with known components, in particular in a known manner on the analog computer, the entire structure of FIG. 8 and in particular to simulate it on an electrical analog computer. The solution to equation (5b) is again obtained by evaluating the sequence y. assigned step function.

Das Beispiel des Strukturbildes nach F i g. 8 zeigt, wie bei speziellen Gleichungstypen das Strukturbild der F i g.1 abzuwandeln ist. Zur Verdeutlichung dieses Umstandes sei im folgenden auf weitere Strukturbilder eingegangen.The example of the structure diagram according to FIG. 8 shows how with special Types of equations the structure of Fig. 1 is to be modified. For clarification this fact is discussed in the following on further structural images.

Dem Strukturbild gemäß F i g. 9 liegt die Differenzengleichung Yn+k = F(yn,Yn+l . . . yn+k - 1, an, an+l ... an +k, n) (6) zugrunde. Die Folgen an . . . sind hierbei durch eine besondere Vorschrift gegeben. Die Folge an erhält man analog wie die Folge yn aus der Folge an+l durch Verzögerung mittels eines Totzeitgliedes, wenn die Stufenbreite der diesen Folgen zugeordneten Treppenfunktionen gleich der Totzeit ist.The structure according to FIG. 9 is the difference equation Yn + k = F (Yn, Yn + l k y n + -... 1, an, ... k + l of an +, n) (6) is based. The consequences on. . . are given by a special regulation. The sequence an is obtained analogously to the sequence yn from the sequence an + l by delaying by means of a dead time element if the step width of the staircase functions assigned to these sequences is equal to the dead time.

Das Strukturbild ist aus den bei F i g. 7 bzw. 8 gegebenen Erläuterungen ohne weiteres verständlich. Es sei jedoch nochmals darauf hingewiesen, daß auch in diesem Fall Gleichung (6) analog zu Gleichung (2a) geschrieben werden kann. Die Lösungsfolge yn erscheint dann wieder unmittelbar am Ausgang der Einrichtung 3. Für diesen Fall ist auch an+k durch an ... und an durch an_k zu ersetzen. Es ist auch denkbar, daß durch n weitere Zahlenfolgen erklärt werden, die ganz analog an +x ... an behandelt werden können.The structure picture is from the at F i g. 7 and 8 given explanations readily understandable. However, it should again be pointed out that in this case, too, equation (6) can be written analogously to equation (2a). The solution series yn reappears immediately at the output of the device 3. For this case is also an + k by ... and to replace at by an_k. It is also conceivable that n can be used to explain further sequences of numbers that can be treated quite analogously to + x ... an.

F i g. 10 zeigt das Strukturbild zur Lösung einer linearen Differenzengleichung mit konstanten Koeffizienten Yn+k = -ClYn+k-1 -Ckyn doan+k + . . . dkan . (7) F i g. 10 enthält als wesentlichen Bestandteil wieder das aus den Totzeitketten 1' - 1 (k), 2' - 2 (k) bestehende Totzeitsystem, dessen Totzeitglieder die Totzeit T besitzen können. Die Einrichtung 3 besteht aus einer Summationsstelle und P-Gliedern, die die Verstärkungsfaktoren gemäß Gleichung (7) haben und über die die Aus- bzw. Eingänge der Totzeitglieder auf die Summationsstelle geführt und subtrahiert bzw. addiert werden. P-Glieder und die Summationsstellen können mit bekannten Bauelementen realisiert werden, wie überhaupt im allgemeinen Fall die Realisierung der Einrichtung 3, d. h. die gerätetechnische Erfüllung der Funktionsvorschrift F keine Schwierigkeiten bereitet, da Elemente zur Nachbildung der auftretenden Übertragungsglieder bekannt sind. Insbesondere können die Übertragungsglieder auf dem elektrischen Analogrechner realisiert werden, d. h. mit Mitteln der Analogrechentechnik, wie mit Verstärkern, Potentioinetern, Integratoren, Funktionsgebern, Multiplikatoren usw., beziehungsweise mit Kombinationen derselben nachgebildet werden.F i g. 10 shows the structural diagram for solving a linear difference equation with constant coefficients Yn + k = -ClYn + k-1 -Ckyn doan + k +. . . dkan . (7) Fig. 10 again contains the dead time system consisting of the dead time chains 1 '- 1 (k), 2' - 2 (k), the dead time elements of which can have the dead time T, as an essential component. The device 3 consists of a summation point and P elements which have the gain factors according to equation (7) and via which the outputs and inputs of the dead time elements are routed to the summation point and subtracted or added. P elements and the summation points can be implemented with known components, as is generally the case with the implementation of the device 3, ie the technical fulfillment of the functional rule F, since elements for simulating the transmission elements that occur are known. In particular, the transmission elements can be implemented on the electrical analog computer, ie simulated using analog computing technology such as amplifiers, potentiometers, integrators, function generators, multipliers, etc., or with combinations thereof.

Auch hier erscheint bei einer Schreibweise der Gleichung (7) gemäß Gleichung (2a) die Lösungsfolge y.,, direkt am Ausgang der Summationsstelle, d. h. an der Stelle, wo im Strukturbild der F i g. 10 bei der Schreibweise nach Gleichung (7) die Folge y" +,t erscheint. Entsprechend ist dann am Eingang der Totzeitkette 2' - 2 (k) die Folge an am Ausgang dieser Kette die Folge a,L-k.Here, too, if equation (7) is written in accordance with equation (2a), the solution sequence y. ,, appears directly at the output of the summation point, ie at the point where FIG. 10 in the notation according to equation (7) the sequence y ″ + , t appears. Correspondingly, at the input of the dead time chain 2 '- 2 (k) the sequence an at the output of this chain is the sequence a, Lk.

Ausgehend von einem derartigen Ausführungsbeispiel, läßt sich durch eine mathematische Umformung das Strukturbild der F i g. 11 herleiten. Die Wirkungsweise ist aus dem vorher Erläuterten ohne weiteres verständlich. Das Ausführungsbeispiel gemäß F i g. 11 ist insofern vorteilhaft, als nur eine Totzeitkette realisiert werden muß.On the basis of such an exemplary embodiment, it is possible through a mathematical transformation of the structure of the fig. 11 derive. The mode of action can be easily understood from what has been explained above. The embodiment according to FIG. 11 is advantageous in that only one dead time chain can be implemented got to.

Es sei auch erwähnt, daß näherungsweise mit den Strukturbildern gemäß den F i g. 7 bis 11 Differentialgleichungen gelöst werden können, da sich eine Differentialgleichung durch eine Differenzengleichung annähern läßt.It should also be mentioned that approximately with the structure images according to the F i g. 7-11 differential equations can be solved as there is a differential equation can be approximated by a difference equation.

Die Lösung von Differenzengleichungen ist wichtig bei speziellen Regel- bzw. Steueranordnungen und bei der Dimensionierung von technischen Einrichtungen bzw. Anlagen, beispielsweise sei auf die Steuerung von Raketen, Auswertung der Ergebnisse bei Radaranlagen, auf chemische Anlagen, auf digitale Regelungen und Steuerungen, insbesondere auf Werkzeugmaschinen, auf Kettenleiter (Frequenzfilter, Isolatorketten an Hochspannungsmasten), auf Kontaktregelungen, Vibrationsregelungen, auf automatische Wählereinrichtungen, auf Breitbandverstärker, Wechselrichter, auf selektive Nachlaufsteuerungen, auf selbsttätige Verstärkerregler in Funkstrahlempfängern, auf Navigationsprobleme bei Flugzeugen und Schiffbau usw. hingewiesen.The solution of difference equations is important for special rule or control arrangements and in the dimensioning of technical equipment or systems, for example, be on the control of missiles, evaluation of the results for radar systems, chemical systems, digital regulations and controls, especially on machine tools, on chain conductors (frequency filters, isolator chains on high-voltage pylons), on contact controls, vibration controls, on automatic Selector devices, on broadband amplifiers, inverters, on selective follow-up controls, on automatic amplifier controllers in radio beam receivers, on navigation problems in the case of aircraft and shipbuilding, etc.

Claims

1. A device for the solution of a differential equation yn + k = F with means of analog computer, wherein the number sequences of the difference equation in each case by a step function, the step heights (y "yn @ 1, # y n + k-1, 7t.). are a measure for the values of the members of the corresponding number sequence, and are processed on the one hand by at least one dead time member, which generates the sequence with an index smaller by one from a sequence, on the other hand by a device that is constructed according to the mathematical rule F. and in which the step function assigned to the sequence y ", the solution sequence, is branched off from the system and the step heights of this function are evaluated with known recording devices, characterized in that the dead time elements are each connected by the series connection of h (n = 2, 3 . .. ), preferably 2 sampling elements of the same sampling period are implemented and the sampling period of the sampling elements to each other by 1 / ", preferably is shifted by half a duty cycle.

2. Device according to claim 1, characterized by a sampling element with a parallel connection of a capacitor (2) and an amplifier (1) as a memory, in the input of which there is a switch (4) actuated by a control voltage, via which the memory is over during the closing period Resistors (9,10) is charged and discharged.

3. Device according to claim 2, characterized by a continuous AC voltage as the control voltage for the switch of the scanning element that controls the switch then actuated when the instantaneous value exceeds or falls below a threshold value.