DE1278506B

DE1278506B - Circuit arrangement for the execution of logical functions with low power requirements

Info

Publication number: DE1278506B
Application number: DEW39778A
Authority: DE
Inventors: Roland Yen Mou Hung; Hung Chang Lin
Original assignee: Westinghouse Electric Corp
Current assignee: CBS Corp
Priority date: 1964-08-20
Filing date: 1965-08-20
Publication date: 1968-09-26

Description

Schaltungsanordnung zur Ausführung logischer Funktionen mit geringem Leistungsbedarf Die Erfindung bezieht sich allgemein auf aus Halbleitern aufgebaute logische Schaltungen und insbesondere auf solche, Halbleiter enthaltende logische Schaltungen, in denen der Leistungsbedarf eine wesentliche Rolle spielt.Circuit arrangement for performing logical functions with little Power Requirements The invention relates generally to semiconductor devices logic circuits and in particular logic circuits containing semiconductors Circuits in which the power requirement plays an essential role.

Zur Anwendung in Einrichtungen zur Verarbeitung von digitalen Informationen vorgesehene Schaltungen zur Ausführung logischer Funktionen sind im allgemeinen so ausgelegt, daß sie von ihnen vorangehende Stufen eine Vielzahl von Eingangssignale zugeführt erhalten und in Abhängigkeit von den Eingangssignalen Ausgangssignale zur Ansteuerung einer oder mehrerer nachfolgender Stufen abgeben.For use in devices for processing digital information circuits provided for performing logic functions are generally designed so that they receive a variety of input signals from their preceding stages received and depending on the input signals output signals to control one or more subsequent stages.

Die Anzahl der von vorangehenden Stufen abgegebenen Eingangssignale wird mit Eingangs-Fächerung (fan-in) bezeichnet, die Anzahl der nachfolgenden gesteuerten Stufen wird mit Ausgangs-Fächerung (fanout) bezeichnet. Die Gatterschaltungen werden im Ein-Aus-Betrieb zur Darstellung beispielsweise der Binärziffern »1« und »0« betrieben. Die Gatterschaltungen sind über einen Lastwiderstand an eine Betriebsspannungsquelle angeschlossen; mit Hilfe des über diesen Lastwiderstand fließenden Stromes werden die Halbleiterelemente einer nachfolgenden Stufe bzw. der nachfolgenden Stufen gesteuert. Um eine hohe Ausgangs-Fächerung zu erzielen, ist ein relativ hoher Treiberstrom erwünscht. Für verschiedene Kombinationen von Eingangssignalen ist dieser Treiberstrom gesteuert. Um eine hohe Ausgangs-Fächerung zu erzielen, ist ein relativ hoher Treiberstrom erwünscht. Für verschiedene Kombinationen von Eingangssignalen ist dieser Treiberstrom zwar nicht notwendig, aber die Gatter sind so ausgelegt, daß der zur Verfügung stehende Strom über den Lastwiderstand nach Erde oder in eine vorangehende Stufe abfließt. Dies bedeutet einen unerwünschten Leistungsbedarf und Leistungsverlust, wodurch eine übermäßige Erwärmung bedingt wird, und Schaltungskomponenten, wie z. B. die Halbleiterelemente der Schaltungsstufe, tendieren dazu, sich in ihren Charakteristiken zu ändern. übermäßige Verlustleistung ist unzulässig, denn in mikrominiaturisierten und integrierten Schaltungen, in denen die Halbleiterelemente auf einer Halbleiterplatte angeordnet sind, kann der unerwünschte und übermäßige Leistungsverbrauch zu einer übermäßigen, die richtige Betriebsweise der Schaltung ändernden oder störenden Wärmeentwicklung führen.The number of inputs returned by previous stages is referred to as fan-in, the number of subsequent controlled Levels are referred to as fanout. The gate circuits are operated in on-off mode to display the binary digits "1" and "0", for example. The gate circuits are connected to an operating voltage source via a load resistor connected; with the help of the current flowing through this load resistor the semiconductor elements of a subsequent stage or the subsequent stages are controlled. In order to achieve a high output fan-out, a relatively high drive current is required he wishes. For various combinations of input signals, this is the driver current controlled. In order to achieve a high output fan-out, a relatively high drive current is required he wishes. For various combinations of input signals, this is the driver current not necessary, but the gates are designed so that the available Current flows through the load resistance to earth or in a previous stage. This means an undesirable power requirement and power loss, whereby excessive heating is caused, and circuit components such. B. the Semiconductor elements of the circuit stage tend to differ in their characteristics to change. excessive power dissipation is inadmissible because in microminiaturized and integrated circuits in which the semiconductor elements are on a semiconductor plate arranged, the undesirable and excessive power consumption can lead to a excessive heat that changes or disrupts the correct operation of the circuit to lead.

Der vorliegenden Erfindung liegt daher im wesentlichen die Aufgabe zugrunde, schnell schaltende Schaltungen zur Ausführung logischer Funktionen zu schaffen, die einen geringen Leistungsbedarf und eine hohe Ausgangs-Fächerung aufweisen; solche logischen Schaltungen sind insbesondere wegen ihres geringen Leistungsbedarfes gut für die Herstellung integrierter Schaltkreise geeignet.The present invention is therefore essentially the object based on fast switching circuits for the execution of logical functions create that have a low power requirement and a high fan-out; such logic circuits are particularly important because of their low power requirements well suited for the manufacture of integrated circuits.

Die vorliegende Erfindung bezieht sich somit auf eine Schaltung zur Ausführung logischer Funktionen mit einer Vielzahl von Eingangsklemmen, die operativ an einen gemeinsamen Punkt geschaltet sind, an dem binäre Signale als Folge von den Eingangsklemmen zugeführten binären Signalen vorhanden sind, mit steuerbaren Halbleiterschaltungen, die zwischen einem Zustand niedriger Impedanz und einem Zustand hoher Impedanz entsprechend den Änderungen der Binärsignalkombinationen an den Eingangsklemmen variierbar und zwischen eine Ausgangsklemme und einen Bezugspotentialpunkt geschaltet sind. Mit einer derartigen Schaltung wird die gestellte Aufgabe erfindungsgemäß dadurch gelöst, daß ein Stromfluß zwischen der Ausgangsklemme und dem Bezugspotentialpunkt über die steuerbaren Halbleiterschaltungen, während sich letztere in entsprechend niedriger Impedanz befinden, im wesentlichen durch die Verwendung von Halbleiterschaltungen zur Stromsteuerung vermieden wird, die entsprechend dem an dem gemeinsamen Punkt vorhandenen Binärsignal gesteuert werden, wobei sich die an eine Betriebsspannungsquelle anschließenden Halbleiterschaltungen zur Stromsteuerung nur dann in leitendem Zustand befinden und Strom von der Betriebsspannungsquelle zu dem gemeinsamen Punkt durchfließen lassen, wenn das binäre Signal an ihnen den einen der beiden Werte aufweist und wobei sich die Halbleiterschaltungen zur Stromsteuerung in einem im wesentlichen nichtleitenden Zustand befinden und den Stomfluß von der Betriebsspannungsquelle zu dem gemeinsamen Punkt im wesentlichen blockieren, wenn das binäre Signal an ihnen den anderen der beiden Werte aufweist.The present invention thus relates to a circuit for Execution of logical functions with a variety of input terminals that are operational are connected to a common point at which binary signals as a result of binary signals fed to the input terminals are available, with controllable Semiconductor circuits that switch between a low impedance state and a high impedance corresponding to the changes in the binary signal combinations at the input terminals variable and connected between an output terminal and a reference potential point are. With such a circuit, the object set is achieved according to the invention solved in that a current flow between the output terminal and the reference potential point via the controllable semiconductor circuits, while the latter is in accordance with low impedance, mainly through the use of semiconductor circuits to avoid current control corresponding to that at the common point existing binary signal can be controlled, whereby the to a Operating voltage source connected semiconductor circuits for current control only then are in a conductive state and receive current from the operating voltage source to the common point when the binary signal is passing through them has one of the two values and wherein the semiconductor circuits for current control are in a substantially non-conductive state and the current flow from the Mainly block operating voltage source to the common point when the binary signal at them has the other of the two values.

Durch Unterdrückung eines Stromflusses bei Auftreten einse der beiden Signale an dem gemeinsamen Schaltungspunkt wird keine Leistung verbraucht, wenn kein Strom gebraucht wird; ist jedoch ein solcher Strom zur Steuerung nachfolgender Stufen erforderlich, so wird er auch in genügendem Maße abgegeben.By suppressing a current flow when one of the two occurs Signals at the common node, no power is consumed when no electricity is needed; however, such a stream for control is below Levels required, it will also be given in sufficient quantities.

Zur Erzielung dieser Betriebsweise kann die Stromregelschaltung in. einer Ausführungsform der vorliegenden Erfindung einen Thyristor vom pnpn-Typ enthalten, an dessen beiden Hauptelektroden (Anode, Kathode) die Betriebsspannung liegt und dessen Steuerelektrode (Tor) an dem gemeinsamen Schaltungspunkt angeschlossen ist. Der Thyristor spricht damit auf die jeweils an diesem Schaltungspunkt herrschende Spannung an und ändert diese. Spannung entsprechend den Leitfähigkeitszustand seiner pnpn-Schicht. Gemäß einer anderen Ausführungsform der Erfindung werden zwei komplementäre Steuertransistoren zur Durchführung der Thyristorfunktion verwendet. Dabei ist die Basis des einen Transistors mit dem Kollektor des anderen Transistors und dessen Basis mit dem Kollektor des ersten Transistors verbunden. Zusätzlich zu dem vom Emitter zum Kollektor des zweiten Transistors bestehenden Stromweg besteht für den Fall, daß die Transistoren leitend sind, noch ein Stromzweig über die Emitter-Basis-Strecke des zweiten Transistors, die in Reihe zu der Kollektor-Emitter-Strecke des ersten Transistors liegt. Zur Abgabe von Ausgangssignalen an nachfolgende Stufen sind an den gemeinsamen Schaltungspunkt Ausgangseinrichtungen angeschlossen.To achieve this mode of operation, the current control circuit in. an embodiment of the present invention contain a thyristor of the pnpn type, the operating voltage is applied to its two main electrodes (anode, cathode) and whose control electrode (gate) is connected to the common circuit point. The thyristor thus responds to the one prevailing at this circuit point Voltage and changes it. Voltage according to the conductivity state of its pnpn layer. According to another embodiment of the invention, two are complementary Control transistors are used to perform the thyristor function. Here is the Base of one transistor with the collector of the other transistor and its Base connected to the collector of the first transistor. In addition to that dated The current path exists for the emitter to the collector of the second transistor If the transistors are conductive, another branch via the emitter-base path of the second transistor in series with the collector-emitter junction of the first Transistor lies. For the delivery of output signals to the following stages are on connected to the common node output devices.

An Hand von Zeichnungen wird die Erfindung nachstehend näher erläutert. Im einzelnen zeigt Fi g. 1 ein NOR-Logiksystem bekannter Art, F i g. 2 ein NAND-Logiksystem bekannter Art, F i g. 3 eine Ausführungsform der vorliegenden Erfindung, F i g. 4 eine zum besseren Verständnis der Betriebsweise der in F i g. 3 gezeigten Schaltung dienende, zwei miteinander verbundene Transistoren enthaltende Schaltung, F i g. 5 eine Modifikation der in F i g. 3 gezeigten Schaltung, und in F i g. 6 bis 9 sind andere Ausführungsformen der vorliegenden Erfindung dargestellt.The invention is explained in more detail below with reference to drawings. In detail, Fig. 1 is a known type of NOR logic system, FIG. 2 a NAND logic system known type, F i g. 3 shows an embodiment of the present invention, FIG. FIG. 4 shows a for a better understanding of the mode of operation of the in FIG. 3 circuit shown serving circuit containing two interconnected transistors, FIG. 5 shows a modification of the one shown in FIG. 3, and in FIG. 6 to 9 are illustrated other embodiments of the present invention.

In F i g. 1 ist ein NOR-Gatter 10 gezeigt, dessen Ausgangssignal den nachfolgenden NOR-Gattern 11, 12 und 13 zugeführt wird, was einer Ausgangs-Fächerung von 3 entspricht; bei entsprechender Ausgestaltung des Systems ließe sich eine größere Ausgangs-Fächerung erzielen. Die durch ein NOR-Gatter gegebene logische Verknüpfung besteht darin, daß ein Ausgangssignal abgegeben wird, wenn an keinem Eingang des Gatters ein Eingangssignal anliegt, und daß kein Ausgangssignal abgegeben wird, wenn an einem Eingang oder an mehrere Eingänge Eingangssignale anliegen. Die an dem Ausgang des Gatters auftretenden Signale weisen zwei verschiedene Spannungsamplituden, entsprechend den Binärziffern »0« bis »1« auf; dabei kann beispielsweise der Binärziffer »1« eine geringfügig positive Spannung und der Binärziffer »0« Erdpotential oder fast Erdpotential entsprechen. Das NOR-Gatter 10 besitzt eine Vielzahl von Eingangstransistoren, von denen zwei, nämlich die Transistoren 16 und 17, gezeigt sind. Der Transistor 16 enthält eine Kollektorelektrode 19, eine Emitterelektrode 20 und eine den Eingang darstellende Basiselektrode 21. Die Kollektoren der Transistoren sind zusammen an einen gemein-Samen Schaltungspunkt 23 angeschlossen, an den ferner die Ausgangsleitung angeschlossen ist. Ein den Kollektorlastwiderstand bildender Widerstand 26 ist an eine eine Spannung von V-I- abgebende Klemme einer Betriebsspannungsquelle angeschlossen.In Fig. 1 shows a NOR gate 10 , the output signal of which is fed to the subsequent NOR gates 11, 12 and 13, which corresponds to an output fan-out of 3; With a suitable design of the system, a greater fan-out could be achieved. The logic operation given by a NOR gate is that an output signal is emitted if no input signal is present at any input of the gate, and no output signal is emitted if input signals are present at one or more inputs. The signals appearing at the output of the gate have two different voltage amplitudes, corresponding to the binary digits "0" to "1"; For example, the binary digit "1" can correspond to a slightly positive voltage and the binary digit "0" corresponds to earth potential or almost earth potential. NOR gate 10 has a plurality of input transistors, two of which, transistors 16 and 17, are shown. The transistor 16 contains a collector electrode 19, an emitter electrode 20 and a base electrode 21 representing the input. The collectors of the transistors are connected together to a common node 23 to which the output line is also connected. A resistor 26, which forms the collector load resistance, is connected to a terminal of an operating voltage source which emits a voltage from VI-.

Wird der Basis eines der Transistoren 16 oder 17 ein Eingangssignal mit hoher Amplitude zugeführt, so wird der betreffende Transistor leitend. Unter der Annahme, daß der Transistor 16 eingeschaltet und damit leitend ist, fließt von der Betriebsspannungsquelle V+ über den Lastwiderstand 26 und den Transistor 16 ein Strom 1o nach Erde. Die Spannung an dem gemeinsamen Schaltungspunkt 23 (und damit auf der Ausgangsleitung) entspricht der Kollektor-Emitter-Spannung des Transistors 16, die bei leitendem Transistor in der Größenordnung von Erdpotential liegt und für einen Siliziumtransistor in der Größenordnung von 0,2 V liegt. Der Strom 1o treibt keine nachfolgenden Stufen, sondern fließt über den Transistor 16 nach Erde ab und dient damit keinem nützlichen Zweck. Das sich aus diesem Stromwert und der Speisespannung V+ ergebende Produkt gibt den unerwünschten Leistungsbedarf und damit die Verlustenergie an. Offenbar kann die Leistungsaufnahme der Schaltungsstufe beträchtlich reduziert werden, wenn dieser Strom 1o entsprechend auf Null reduziert wird, ohne dabei die Arbeitsweise des Transistors 16 zu beeinträchtigen, d. h., die erste Aufgabe wäre, die Schaltungsstufe so auszulegen, daß der Transistor 16 von einem Zustand hoher Impedanz (Ausgang »1«) in einen Zustand niedriger Impedanz (Ausgang »0«) schaltbar ist und umgekehrt und daß er im Zustand niedriger Impedanz keinen wesentlichen Kollektor-Emitter-Strom von V+ über den Widerstand 26 zieht. Der Grundgedanke dieser Erfindung, der gerade durch diese Aufgabe ausgedrückt wird, geht klar aus einer weiteren Diskussion an Hand der F i g. 3 bis 9 hervor. Eine konventionelle Methode zur Verminderung dieses Leistungsbedarfes besteht darin, den Widerstandswert des Widerstandes 26 zu erhöhen, so daß durch diesen Widerstand ein geringerer Strom fließt und damit der Leistungsbedarf vermindert ist. Verringert sich der zur Verfügung stehende Strom, so wird der den Ausgangs-Fächerungs-Bedingungen entsprechend erforderliche Mindeststrom nicht erreicht, so daß nachfolgende Stufen auf die von dem NOR-Gatter 10 abgegebenen Ausgangssignale nicht ansprechen würden.The base of one of the transistors 16 or 17 becomes an input signal supplied with a high amplitude, the transistor in question becomes conductive. Under the assumption that the transistor 16 is switched on and thus conductive flows from the operating voltage source V + via the load resistor 26 and the transistor 16 a stream 1o to earth. The voltage at the common node 23 (and thus on the output line) corresponds to the collector-emitter voltage of the transistor 16, which is in the order of magnitude of earth potential when the transistor is conducting and for a silicon transistor is on the order of 0.2V. The current 1o does not drive any subsequent stages, but flows through transistor 16 to earth and thus serves no useful purpose. That results from this current value and the Supply voltage V + resulting product gives the undesired power requirement and thus the energy loss. Apparently, the power consumption of the circuit stage can be considerable be reduced when this current 1o is reduced to zero accordingly, without thereby affecting the operation of transistor 16, i.e. i.e., the first task would be to design the circuit stage so that the transistor 16 of a state high impedance (output »1«) can be switched to a low impedance state (output »0«) and vice versa and that in the low impedance state there is no significant collector-emitter current from V + through resistor 26. The basic idea of this invention, the straight Expressed by this task goes on clearly from further discussion Hand of fig. 3 to 9. A conventional method of alleviating this Power requirement is to increase the resistance of resistor 26, so that a lower current flows through this resistor and thus the power requirement is decreased. If the available current is reduced, it becomes the Output fan-out conditions in accordance with the required minimum current not reached, so that subsequent stages on the output signals emitted by the NOR gate 10 would not respond.

Werden allen Transistoren, also den Transistoren 16 und 17, »0«-Eingangssignale zugeführt, so gelangen die Transistoren in den nichtleitenden Zustand, in dem die Kollektorspannungen einen positiven Wert annehmen, der abhängig ist von der an die Ausgangsleitung angeschlossenen Last. Bei Leerlauf steigt die Spannung am Schaltungspunkt 23 auf den Wert der Speisespannung von V+ an, und mit der in F i g. 1 gezeigten Belastung würde die Spannung am Punkt 23 ungefähr dem Basis-Emitter-Spannungsabfall der nachfolgenden Stufen entsprechen, der bei Siliziumtransistoren in der Größenordnung von 0,6 V liegt. Die Schaltung kann durch Verwendung von Widerstandseinrichtungen oder Dioden in den Basiszuleitungen der Transistoren 28, 29 und 30 auch für ein »1«-Signal darstellende höhere Spannungen ausgelegt werden. Wenn am Schaltungspunkt 23 des Gatters 10 eine ein »1«-Signal darstellende Spannung auftritt, wäre es zur Erzielung eines den Transistoren 28, 29 und 30 zuzuführenden höheren Stromes Il wünschenswert, einen Lastwiderstand 26 mit relativ geringem Widerstandswert zu verwenden. Es ergibt sich somit; daß für einige Anwendungsfälle der Lastwiderstand gering sein sollte, um den Ausgangs-Fächerungs-Erfordernissen entsprechend einen hohen Strom zu erzielen, und daß für andere Anwendungsfälle dieser Lastwiderstand 26 zur Erzielung eines geringen Leistungsverbrauches hoch sein sollte. Diese einander widersprechenden Bedingungen werden im wesentlichen durch irgendeinen Schaltungskompromiß erfüllt.All transistors, ie transistors 16 and 17, become "0" input signals fed, the transistors enter the non-conductive state in which the Collector voltages assume a positive value, which depends on the Output line connected load. The voltage increases when idling at circuit point 23 to the value of the supply voltage of V +, and with the in F i g. 1, the voltage at point 23 would be approximately the base-emitter voltage drop of the following stages correspond to that of silicon transistors in the order of magnitude of 0.6 V. The circuit can be made by using resistor devices or diodes in the base leads of transistors 28, 29 and 30 also for a Higher voltages representing a "1" signal can be designed. If at the switching point 23 of the gate 10 a voltage representing a "1" signal occurs, it would be for Achieving a higher current II to be supplied to the transistors 28, 29 and 30 It is desirable to use a load resistor 26 having a relatively low resistance. It thus follows; that for some applications the load resistance may be low should have a high current in order to meet the output fan-out requirements to achieve, and that for other applications this load resistor 26 to achieve a low power consumption should be high. These contradicting one another Conditions are essentially met by some circuit tradeoff.

In F i g. 2 ist eine typische bekannte NAND-Gatterschaltung gezeigt. Die durch ein NAND-Gatter gegebene logische Verknüpfung besteht darin, daß ein »1«-Ausgangssignal abgegeben wird, wenn irgendeines der Eingangssignale ein »0«-Signal ist, und daß ein »0«-Ausgangssignal nur dann abgegeben wird, wenn sämtliche Eingangssignale »1«-Signale sind. Ein typisches NAND-Gatter 32 enthält eine Vielzahl von Eingangsdioden, von denen hier zwei, nämlich die Dioden 33 und 34, gezeigt sind.In Fig. A typical prior art NAND gate circuit is shown. The logic combination given by a NAND gate is that a "1" output signal is issued when any of the input signals is a "0" signal, and that a "0" output signal is only given if all input signals are "1" signals are. A typical NAND gate 32 includes a plurality of input diodes, from two of which, namely diodes 33 and 34, are shown here.

Die Eingangssignale werden den Eingangsleitungen 35 und 36 bzw. den Dioden 33 und 34 zugeführt, deren Anoden an einen gemeinsamen Schaltungspunkt 40 angeschlossen sind. An den gemeinsamen Schaltungspunkt 40 ist ein Widerstand 41 mit seinem einen Ende angeschlossen; das andere Ende des Widerstandes 41 ist mit einer ein Potential von V+ abgebenden Klemme der Betriebsspannungsquelle verbunden. An den gemeinsamen Schaltungspunkt 40 ist ferner über eine Diode 45 ein Ausgangstransistor 43 angeschlossen. über eine an den Kollektor des Transistors 43 angeschlossene Ausgangsleitung 47 werden die Steuersignale für die nachfolgenden Gatter 49, 50 und 51 abgegeben. Wenn auf einer Eingangsleitung ein »0«-Signal auftritt, beispielsweise auf der Leitung 36, dann wird die in dieser Leitung liegende Diode, also die Diode 34, leitend. Dadurch fließt über den Widerstand 41 und die Diode 34 ein Strom 1o in eine vorangehende Stufe hinein. Die am Schaltungspunkt 40 auftretende Spannung entspricht der Spannung eines »0«-Signals und setzt sich im vorliegenden Fall aus dem Spannungsabfall an der Diode und aus der Kollektor-Emitter-Spannung VCE eines Transistors in einer vorangehenden Stufe zusammen; bei Silizium-Halbleiterelementen liegt am Schaltungspunkt 40 eine Spannung von etwa 0,8 V. Der Spannungsabfall von 0,8 V reicht nicht aus, den Transistors 43 über die Diode 45 in den leitenden Zustand zu steuern; die bei gesperrtem Transistor auf der Ausgangsleitung 47 herrschende Spannung stellt somit die ein »1«-Signal bildende Spannung dar. Im Fall des NAND-Gatters führt der Strom 10 zu einem unerwünschten Leistungsverbrauch. Wenn sämtlichen Eingängen des Gatters 32 positive Eingangssignale zugeführt werden, dann sind die Dioden 33 und 34 gesperrt, und die Spannung an dem gemeinsamen Schaltungspunkt 40 steigt an; damit fließt dann aus der Speisespannungsquelle V+ über den Widerstand 41 und die Diode 45 in die Basis des Transistors 43 ein Strom 11, der somit den Basisstrom dieses Transistors darstellt. Der Kollektorstrom und die Ausgangs-Fächerung sind dabei um so größer, je größer der Basisstrom ist. Mit dem Fließen eines Basisstromes erhält jedes der nachfolgenden Gatter 49, 50 und 51 einen Teil des Kollektorstromes des Transistors 43; dieser Anteil ist gleich dem Quotienten , worin 1C den Kollektorstrom des Transistors 43 und F0 ein Maß für die Ausgangs-Fächerung darstellt.The input signals are fed to the input lines 35 and 36 or the diodes 33 and 34, the anodes of which are connected to a common circuit point 40. A resistor 41 is connected at one end to the common circuit point 40; the other end of the resistor 41 is connected to a terminal of the operating voltage source which emits a potential of V +. An output transistor 43 is also connected to the common circuit point 40 via a diode 45. The control signals for the subsequent gates 49, 50 and 51 are output via an output line 47 connected to the collector of the transistor 43. If a "0" signal occurs on an input line, for example on line 36, the diode in this line, that is to say diode 34, becomes conductive. As a result, a current 1o flows into a preceding stage via the resistor 41 and the diode 34. The voltage occurring at node 40 corresponds to the voltage of a “0” signal and, in the present case, is composed of the voltage drop across the diode and the collector-emitter voltage VCE of a transistor in a preceding stage; In the case of silicon semiconductor elements, there is a voltage of approximately 0.8 V at the node 40. The voltage drop of 0.8 V is not sufficient to switch the transistor 43 into the conductive state via the diode 45; the voltage prevailing on the output line 47 when the transistor is blocked thus represents the voltage forming a “1” signal. In the case of the NAND gate, the current 10 leads to undesirable power consumption. If all inputs of the gate 32 are supplied with positive input signals, then the diodes 33 and 34 are blocked and the voltage at the common node 40 increases; thus then flows from the supply voltage source V + via the resistor 41 and the diode 45 into the base of the transistor 43, a current I1, which thus represents the base current of this transistor. The collector current and the output fan-out are greater, the greater the base current. With the flow of a base current, each of the following gates 49, 50 and 51 receives part of the collector current of transistor 43; this share is equal to the quotient , where 1C is the collector current of transistor 43 and F0 is a measure of the output fan-out.

Wie bei dem NOR-Gatter gemäß F i g. 1 ist auch hier ein besonderer Umstand dadurch gegeben, daß in einigen Anwendungsfällen ein hoher Strom zur Erhöhung der Arbeitsgeschwindigkeit und der Ausgangs-Fächerung und in anderen Anwendungsfällen ein geringer Strom zur Verminderung des Leistungsverbrauchs erwünscht ist. Gemäß der vorliegenden Erfindung kann eine größere Ausgangs-Fächerung bei vermindertem Leistungsverbrauch und relativ hohen Arbeitsgeschwindigkeiten erzielt werden, wie dies an Hand der in F i g. 3 dargestellten Schaltungsanordnung näher erläutert werden wird.As with the NOR gate according to FIG. 1 is a special one here too Given the fact that in some applications a high current to increase the working speed and the output fan-out and in other applications a low current is desired to reduce power consumption. According to The present invention can provide greater fan-out with reduced Power consumption and relatively high working speeds can be achieved, such as this on the basis of the in FIG. 3 illustrated circuit arrangement are explained in more detail will.

In F i g. 3 ist eine NOR-Schaltung gemäß den Lehren der vorliegenden Erfindung gezeigt. Die NOR-Schaltung enthält zwei Transistoren, nämlich die Transistoren 53 und 54, die mit ihren Kollektorelektroden an einen gemeinsamen Schaltungspunkt 56 angeschlossen sind und die auf Grund von ihren Basiselektroden zugeführten binären Eingangssignalen auf einer Ausgangsleitung 58, die in dieser Ausführungsform ebenfalls an den gemeinsamen Schaltungspunkt 56 angeschlossen ist, binäre Ausgangssignale abgeben.In Fig. 3, there is shown a NOR circuit in accordance with the teachings of the present invention. The NOR circuit contains two transistors, namely the transistors 53 and 54, which are connected with their collector electrodes to a common circuit point 56 and the binary input signals supplied on the basis of their base electrodes on an output line 58, which in this embodiment is also connected to the common circuit point 56 is connected, emit binary output signals.

Die auf den Ausgangsleitungen der hier dargestellten Gatter jeweils auftretenden Spannungen hängen im allgemeinen von den Schaltungsverhältnissen, wie der Speisespannung, den Widerständen, den verwendeten Transistoren und in besonderem Maße von den nachfolgenden, die Ausgangssignale aufnehmenden Schaltungen ab. Unter dem Ausdruck binäres Signal sei hier ein »0«-Signal mit einer geringen Spannung von ungefähr 0,2 V über Erdpotential für Siliziumtransistoren und ein »1«-Signal mit einer höheren Spannung, deren Wert zwischen ungefähr 0,6 V und der Speisespannung liegt, verstanden. Der genaue Wert der Spannung hängt von der Schaltung ab, und in einigen Fällen liegt er irgendwo innerhalb des Spannungsbereiches.The ones on the output lines of the gates shown here, respectively occurring voltages generally depend on the circuit conditions, such as the supply voltage, the resistors, the transistors used and in particular Dimensions from the following circuits that receive the output signals. Under The expression binary signal is here a "0" signal with a low voltage of about 0.2 V above ground potential for silicon transistors and a "1" signal with a higher voltage, its value between approximately 0.6 V and the supply voltage lies, understood. The exact value of the voltage depends on the circuit, and in some cases it is somewhere within the voltage range.

In den verschiedenen beschriebenen Ausführungsformen der vorliegenden Erfindung wird angenommen, daß eine positive Spannung über einem bestimmten Potential eine binäre »1« darstellt, während eine Spannung bei oder nahe dem Massepotential (Bezugspotential) eine binäre »0« darstellt. Die Lehren der vorliegenden Erfindung sind unmittelbar auf Schaltungsstufen mit logischen Funktionen anwendbar, wo eine negative Spannung eine binäre »1« darstellt, wenn die Transistortypen ausgetauscht und die verschiedenen Gatter mit einer Quelle negativen Potentials verbunden werden, wie es in dieser Technik üblich ist. Um nun den Stromfluß in dem in F i g. 3 gezeigten Gatter zu regeln, ist eine ein Vierschicht-pnpn-Halbleiterelement enthaltende Stromregelschaltung vorgesehen. Dieses in der Schaltung gemäß F i g. 3 vorgesehene Halbleiterelement ist durch einen ersten Transistor 60 und einen mit diesem verbundenen zweiten Transistor 61 gebildet, wie dies an Hand von F i g. 4 näher erläutert wird.In the various described embodiments of the present Invention is believed to be a positive voltage above a certain potential represents a binary "1" while a voltage is at or near ground potential (Reference potential) represents a binary »0«. The teachings of the present invention are directly applicable to circuit stages with logical functions where a negative voltage represents a binary "1" if the transistor types are exchanged and the various gates are connected to a source of negative potential, as is customary in this technique. To now the current flow in the in Fig. The gate shown in Fig. 3 is a four-layer pnpn semiconductor element containing current control circuit provided. This in the circuit according to FIG. 3 provided semiconductor element is through a first transistor 60 and one with this connected second transistor 61 is formed, as shown with reference to FIG. 4th is explained in more detail.

In F i g. 4 sind zwei Transistoren Q 1 und Q 2 gezeigt, die in der Weise miteinander verbunden sind, daß der Basisstrom 12b des Transistors Q 2 gleich dem Kollektorstrom h , des Transistors Q 1 und der Kollektorstrom 12 , des Transistors Q 2 gleich dem Basisstrom 11b des Transistors Q 1 ist. Der Transistor Q 1 ist vom pnp-Leitfähigkeitstyp und der Transistor Q 2 vom npn-Leitfähigkeitstyp. Wie in F i g. 4 gezeigt, stellen der Emitter des Transistors Q 1 das erste p-Gebiet, die Basis des Transistors Q1 und der Kollektor des Transistors Q2 ein n-Gebiet, die Basis des Transistors Q2 (mit dem daran angeschlossenen Kollektor des Transistors Q l) ein p-Gebiet und der Emitter des Transistors Q 2 ein n-Gebiet dar. Es läßt sich nun zeigen, daß die in der in F i g. 4 gezeigten Weise miteinander verbundenen Transistoren Q 1 und Q 2 wie ein pnpn-Schalter arbeiten, wenn die für die Basisschaltung geltenden Stromverstärkungsfaktoren der Transistoren Q 1 und Q 2 gleich oder größer als 1 sind, d. h. wenn aQ 1+aQ 1 > 1 ist. Durch eine am Schaltungspunkt 56 der Basis des Transistors Q 2 zugeführte geeignete Spannung kann eine Schwingung entsprechend einem Ein- und Ausschaltvorgang erzielt werden. Ein Vierschicht-Halbleiterelement kann mit zu dem Zwischen-p-Gebiet hinführenden geeigneten Verbindungen verwendet werden.In Fig. 4, two transistors Q 1 and Q 2 are shown, which are connected in such a way to each other, that the base current 12b of the transistor Q 2 is equal to h the collector current of the transistor Q 1 and the collector current 12 of the transistor Q 2 is equal to the base current 11b of the Transistor Q is 1 . The transistor Q 1 is of the pnp conductivity type and the transistor Q 2 is of the npn conductivity type. As in Fig. 4, the emitter of the transistor Q 1 represents the first p-region, the base of the transistor Q1 and the collector of the transistor Q2 an n-region, the base of the transistor Q2 (with the collector of the transistor Q l connected to it) a p -Region and the emitter of the transistor Q 2 represents an n-region. It can now be shown that the in F i g. 4, interconnected transistors Q 1 and Q 2 operate like a pnpn switch when the current amplification factors of the transistors Q 1 and Q 2 applicable to the basic circuit are equal to or greater than 1, ie when aQ 1 + aQ 1> 1. An oscillation corresponding to a switch-on and switch-off process can be achieved by means of a suitable voltage supplied at the node 56 of the base of the transistor Q 2. A four layer semiconductor element can be used with suitable connections leading to the inter-p-region.

Nachstehend wird wieder die in F i g. 3 gezeigte Schaltungsanordnung betrachtet. Den in F i g. 4 gezeigten Transistoren Q 2 und Q 1 entsprechen hier die Transistoren 60 und 61. Der in F i g. 4 vorgesehene Schaltungspunkt 56 entspricht dem in F i g. 3 und ist mit dem gleichen Bezugszeichen versehen. Der Emitter des Transistors 61 ist über einen Lastwiderstand 64 an die Speisespannungsquelle V-1- angeschlossen. Befindet sich der Transistor 61 im leitenden Zustand, so verläuft ein Stromzweig, wie es in dieser Technik üblich ist, über seine Emitter-Kollektor-Strecke, über seine Emitter-Basis-Strecke und über die Kollektor-Emitter-Strecke des Transistors 60, dessen Emitter auf einem Bezugspotential, wie Erdpotential 65, führenden Schaltungspunkt liegt. Zur Erläuterung des Betriebs der Schaltung sei angenommen, daß der Basis eines der Transistoren 53, 54 ein »1«-Signal oder ein durch eine hohe Spannung gebildetes Signal zugeführt wird. Der betreffende Transistor geht dadurch von einem Zustand hoher Impedanz in einen Zustand niedriger Impedanz über, wodurch dann an seinem Kollektor nahezu Erdpotential liegt. Da die Kollektoren beider Eingangstransistoren 53 und 54 an den gemeinsamen Schaltungspunkt 56 angeschlossen sind, wird also dieser gemeinsame Schaltungspunkt ebenfalls nahezu Erdpotential führen. Der mit seiner Basis an den gemeinsamen Schaltungspunkt 56 angeschlossene Transistor 60 spricht auf die dort herrschende Spannung an und ändert dadurch seinen Leitfähigkeitszustand. Mit einer an dem gemeinsamen Schaltungspunkt 56 liegenden, einem »0«-Signal entsprechenden Spannung befindet sich der Transistor 60 im nichtleitenden Zustand, und da kein Kollektor-Emitter-Strom fließt, verbleibt auch der Transistor 61 im nichtleitenden Zustand. so daß weitgehend kein Strom fließt, obwohl einer der Transistoren 53, 54 sich in einem Zustand niedriger Impedanz befindet. Wenn sich die Transistoren im nichtleitenden Zustand befinden, fließt zwar ein geringer Sperrstrom, dieser liegt jedoch entsprechend den Schaltungsparametern in der Größenordnung von Nanoampere und. führt in der Schaltung zu einem vernachlässigbaren Leistungsverlust. Sind beide den Basen der Transistoren 53 und 54 zugeführten Eingangssignale durch »0«-Signale gebildet, wobei vorausgesetzt wird, daß sich beide Transistoren im Zustand hoher Impedanz befinden, so wird die Spannung an den Kollektoren und demgemäß an dem gemeinsamen Schaltungspunkt 56 ansteigen, und nach Erreichen eines bestimmten Wertes wird der die höhere Spannung an seiner Basis zugeführt erhaltende Transistor 60 zusammen mit dem Transistor 61 in den leitenden Zustand übergehen, wodurch ein Stromkreis von V+ über den Widerstand 64, die Emitter-Basis-Diode des. Transistors 61 und die Kollektor-Emitter-Strecke des Transistors 60 geschlossen ist. Ein weiterer Stromzweig verläuft über den Transistor 61 zu der Ausgangsleitung 58 hin, von der ein hoher Strom zur Steuerung einer Vielzahl nachfolgender Stufen erhältlich ist. Jedes der Basis eines der Transistoren 53; 54 wieder zugeführte »0«-Eingangssignal führt zur Verminderung der Spannung an dem gemeinsamen Schaltungspunkt 56; dadurch kehrt die Schaltung in den zuvor beschriebenen Zustand. in dem nahezu kein Strom fließt, zurück.The following is again the one shown in FIG. 3 viewed circuit arrangement. The in F i g. The transistors Q 2 and Q 1 shown in FIG. 4 here correspond to the transistors 60 and 61. Circuit point 56 provided in FIG. 4 corresponds to that in FIG. 3 and is provided with the same reference number. The emitter of the transistor 61 is connected to the supply voltage source V-1- via a load resistor 64. If the transistor 61 is in the conductive state, a current branch runs, as is customary in this technology, via its emitter-collector path, via its emitter-base path and via the collector-emitter path of transistor 60, its Emitter is on a reference potential, such as ground potential 65, leading circuit point. To explain the operation of the circuit, it is assumed that the base of one of the transistors 53, 54 is supplied with a "1" signal or a signal formed by a high voltage. As a result, the transistor in question changes from a high impedance state to a low impedance state, as a result of which there is almost earth potential at its collector. Since the collectors of the two input transistors 53 and 54 are connected to the common circuit point 56, this common circuit point will also carry almost earth potential. The transistor 60, which has its base connected to the common circuit point 56, responds to the voltage prevailing there and thereby changes its conductivity state. With a voltage corresponding to a “0” signal at the common node 56, the transistor 60 is in the non-conductive state, and since no collector-emitter current flows, the transistor 61 also remains in the non-conductive state. so that substantially no current flows even though one of the transistors 53, 54 is in a low impedance state. When the transistors are in the non-conductive state, a small reverse current flows, but this is in the order of magnitude of nanoamps and depending on the circuit parameters. leads to a negligible loss of power in the circuit. If both input signals applied to the bases of transistors 53 and 54 are "0" signals, assuming that both transistors are in the high impedance state, the voltage at the collectors and accordingly at the common node 56 will rise, and After a certain value has been reached, the transistor 60, which receives the higher voltage at its base, will go into the conductive state together with the transistor 61, whereby a circuit of V + via the resistor 64, the emitter-base diode of the transistor 61 and the Collector-emitter path of transistor 60 is closed. A further branch of current runs via the transistor 61 to the output line 58, from which a high current is available for controlling a large number of subsequent stages. Each of the base of one of the transistors 53; 54 again supplied "0" input signal leads to a reduction in the voltage at the common circuit point 56; as a result, the circuit returns to the previously described state. in which almost no current flows back.

In F i g. 5 ist eine Modifikation der in F i g. 3 gezeigten NOR-Schaltung gezeigt, wobei durch jeweils gleiche Bezugszeichen jeweils gleiche Schaltungselemente bezeichnet sind. Die in F i g. 5 gezeigte NOR-Schaltung arbeitet in der gleichen Weise wie die in F i g. 3 gezeigte NOR-Schaltung, besitzt gegenüber dieser aber eine größere Störsicherheit hinsichtlich unerwünschter Signale. Zwischen dem gemeinsamen Schaltungspunkt 56 und der Basis des Transistors 60 ist hier eine für dessen Basis-Emitter-Stromfluß in Durchlaßrichtung gepolte Diode 67 eingefügt. Jedes der Eingangs-Halbleiterelemente 53 und 54 enthält eine Eingangsdiode 68 bzw. 69. Befinden sich die Dioden 67, 68 und 69 im leitenden Zustand, so beträgt die an ihnen jeweils abfallende Spannung etwa 0,6 V, wenn es sich um Siliziumdioden handelt. Bei Siliziumtransistoren wird der leitende Zustand dann erreicht, wenn der Basis-Emitter-Diode eines solchen Transistors eine Spannung von 0,6 V oder eine 0,6 V übersteigende Spannung zugeführt wird. Mit einer an dem gemeinsamen Schaltungspunkt 56 bei der in F i g. 5 gezeigten Schaltung liegenden Spannung von etwa 0,6 V wird der Transistor 60 im nichtleitenden Zustand verbleiben, da zu seinem Leitendwerden an seiner Basis eine Spannung von mindestens 0,6 V erforderlich ist. Durch eine Spannung von 1,2 V an dem gemeinsamen Schaltungspunkt 56 tritt unter Berücksichtigung eines Spannungsabfalls von 0,6 V an der Diode 67 an der Basis des Transistors 60 eine Spannung von 0,6 V auf, wodurch die Transistoren 60 und 61 in ihren leitenden Zustand gelangen. Demgemäß bewirkt jede den Anoden der Dioden 68 und 69 zugeführte Spannung unter 1,2 V keinen übergang der Transistoren 53 oder 54 in ihren jeweils leitenden Zustand, so daß gegenüber Fremd- oder Störsignalen, die an verschiedenen Punkten der Schaltung auftreten können und die sonst eine unerwünschte Betätigung der einzelnen Transistoren bewirken würden, ein grundsätzlicher Schaltungsschutz erzielt worden ist.In Fig. 5 is a modification of that shown in FIG. 3 NOR circuit shown shown, with the same circuit elements in each case by the same reference numerals are designated. The in F i g. 5 operates in the same way Way like that in Fig. 3 shown NOR circuit, but has compared to this greater immunity to interference with regard to undesired signals. Between the common Junction 56 and the base of transistor 60 is here one for its base-emitter current flow diode 67 polarized in the forward direction inserted. Each of the input semiconductor elements 53 and 54 contains an input diode 68 and 69, respectively. If the diodes 67, 68 are located and 69 in the conductive state, the voltage drop across them is in each case about 0.6 V if it is silicon diodes. In the case of silicon transistors the conductive state is reached when the base-emitter diode of such a transistor a voltage of 0.6 V or a voltage exceeding 0.6 V is applied. With one at the common node 56 at the circuit shown in FIG. 5 circuit shown If the voltage is about 0.6 V, the transistor 60 is in the non-conductive state remain, since a voltage of at least at its base to become conductive 0.6 V is required. With a voltage of 1.2 V at the common node 56 occurs taking into account a voltage drop of 0.6 V across diode 67 at the base of transistor 60 a voltage of 0.6 V, causing the transistors 60 and 61 get into their conductive state. Accordingly, each effects the anodes the voltage applied to the diodes 68 and 69 below 1.2 V no transition of the transistors 53 or 54 in their respective conductive state, so that against external or interference signals, those at different points of the Circuit can occur and which would otherwise cause undesired activation of the individual transistors, a basic circuit protection has been achieved.

In ähnlicher Weise wie bei der NOR-Schaltung gemäß F i g. 3 liefert die in F i g. 6 gezeigte NAND-Schaltung in Abhängigkeit von den Eingangselektroden 75 und 76 von Eingangs-Halbleiterdioden 77 und 78 zugeführten binären Eingangssignalen binäre ,Ausgangssignale; die Anoden 79 und 80 dieser Dioden sind an einen gemeinsamen Schaltungspunkt 82 angeschlossen. Die Stromregelschaltung enthält einen ersten Transistor 85 und einen zweiten, über einen Widerstand 88 mit der Betriebsspannungsquelle V+ verbundenen Transistor 86. Die Emitter-Basis-Strecke des Transistors 85, dessen Emitter auf einem Bezugspotential 65 führenden Schaltungspunkt liegt und dessen Basis über eine Diode 90 an den gemeinsamen Schaltungspunkt 82 angeschlossen ist. Der Ausgangskreis der NAND-Schaltung enthält einen Transistor 92, dessen Basis über eine Diode 93 an den gemeinsamen Schaltungspunkt 82 angeschlossen ist und an dessen Kollektor die zur Abgabe binärer Ausgangssignale an nachfolgende Stufen dienende Ausgangsleitung 95 angeschlossen ist.In a similar way to the NOR circuit according to FIG. 3 provides the in FIG. 6 NAND circuit shown as a function of the input electrodes 75 and 76 of input semiconductor diodes 77 and 78 supplied binary input signals binary, output signals; the anodes 79 and 80 of these diodes are connected to a common circuit point 82. The current control circuit contains a first transistor 85 and a second transistor 86 connected to the operating voltage source V + via a resistor 88 the common node 82 is connected. The output circuit of the NAND circuit contains a transistor 92, the base of which is connected to the common node 82 via a diode 93 and to the collector of which the output line 95, which is used to issue binary output signals to subsequent stages, is connected.

Die Stromverstärkung in Basisschaltung der Transistoren 85 und 86 ist die gleiche wie die der betreffenden Transistoren der F i g. 4. Wenn beide Signale an den Eingangsleitungen 75 und 76 »1« sind, das bedeutet an beiden eine hohe Spannung, dann steigt die Spannung an dem gemeinsamen Punkt 82 an und bewirkt, wenn sie genügend hoch ist, ein Ansprechen der Regelschaltung, die den Transistor 85 und den Transistor 86 enthält. Die Spannung muß eine ausreichende Größe aufweisen, um den Spannungsabfall über der Diode 90 plus dem Emitter-Basis-Spannungsabfall des Transistors 85 zu übersteigen, damit der Transistor 92 angeschaltet wird. Die Spannung an dem gemeinsamen Punkt 82 muß von genügender Größe sein, um den Spannungsabfall über der Diode 39 plus dem Emitter-Basis-Spannungsabfall des Transistors 92 zu übersteigen. Wenn der Transistor 85 leitend ist, wird ein Stromfluß durch den Transistor 86 zu dem gemeinsamen Punkt 82 über die Diode 93 zu der Basis des Transistors 92 bewirkt, indem der letztere in den Zustand niedriger Impedanz übergeführt wird, in welchem die Spannung an dem Ausgangsleiter 95 in die »0«-Bedingung auf nahezu Massepotential abfällt. Im Betrieb ist der Ausgangsleiter 95 mit einem oder mehreren der folgenden NAND-Gatter ähnlich wie in F i g. 6 verbunden; der Transistor 92, der sich dabei im Zustand niedriger Jmpedanz befindet, wird nur von einem sehr geringen Kollektorstrom durchflossen, wie noch aus der folgenden Diskussion hervorgeht. Wenn sich der Ausgangstransistor 92 im Zustand niedriger Impedanz befindet, erhalten die foldenden NAND-Gatter, die mit ihm verbunden sind, von dem Ausgangsleiter 95 ein »0«-Signal. Dieses »0«-Signal, das beispielsweise über die Eingangsdiode 77 an den gemeinsamen Punkt 82 des nachfolgenden NAND-Gatters geschaltet wird, ruft an dem gemeinsamen Punkt 82 des nachfolgenden NAND-Gatters eine Spannung von etwa 0,8 V hervor, vorausgesetzt, daß es sich um Silizium-Halbleiterbauelemente handelt. Die Spannung an dem gemeinsamen Punkt 82 ist unter einem vorbestimmten Wert, der so ausgelegt ist, daß die Transistoren durchgeschaltet werden. Deshalb bleibt der Transistor 85 eines solchen nachfolgenden NAND-Gatters in »Aus«-Bedingung wie auch der Transistor 86, und es wird im wesentlichen kein Strom fließen, ausgenommen der sehr geringe Wert des Leckstromes. Die Spannung an dem gemeinsamen Punkt 82 des folgenden NAND-Gatters, die an der Anode der Diode 93 liegt, reicht nicht aus, um denAusgangstransistor92 des nachfolgendenNAND-Gatters in den eingeschalteten Zustand zu versetzen; deshalb ist das Ausgangssignal, das von dem nachfolgenden NAND-Gatter an seinem Ausgangsleiter 95 abgegeben wird, »1«. Man erkennt daraus, wenn der Transistor 92 des vorgeschalteten NAND-Gatters (hier in F i g. 6 gezeigt) in seinem eingeschalteten Zustand ist, d. h. in seinem Zustand niedriger Impedanz, und wenn ein »0«-Signal an das nachfolgende NAND-Gatter gelangt, so wird im wesentlichen kein Strom durch den Lastwiderstand 88 des nachfolgenden NAND-Gatters und durch den Transistor 86 und die dazugehörige Eingangsdiode, die das »0«-Signal aufnimmt, fließen. Deshalb wird durch die Kollektor-Emitter-Strecke des vorhergehenden Ausgangstransistors 92 im wesentlichen kein Strom fließen, obwohl, wie vorher erwähnt, der letztgenannte Transistor in einem Zustand niedriger Impedanz ist und ein »0«-Signal abgibt. Deshalb zeigt die Schaltung der F i g. 6 eine NAND-Funktion mit vermindertem Leistungsverlust und außerdem ausgezeichnete Fan-out-Eigenschaften. Die NAND-Schaltung der F i g. 6 kann selbstverständlich durch Weglassen der Diode 90 und durch Ersetzen der Transistoren 85 und 86 durch Tyristoren modifiziert werden, da letztere, wenn man die Diode 90 vernachlässigt, miteinander verbunden sind in der gleichen Weise wie die Transistoren Q 1 und Q 2 der F i g. 4.The common base current gain of transistors 85 and 86 is the same as that of the respective transistors of FIG. 4. If both signals on the input lines 75 and 76 are "1", that is to say a high voltage on both, the voltage at the common point 82 rises and, if it is sufficiently high, causes the control circuit to respond Transistor 85 and transistor 86 includes. The voltage must be sufficient to exceed the voltage drop across diode 90 plus the emitter-base voltage drop of transistor 85 for transistor 92 to turn on. The voltage at common point 82 must be sufficient to exceed the voltage drop across diode 39 plus the emitter-base voltage drop of transistor 92. When transistor 85 is conductive, a current is caused to flow through transistor 86 to common point 82 via diode 93 to the base of transistor 92 by placing the latter in the low impedance state in which the voltage on output conductor 95 in the "0" condition drops to almost ground potential. In operation, output conductor 95 with one or more of the following NAND gates is similar to that in FIG. 6 connected; the transistor 92, which is in the low impedance state, has only a very low collector current flowing through it, as will be apparent from the following discussion. When output transistor 92 is in the low impedance state, the subsequent NAND gates connected to it receive a "0" signal from output conductor 95. This "0" signal, which is switched to the common point 82 of the subsequent NAND gate, for example via the input diode 77, causes a voltage of approximately 0.8 V at the common point 82 of the subsequent NAND gate, provided that it is silicon semiconductor components. The voltage at common point 82 is below a predetermined value designed to turn on the transistors. Therefore, transistor 85 of such a subsequent NAND gate remains in the "off" condition, as does transistor 86, and essentially no current will flow, except for the very low value of the leakage current. The voltage at the common point 82 of the following NAND gate, which is connected to the anode of the diode 93, is insufficient to put the output transistor 92 of the following NAND gate in the on state; therefore the output signal which is delivered by the subsequent NAND gate on its output conductor 95 is "1". It can be seen from this when the transistor 92 of the upstream NAND gate (shown here in FIG. 6) is in its on state, ie in its low impedance state, and when a "0" signal is sent to the following NAND gate reaches, then essentially no current will flow through the load resistor 88 of the subsequent NAND gate and through the transistor 86 and the associated input diode, which receives the "0" signal. Therefore, essentially no current will flow through the collector-emitter junction of the preceding output transistor 92, although, as previously mentioned, the latter transistor is in a low impedance state and emits a "0" signal. Therefore, the circuit of FIG. 6 a NAND function with reduced power loss and also excellent fan-out properties. The NAND circuit of FIG. 6 can of course be modified by omitting diode 90 and replacing transistors 85 and 86 with thyristors, since the latter, neglecting diode 90, are interconnected in the same way as transistors Q 1 and Q 2 of FIG . 4th

Die F i g. 7 zeigt eine andere Anordnung der vorliegenden Erfindung, in welcher die Form einer Transistor-Transistorlogik (TTL)-NAND-Gatterschaltung benutzt wird. Das Gatter enthält einen Multiemittertransistor 97 mit einer Basiselektrode 98, einer Kollektorelektrode 99 und einer Vielzahl von Emitterelektroden, von denen zwei, 100 und 101, gezeigt sind. Die Regelschaltung enthält einen ersten Transistor 103 und einen zweiten Transistor 104. Diese beiden Transistoren sind in ähnlicher Weise wie die Regeltransistoren 85 und 86 der in F i g. 6 gezeigten NAND-Schaltung miteinander verbunden. über einen Widerstand 105 liegt der Emitter des Transistors 104 an der Betriebsspannungsquelle V+. An den Kollektor des zu der Ausgangsschaltung gehörenden Ausgangstransistors 106 ist eine Ausgangsleitung 108 angeschlossen. Bei Betrieb werden die folgenden NAND-Schaltungen, ähnlich wie in F i g. 7, mit der Ausgangsleitung 108 verbunden, d. h., die Kollektorstromquelle für den Ausgangstransistor 106 wird durch die Quelle mit Betriebspotential V-1- gebildet, die mit dem Kollektor des Transistors 106 über die Emitter-Kollektor-Strecke des Transistors 104 und eine Basis-Emitter-Strecke des Transistors 97 eines oder mehrerer der folgenden NAND-Schaltungen verbunden ist. Da sowohl zwischen der Basis 98 und dem Kollektor 99 des Transistors 97 als auch zwischen der Basis 98 und den Emittern 100 und 101 pn-Übergänge bestehen, läßt sich die Funktionsweise der Schaltung am besten an Hand der an Stelle dieser pn-Strecken jeweils entsprechende Dioden verwendenden Schaltungsanordnung gemäß F i g. 7 a erläutern. Dabei entspricht die Diode 100' der Emitter-100-Basis-Diode und die Diode 99' der Kollektor-Basis-Diode des in F i g. 7 gezeigten Transistors 97. Die Anoden der Dioden sind ebenso wie der Kollektor des Transistors 104 an einen gemeinsamen Schaltungspunkt 110 angeschlossen. Die Funktion der Schaltung ist ähnlich der der in F i g. 6 gezeigten NAND-Schaltung, und zwar insofern, als sich dann, wenn sämtliche Eingangssignale durch einen hohen Spannungswert aufweisende »1«-Signale gebildet sind, die Spannung an den gemeinsamen Schaltungspunkt 110 erhöht und bei Überschreiten der Spannungsabfälle an der Diode 99' und an der Emitter-Basis-Strecke des Transistors 103 die Transistoren in den leitenden Zustand gelangen läßt. Die in den leitenden Zustand übergeführten Transistoren 103 und 104 lassen einen Strom zur Basis des Transistors 106 fließen, wodurch die Spannung auf der Ausgangsleitung 108 auf ihren geringen, einem »0«-Signal entsprechenden Wert absinkt.The F i g. Figure 7 shows another arrangement of the present invention in which the form of a transistor-transistor logic (TTL) NAND gate circuit is used. The gate includes a multi-emitter transistor 97 having a base electrode 98, a collector electrode 99 and a plurality of emitter electrodes, two of which, 100 and 101, are shown. The control circuit includes a first transistor 103 and a second transistor 104. These two transistors are similar to the control transistors 85 and 86 of the FIG. 6 connected to each other. The emitter of the transistor 104 is connected to the operating voltage source V + via a resistor 105. An output line 108 is connected to the collector of the output transistor 106 belonging to the output circuit. In operation, the following NAND circuits, similarly to FIG. 7, connected to the output line 108, that is, the collector current source for the output transistor 106 is formed by the source with operating potential V-1, which is connected to the collector of the transistor 106 via the emitter-collector path of the transistor 104 and a base-emitter -Way of transistor 97 is connected to one or more of the following NAND circuits. Since there are pn junctions between the base 98 and the collector 99 of the transistor 97 and between the base 98 and the emitters 100 and 101, the operation of the circuit can best be demonstrated using the corresponding diodes in place of these pn paths using circuit arrangement according to FIG. 7 a explain. The diode 100 ' corresponds to the emitter 100-base diode and the diode 99' corresponds to the collector-base diode of the in FIG. Transistor 97. 7, the anodes of the diodes are the same as the collector of transistor 104 connected to a common circuit point 110th The function of the circuit is similar to that in FIG. 6, insofar as when all the input signals are formed by "1" signals having a high voltage value, the voltage at the common node 110 increases and when the voltage drops at the diode 99 'and on are exceeded the emitter-base path of the transistor 103 allows the transistors to become conductive. The transistors 103 and 104 brought into the conductive state allow a current to flow to the base of the transistor 106, as a result of which the voltage on the output line 108 drops to its low value corresponding to a "0" signal.

Ist irgendeines der Eingangssignale ein »0«-Signal, so sinkt die an dem gemeinsamen Schaltungspunkt 110 herrschende Spannung unter einen bestimmten Wert, der nicht ausreicht, die Transistoren in den leitenden Zustand zu steuern, so daß dann die Spannung auf der Ausgangsleitung 108 ihren einem »1«-Signal entsprechenden hohen Spannungswert annimmt.If any of the input signals is a "0" signal, it will decrease the common node 110 prevailing voltage below a certain Value that is insufficient to drive the transistors into the conductive state, so that the voltage on output line 108 then corresponds to a "1" signal assumes a high voltage value.

In F i g. 8 ist eine andere Ausführungsform einer NAND-Schalung gemäß den Lehren der vorliegenden Erfindung gezeigt. Die in dieser Figur gezeigte NAND-Schaltung enthält zwei Transistoren, nämlich einen ersten Transistor 113 und einen zweiten Transistor 114, die in ähnlicher Weise wie in F i g. 4 gezeigt, miteinander verbunden sind. Der Kollektorstrom des Transistors 114 stellt den Basisstrom des Transistors 113 und der Kollektorstrom des Transsistors 113 den Basisstrom des Transistors 114 dar. Zur Aufnahme binärer Eingangssignale sind Eingangs-Halbleiterelemente in Form von Dioden 116 und 117 vorgesehen, die mit ihren Anoden zusammen mit dem Kollektor des Transistors 114 an einem gemeinsamen Schaltungspunkt 119 angeschlossen sind.In Fig. 8 is another embodiment of a NAND formwork according to FIG shown according to the teachings of the present invention. The NAND circuit shown in this figure contains two transistors, namely a first transistor 113 and a second Transistor 114, made in a manner similar to that in FIG. 4, connected to one another are. The collector current of transistor 114 represents the base current of the transistor 113 and the collector current of the transistor 113 the base current of the transistor 114 To receive binary input signals, input semiconductor elements are in the form of diodes 116 and 117 provided with their anodes together with the collector of the transistor 114 are connected to a common circuit point 119.

Der Emitter des Transistors 114 liegt über einen Widerstand 120 an der Betriebsspannungsquelle V+. Wie bereits ausgeführt, kann die Spannung an dem gemeinsamen Schaltungspunkt 119 einen Wert bis zu 0,8 V annehmen, wenn einer oder beiden Eingangsdioden 116,117 »0«-Eingangssignale zugeführt werden; diese Spannung würde bei fehlender Diode 122 ausreichen, den Transistor 113 zu betätigen. Um nun sicherzustellen, daß der Transistor 113 nicht in den leitenden Zustand gelangt, wenn die Spannung an dem gemeinsamen Schaltungspunkt 119 bei Verwendung von Silizium-Halbleiterelementen unter 1,2 V liegt, ist daher in dem Basiskreis eine Diode 122 vorgesehen. Zum Ausgleich des Spannungsabfalls von 0,6 V an der Diode 122 ist in dem Basiskreis des Transistors 114 eine Diode 123 vorgesehen, die zum Kollektor des Transistors 113 führt. An den Kollektor des Transistors 113 ist eine Ausgangsleitung 124 angeschlossen, über die binäre Ausgangssignale zur Steuerung nachfolgender Stufen auf Grund von den Dioden 116 und 117 zugeführten binären Eingangssignalen abgegeben werden. Wenn mindestens ein »0«-Signal an den Eingangsdioden liegt, dann ist die Spannung an dem gemeinsamen Punkt 119 niedrig, der Transistor 113 und der Transistor 114 bleiben in ausgeschaltetem Zustand, und die Spannung an dem Ausgangsleiter 124 steigt auf den Wert der Speisespannung V-1- und repräsentiert eine »1«. Entsprechend der Schaltungsdiskussion der F i g. 2 ergibt sich: Wenn ein bekanntes NAND-Gatter an seinem Ausgang eine »1« abgibt, fließt ein Strom von der Bei triebsspannungsquelle durch den Lastwiderstand, die Diode oder die Dioden, die das »0«-Signal empfangen, und die Kollektor-Emitter-Strecke des Transistors des vorstehenden NAND-Gatters, wobei in der Erfindungsanordnung der F i g. 8 dieser Strom im wesentlichen auf 0 reduziert ist, um.jeden Leistungsverlust zu eliminieren, wenn kein Strom notwendig ist, vorausgesetzt, daß die Ausgänge der vorstehenden NAND-Gatter ähnlich der F i g. 8 mit den Eingängen des NAND-Gatters der F i g. 8 verbunden sind. Wenn eine »1« oder ein Eingangssignal mit einem hohen Pegel an die beiden Eingangsdioden 116 und 117 geschaltet wird, so steigt die Spannung an dem gemeinsamen Punkt 119 auf einen Punkt, wo der Transistor 113 und der Transistor 114 eingeschaltet werden. Da der Basisstrom des Transistors 113 der Kollektorstrom des Transistors 114 ist, erhält der Transistor 113 einen relativ großen Basisstrom. Und da der Kollektorstrom des Transistors 113 der Basisstrom des Transistors 114 ist, zeigt der Transistor 113, an dessen Ausgangsleiter 124 eine »0« oder nahezu Massepotential vorhanden ist, nur einen relativen Kollektor-Emitter-Strom, da in diesem Betriebszustand der Transistor 114 der nachfolgenden NAND-Stufe oder -Stufen, die mit dem Ausgangsleiter 124 verbunden sind, - im wesentlichen nicht leitend ist. Deshalb fließt kein Strom von V+ durch den Widerstand 120, die Emitter-Kollektor-Strecke des Transistors 114 und eine Eingangsdiode des nachfolgenden NAND-Gatters nach Masse über die Kollektor-Emitter-Strecke des Transistors 113 des vorstehenden NAND-Gatters.The emitter of the transistor 114 is connected to the operating voltage source V + via a resistor 120. As already stated, the voltage at the common connection point 119 can assume a value of up to 0.8 V if “0” input signals are supplied to one or both of the input diodes 116, 117; In the absence of diode 122, this voltage would be sufficient to actuate transistor 113. In order to ensure that the transistor 113 does not become conductive when the voltage at the common circuit point 119 is below 1.2 V when using silicon semiconductor elements, a diode 122 is therefore provided in the base circuit. To compensate for the voltage drop of 0.6 V across the diode 122, a diode 123 is provided in the base circuit of the transistor 114 and leads to the collector of the transistor 113. An output line 124 is connected to the collector of transistor 113, via which binary output signals for controlling subsequent stages are emitted on the basis of binary input signals supplied by diodes 116 and 117. If there is at least one "0" signal on the input diodes, then the voltage at the common point 119 is low, the transistor 113 and the transistor 114 remain in the off state, and the voltage on the output conductor 124 increases to the value of the supply voltage V -1- and represents a "1". According to the circuit discussion of FIG. 2 results: If a known NAND gate sends a "1" at its output, a current flows from the operating voltage source through the load resistor, the diode or the diodes that receive the "0" signal, and the collector-emitter Route of the transistor of the above NAND gate, wherein in the inventive arrangement of FIG. 8 this current is reduced essentially to 0 in order to eliminate any loss of power when no current is required, provided that the outputs of the above NAND gates are similar to FIG. 8 with the inputs of the NAND gate of FIG. 8 are connected. When a "1" or an input signal with a high level is switched to the two input diodes 116 and 117, the voltage at the common point 119 rises to a point where the transistor 113 and the transistor 114 are switched on. Since the base current of the transistor 113 is the collector current of the transistor 114, the transistor 113 receives a relatively large base current. And since the collector current of transistor 113 is the base current of transistor 114, transistor 113, at whose output conductor 124 a "0" or almost ground potential is present, shows only a relative collector-emitter current, since in this operating state transistor 114 is the subsequent NAND stage or stages connected to output conductor 124 - is essentially non-conductive. Therefore, no current flows from V + through resistor 120, the emitter-collector path of transistor 114 and an input diode of the following NAND gate to ground via the collector-emitter path of transistor 113 of the preceding NAND gate.

Die Schaltung 130 der F i g. 9 ist eine Modifikation des NAND-Gatters von F i g. 8 und verkörpert das Prinzip der vorliegenden Erfindung in einer schneller arbeitenden Schaltung mit NAND-Logik-Funktion. Die NAND-Schaltung gemäß F i g. 9 enthält einen ersten Stromkreis mit einem ersten Transistor 128, einem dazu in Serie liegenden Widerstand 129 und einer Klemme, an die die Betriebsspannungsquelle V-f- angeschlossen ist. Ein zweiter Stromzweig enthält einen zweiten Transistor 131, einen dazu in Reihe geschalteten dritten Transistor 132 und einen Widerstand 133, über den der Kollektor des Transistors 131 mit der Betriebsspannungsquelle V-f- verbunden ist. Ihrem Wesen nach ersetzt die Basis-Emitter-Diode des Transistors 131 die bei der in F i g. 8 gezeigten Schaltung vorgesehene Diode 123, und der dort vorgesehenen Diode 122 entspricht hier die Basis-Emitter-Diode eines vierten Transistors, nämlich des Transistors 140, dessen Kollektor, der an verschiedenen Punkten der Schaltung angeschlossen sein kann, gemäß F i g. 9 an den Emitter des Transistors 128 angeschlossen ist. Zwischen dem zweiten und dritten Transistor 131 und 132 befindet sich die Ausgangsleitung 137. Die Basis des Transistors 128 ist mit der Basis des Transistors 131 direkt verbunden. Der Kollektor des Transistors 128 und die Basis des Transistors 132 sind an einen gemeinsamen Schaltungspunkt 141 angeschlossen, wobei die zur Basis des Transistors 132 führende Verbindung über den Transistor 140 verläuft. In der in F i g. 9 gezeigten Schaltungsanordnung sind noch Eingangsdioden 143 und 144 vorgesehen, die sich in einem der Stromzweige befinden können, um entweder als Eingangsdioden oder als Ausgangsdioden (und dementsprechend als Eingangsdioden für nachfolgende Stufen) zu dienen; die Anoden dieser Dioden sind an den gemeinsamen Schaltungspunkt 141 angeschlossen und dienen damit als Eingangsdioden.The circuit 130 of FIG. 9 is a modification of the NAND gate from F i g. 8 and embodies the principle of the present invention in a faster working circuit with NAND logic function. The NAND circuit according to FIG. 9 includes a first circuit with a first transistor 128, one in series therewith lying resistor 129 and a terminal to which the operating voltage source V-f- connected. A second branch contains a second transistor 131, a third transistor 132 and a resistor 133 connected in series, Via which the collector of the transistor 131 is connected to the operating voltage source V-f- connected is. By its very nature it replaces the base-emitter diode of the transistor 131 the at the in F i g. 8 and the diode 123 provided there provided diode 122 corresponds here to the base-emitter diode of a fourth transistor, namely of the transistor 140, the collector of which, at different points of the Circuit can be connected, according to F i g. 9 to the emitter of the transistor 128 is connected. Located between the second and third transistors 131 and 132 is the output line 137. The base of transistor 128 is connected to the base of the Transistor 131 connected directly. The collector of transistor 128 and the base of transistor 132 are connected to a common node 141, where the connection leading to the base of transistor 132 is through the transistor 140 runs. In the in F i g. 9 are still input diodes 143 and 144, which are located in one of the branches can be used either as input diodes or as output diodes (and accordingly to serve as input diodes for subsequent stages); the anodes of these diodes are connected to the common circuit point 141 and thus serve as input diodes.

Die Funktion der in F i g. 9 gezeigten logischen Schaltung 130 läßt sich am besten verstehen, wenn man annimmt, daß diese Schaltung eine Vielzahl nachfolgender Stufen steuert, die durch eine an die Ausgangsleitung 137 angeschlossene kapazitive Last 147 dargestellt sein mögen. Der Kapazitätswert des Kondensators 147 hängt natürlich von der Anzahl und Eigenschaft der nachfolgenden Stufen ab.The function of the in F i g. The logic circuit 130 shown in FIG. 9 can best be understood if it is assumed that this circuit controls a plurality of subsequent stages which may be represented by a capacitive load 147 connected to the output line 137. The capacitance value of the capacitor 147 naturally depends on the number and nature of the subsequent stages.

Es sei nun angenommen, daß die den Dioden 143 und 144 zugeführten Eingangssignale eine hohe Amplitude besitzen, so daß die Spannung an dem gemeinsamen Schaltungspunkt 141 einen hohen Wert aufweist und sämtliche Transistoren 128,131,132 und 140 sich im leitenden Zustand befinden. Dadurch fließt über den Widerstand 133 ein Strom, der zur Aufladung des Kondensators 135 mit der gezeigten Polarität führt; der in der die Transistoren 131 und 132 enthaltenden Reihenschaltung fließende Strom führt zum Auftreten eines durch eine niedrige Spannung bzw. durch den Kollektor-Emitter-Spannungsabfall des Transistors 132 gebildeten »0«-Signals auf der Ausgangsleitung 137. Im Hinblick auf die Schaltung ist es nun erwünscht, daß der Basisstrom des Transistors 128 und demgemäß der Basisstrom des Transistors 131 relativ gering ist, so daß auch der Kollektorstrom des Transistors 131 relativ gering ist. Der Widerstand 133 besitzt einen Widerstandswert, der viel geringer ist als der des Widerstandes 129; der über den Widerstand 133 fließende Kollektorstrom des Transistors 131 verursacht daher ebenso wie der über den Widerstand 129 fließende Emitterstrom des Transistors 128 nur einen geringen Leistungsverbrauch. Wie ersichtlich, liegt die auf der Ausgangsleitung 137 auftretende Spannung an der kapazitiven Last 147. Während des Betriebs wird diese Spannung zwischen einem geringen und einem hohen Wert entsprechend einem »0«- und einem »1«-Signal umgeschaltet. Der Ladungswechsel auf dem Kondensator 147 hängt von der Kapazität, dem Spannungswechsel an dem Kondensator, dem Wert des Steuerstroms und von der Dauer des zugeführten Steuerstroms ab. Da die Änderung der an dem Kondensator liegenden Spannung bekannt ist, sie entspricht nämlich der Differenz zwischen einem »1«-Signal und einem »0«-Signal, kann eine gewünschte Betriebsgeschwindigkeit gewählt werden und der zur Sicherstellung des Betriebs bei dieser Geschwindigkeit erforderliche Strom bestimmt werden.It is now assumed that the input signals fed to the diodes 143 and 144 have a high amplitude, so that the voltage at the common node 141 has a high value and all the transistors 128, 131, 132 and 140 are in the conductive state. As a result, a current flows through the resistor 133, which leads to the charging of the capacitor 135 with the polarity shown; the current flowing in the series circuit containing the transistors 131 and 132 leads to the appearance on the output line 137 of a "0" signal formed by a low voltage or by the collector-emitter voltage drop of the transistor 132. With regard to the circuit, it is It is now desirable that the base current of transistor 128 and, accordingly, the base current of transistor 131 be relatively low, so that the collector current of transistor 131 is also relatively low. Resistor 133 has a resistance that is much less than that of resistor 129; the collector current of the transistor 131 flowing via the resistor 133 therefore causes, like the emitter current of the transistor 128 flowing via the resistor 129, only a low power consumption. As can be seen, the voltage appearing on the output line 137 is applied to the capacitive load 147. During operation, this voltage is switched between a low and a high value corresponding to a "0" and a "1" signal. The charge change on the capacitor 147 depends on the capacitance, the voltage change on the capacitor, the value of the control current and the duration of the control current supplied. Since the change in the voltage across the capacitor is known, namely it corresponds to the difference between a "1" signal and a "0" signal, a desired operating speed can be selected and the current required to ensure operation at this speed can be determined will.

Befinden sich die Transistoren im leitenden Zustand, so wird der über den Widerstand 129 fließende Strom in zwei verschiedene Stromzweige geleitet. Ein Zweig verläuft über den Emitter des Transistors 128 und der andere Zweig über den Kollektor des Transistors 140. Der Basisstrom des Transistors 128 besitzt damit einen bestimmten Wert 1b, der den Basisstrom des Transistors 131 darstellt. Der Basisstrom ist relativ gering, so daß auch der Kollektorstrom des Transistors 131 und damit der über den Widerstand 133 fließende Strom relativ gering sind. Sinkt die Spannung an dem gemeinsamen Schaltungspunkt 141, so gehen die Transistoren 140 und 132 jeweils in ihren nichtleitenden Zustand über. Damit wird der über den Widerstand 129 fließende Strom nicht mehr in zwei Stromzweige geleitet, sondern lediglich über einen, der durch die Emitter-Basis-Diode des Transistors 128 gebildet ist, wodurch sich der Basisstrom 1b und damit der durch den Transistor 131 fließende Kollektorstrom erhöhen. Das Fließen eines solchen Kollektorstroms wird durch die zuvor erfolgte Aufladung des Kondensators 135 unterstützt, der sich über die Kollektor-Emitter-Strecke des Transistors 131 nun entlädt und zur schnellen Ladung der kapazitiven Last 147 auf einen ein »l«-Signal darstellenden Spannungswert führt. Der Kondensator 135 dient zur Erhöhung der Arbeitsgeschwindigkeit und kann weggelassen werden, wenn niedrigere Geschwindigkeiten zulässig sind, da über den niederohmigen Widerstand 133 ein hoher Strom zur Aufladung der kapazitiven Last 147 zugeführt werden würde. Wenn die kapazitive Last 147 auf ihren hohen Spannungswert aufgeladen ist, dann besitzt die auf der Ausgangsleitung 137 herrschende Spannung einen solchen Wert, daß die zuvor leitende Basis-Emitter-Diode des Transistors 131 und die Emitter-Basis-Diode des Transistors 128 gesperrt werden; bei Auftreten einer ein »1«-Ausgangssignal darstellenden hohen Spannung auf der Ausgangsleitung 137 fließt in der Schaltung gemäß F i g. 9 weitgehend kein Strom, wodurch der Leistungsverbrauch weitgehend Null ist. Wenn die NAND-Schaltung erneut »1«-Signale zugeführt erhält, wird die Spannung an dem gemeinsamen Schaltungspunkt 141 ansteigen, und auf Grund der Selbstauslösewirkung gelangen die Transistoren in den leitenden Zustand, und die Schaltung kehrt in den zuvor beschriebenen Betriebszustand zurück.If the transistors are in the conductive state, the current flowing through the resistor 129 is conducted into two different current branches. One branch runs via the emitter of transistor 128 and the other branch via the collector of transistor 140. The base current of transistor 128 thus has a certain value 1b, which represents the base current of transistor 131. The base current is relatively low, so that the collector current of the transistor 131 and thus the current flowing through the resistor 133 are also relatively low. If the voltage at the common connection point 141 drops, the transistors 140 and 132 each change to their non-conductive state. The current flowing through the resistor 129 is no longer routed into two current branches, but only through one that is formed by the emitter-base diode of the transistor 128, whereby the base current 1b and thus the collector current flowing through the transistor 131 increase . The flow of such a collector current is supported by the previous charging of the capacitor 135, which now discharges via the collector-emitter path of the transistor 131 and leads to the rapid charging of the capacitive load 147 to a voltage value representing an "1" signal. The capacitor 135 is used to increase the operating speed and can be omitted if lower speeds are permissible, since a high current would be supplied via the low-ohmic resistor 133 to charge the capacitive load 147. When the capacitive load 147 is charged to its high voltage value, the voltage prevailing on the output line 137 has such a value that the previously conductive base-emitter diode of transistor 131 and the emitter-base diode of transistor 128 are blocked; when a high voltage representing a "1" output signal occurs on the output line 137, flows in the circuit according to FIG. 9 largely no electricity, which means that the power consumption is largely zero. When the NAND circuit receives "1" signals again, the voltage at the common node 141 will rise and, due to the self-triggering effect, the transistors will become conductive and the circuit will return to the previously described operating state.

Nachstehend ist ein Dimensionierungsbeispiel für die in F i g. 9 gezeigte NAND-Schaltung angegeben. V -t- . . . . . . . . . . . . . . . . . . 2,5 V Widerstand 129 ....... 4,8 kOhm Widerstand 133 ....... 910 Ohm Kondensator 135 ...... 110 gF Transistor 128 . . . . . . . . pnp-Transistor mit geringer Verstärkung Transistor 131 . . . . . . . . 2N708 Transistor 132 . . . . . . . . 2N708 Transistor 140 . . . . . . . . 2N697 Für eine Schaltung mit den oben angegebenen Werten liegen typische mittlere Arbeitsgeschwindigkeiten in der Größenordnung von 42 Nanosekunden, wobei sich ein mittlerer Leistungsverbrauch von ungefähr 2 Milliwatt bei leitenden Transistoren und von nahezu 0 Watt bei gesperrten Transistoren ergibt, was einem mittleren Leistungsverbrauch von 1 Milliwatt bei einer 50o/oigen relativen Einschaltdauer entspricht. Es dürfte klar sein, daß zur Erzielung anderer Betriebsströme auch Schaltungselemente mit anderen Einzelwerten verwendet werden können. Im allgemeinen steigen bei erhöhtem Arbeitsstrom der Leistungsverbrauch und die Betriebsgeschwindigkeit und bei geringeren Arbeitsströmen sinken der Leistungsbedarf und die Betriebsgeschwindigkeit.Below is an example of the dimensions shown in FIG. 9 specified NAND circuit shown. V -t-. . . . . . . . . . . . . . . . . . 2.5V Resistance 129 ....... 4.8 kOhm Resistance 133 ....... 910 ohms Condenser 135 ...... 110 gF Transistor 128. . . . . . . . pnp transistor with low gain Transistor 131. . . . . . . . 2N708 Transistor 132. . . . . . . . 2N708 Transistor 140. . . . . . . . 2N697 For a circuit with the values given above, typical average operating speeds are on the order of 42 nanoseconds, with an average power consumption of approximately 2 milliwatts for conducting transistors and almost 0 watts for blocked transistors, which corresponds to an average power consumption of 1 milliwatt for a 50% relative duty cycle. It should be clear that circuit elements with other individual values can also be used to achieve other operating currents. In general, the higher the working current, the higher the power consumption and the operating speed, and the lower the lower working current, the lower the power consumption and the lowering the operating speed.

In den einzelnen Figuren sind also logische Schaltungen gemäß der vorliegenden Erfindung gezeigt, in denen nicht erforderliche Ströme, wie der Strom l. bei der bekannten Schaltung gemäß F i g. 1 und der Strom F0- in der bekannten Schaltung gemäß F i g. 2, weitgehend vermieden sind. Durch den Wegfall dieser Ströme vermindert sich der Leistungsbedarf auf ungefähr die Hälfte bei einer 50o/oigen relativen Einschaltdauer, was einem höheren Wirkungsgrad entspricht und im Vergleich zu einen entsprechenden Leistungsbedarf aufweisenden entsprechenden bekannten Schaltungen zu relativ höheren Geschwindigkeiten führt. Durch den verminderten Leistungsbedarf und durch die komplementären symmetrischen Transistoren, d. h. die pnp- und npn-Transistoren, ist die Herstellung von Mikroelektronikschaltungen, die auch als integrierende Schaltungen bezeichnet werden, möglich.In the individual figures, logic circuits according to FIG present invention shown in which unnecessary currents, such as the current l. in the known circuit according to FIG. 1 and the current F0- in the known circuit according to FIG. 2, are largely avoided. Through the If these currents are omitted, the power requirement is reduced by about half with a 50% duty cycle, which corresponds to a higher degree of efficiency and compared to corresponding ones having a corresponding power requirement known circuits leads to relatively higher speeds. By the diminished Power requirement and by the complementary symmetrical transistors, d. H. the pnp and npn transistors, is the manufacture of microelectronic circuits that can also be referred to as integrating circuits.

Claims

Claims: 1. A circuit for the execution of logic functions with low power requirements with a plurality of input terminals which are operatively connected to a common point at which binary signals are present as a result of binary signals supplied from the input terminals, with a controllable semiconductor circuit which is connected between a The state of low impedance and a state of high impedance can be varied according to the changes in the binary signal combinations at the input terminals and is connected between an output terminal and a reference potential point, characterized in that a current flow between the output terminal (58 in FIGS. 3 and 5; 95 in FIG. 6; 108 in FIG. 7 and 7A; 124 in FIG. 8; 137 in FIG. 9) and the reference potential point (65) via the controllable semiconductor circuit (53, 54 in FIG 3 and 5; 92 in Fig. 6; 106 in Fig. 7 and 7 A; 113 in Fig. 8; 132 in Fig. 9), while the latter is in the low impedance state is located in the we essential through the use of a semiconductor circuit for current control (60, 61 in FIG. 3 and 5; 85, 86 in FIG. 6; 103, 104 in FIG. 7 and 7A; 114 in FIG. 8th; 128 in Fig. 9) is avoided, which corresponds to that at the common point (56 in FIG. 3 and 5; 82 in FIG. 6; 99 in FIG. 7; 110 in FIG. 7 A; 119 in Fig. 8; 141 in Fig. 9) is controlled so that the semiconductor circuit connected to an operating voltage source (V +) for master control (60, 61 in Fig. 3 and 5; 85, 86 in F 6; 103, 104 in FIG. 7 and 7 A; 114 in FIG. 8; 128 in FIG. 9) is only in the conductive state and current from the operating voltage source (V +) to the common point (56 in Fig. 3 and 5; 82 in Fig. 6; 99 in Fig. 7; 110 in Fig. 7A; 119 in Fig. 8; 141 in Fig. 7) g. 9) when the binary signal at it has one of the two values, and that the semiconductor circuit for current control (60, 61 in FIGS. 3 and 5; 85, 86 in FIG. 6; 103, 104 in Fig. 7 and 7A; 114 in Fig. 8; 128 in Fig. 9) is in an essentially non-conductive state and the current flow from the operating voltage source lle (V +) to the common point (56 in Fig. 3 and 5; 82 in FIG. 6; 99 in FIG. 7; 110 in FIG. 7A; 119 in FIG. 8th; 141 in FIG. 9) is essentially blocked when the binary signal at it has the other of the two values.

2. A circuit according to claim 1, characterized in that the semiconductor circuit for current control (60, 61 in FIG. 3 and 5; 85, 86 in FIG. 6; 103, 104 in FIG. 7 and 7 A ; 114 in FIG. 8; 128 in FIG. 9) contains a thyristor whose gate is connected to the common point (56 in FIG. 3 and 5; 82 in FIG. 6; 99 in FIG 7; 110 in FIG. 7A; 119 in FIG. 8; 141 in FIG. 9) and its main electrodes are connected to the reference potential point (65) and via a bias impedance (64 in FIG. 3 and 5; 88 in Fig. 6) are connected to the source.

3. A circuit according to claim 1, characterized in that the semiconductor circuit for current control has a first control transistor (60, 61 in FIG. 3 and 5; 85, 86 in FIG. 6; 103, 104 in FIG. 7 and 7 A; 114 in FIG. 8; 128 in FIG. 9), the base of which with the common point (56 in FIG. 3 and 5; 82 in FIG. 6; 99 in FIG 7; 110 in FIG. 7A; 119 in FIG. 8; 141 in FIG. 9) that it has a second control transistor (61 in FIG. 3 and 5; 86 in Fig. 6; 104 in Fig. 7 and 7 A), the collector of which with the common point (56 in Fig. 3 and 5; = 82 in Fig. 6; 99 in Fig 7; 110 in FIG. 7 A; 119 in FIG. 8; 141 in FIG. 9) and its emitter-base path in series with the collector-emitter path of the first control transistor (60 in FIGS. 3 and 5; 85 in FIG. 6; 103 in FIG. 7 and 7 A) that the emitter of the first control transistor (60 in FIGS. 3 and 5; 85 in FIG i g. 6; 103 in FIGS. 7 and 7A) with the reference potential point t (65) is connected and that the emitter of the second control transistor (61 in F i g. 3 and 5; 86 in FIG. 6; 104 in FIG. 7 and 7A) is connected to the operating voltage source (V +) via a bias impedance.

4. Circuit according to one of claims 1, 2 and 3, characterized in that the controllable semiconductor circuit (53, 54 in FIG. 3 and 5; 92 in FIG. 6; 106 in FIG. 7 and 7) A; 113 in FIG. 8; 132 in FIG. 9) contains a plurality of input transistors (53, 54 in FIGS. 3 and 5), the base electrodes of which are connected to the input terminals in such a way that the input transistors ( 53, 54 in FIGS. 3 and 5) have their emitter electrodes connected to the reference potential point (65) and their collector electrodes are connected both to the common point (56 in FIGS. 3 and 5) and to the output terminal .

5. Circuit according to one of claims 3 and 4, characterized in that that a diode (68, 69 in Fig. 5) between the base of each input transistor (53, 54 in Fig. 5) and the relevant input terminal is switched and that one other diode (67 in Fig. 5) between the common point (56 in Fig. 5) and the base of the first control transistor (60 in FIG. 5) is connected.

6. Circuit according to one of claims 1, 2 and 3, characterized in that the input terminals via the input diodes (77, 97 in FIG. 6; 100 ', 101' in FIG. 7 A; 116, 117 in Fig. 8; 143, 144 in Fig. 9) to the common point (82 in Fig. 6; 110 in Fig. 7A; 119 in Fig. 8; 141 in Fig. 7A; 119 in Fig. 8; 141 in Fig. 6) 9) are connected so that the input diodes (77, 97 in FIG. 6; 100 ', 101' in FIG. 7 A; 116,117 in FIG. 8; 143,144 in FIG. 9) with their same electrodes are connected to the common point (82 in FIG. 6; 110 in FIG. 7A; 119 in FIG. 8; 141 in FIG. 9) and that the common point ( 82 in FIG. 6; 110 in FIG. 7A; 119 in FIG. 8; 141 in FIG. 9) with the controllable semiconductor circuit (92 in FIG. 6; 106 in FIG 7 and 7 A; 113 in FIG. 8; 132 in FIG. 9). 7. Circuit according to one of claims 3 and 6, characterized in that an additional diode (67 in FIG. 5; 90 in FIG. 6; 99 'in FIG. 7 A) between the base of the first Control transistor (60 in Fig. 5; 85 in Fig. 6; 103 in Fig. 7 A) and the common point (56 in Fig. 5; 82 in Fig. 6; 110 in Fig. 7 A) is switched. B. Circuit according to claim 6, characterized in that the input diodes (77, 79 in FIG. 6; 100 ', 101' in FIG. 7 A; 116, 117 in FIG. 8; 143, 144 in Fig. 9) are replaced by a multi-emitter transistor (97 in Fig. 7), the emitter of which is connected to the input terminals, that the input terminals via the emitter-base paths of the multi-emitter transistor (97 in Fig. 7 ) is connected to the common point (99 in Fig. 7), that the collector of the second control transistor (104 in Fig. 7) is connected to the common point (99 in Fig. 7) and that the common point (99 in FIG. 7) is connected to the controllable semiconductor circuit (106 in FIG. 7) via the base-collector path of the multi-emitter transistor (99 in FIG. 7). 9. Circuit according to one of claims 6, 7 and 8, characterized in that the controllable semiconductor circuit has an output transistor (92 in FIG. 6; 106 in FIG. 7 and 7 A; 113 in FIG. 8; 132 in FIG. 9), the base of which with the common point (82 in FIG. 6; 99 in FIG. 7; 110 in FIG.

7 A, 119 in FIG.

8th; 141 in FIG.

9), whose collector connects to the output terminal and the emitter of which is connected to the reference potential point (65).

10. Circuit according to claim 9, characterized in that the semiconductor circuit for current control a control transistor (114 in FIG. 8; 128 in FIG. 9), which with its Emitter-collector path between the common point (119 in Fig. 8; 141 in F i g. 9) and a bias impedance (120 in FIG. 8; 129 in FIG. 9) is, which in turn is connected to the operating voltage source (V +), and that the base of the latter control transistor (114 in Fig. 8; 128 in Fig. 9) connected to the collector of the output transistor (113 in Fig. 8; 132 in Fig. 9) is.

11. A circuit according to claim 10, characterized in that a diode (123 in Fig. 8) between the base of the latter control transistor (114 in F i G. 8) and the collector of the output transistor (113 in Fig. 8) is connected and that another diode (122 in Fig. 8) between the common point (119 in Fig. 8) and the base of the output transistor (113 in Fig. 8) is.

12. A circuit according to claim 10, characterized in that the emitter-base path another transistor (131 in FIG. 9) in series between the collector-emitter path of the output transistor (132 in FIG. 9) and the base-emitter path of the latter Control transistor (128 in F i g. 9) is connected and that the base-emitter path another transistor (114 in Fig. 9) between the base of the output transistor (132 in Fig. 9) and the common point (141 in Fig. 9) and that in this operating arrangement the emitter of the last-mentioned control transistor (128 in Fig. 9) via the bias impedance (129 in Fig. 9) with the operating voltage source (V +) is connected and that the collector of another transistor (131 in F i g. 9) via a second impedance (133 in Fig. 9) to the operating voltage source (V +) is connected.

13. A circuit according to claim 12, characterized in that the Base of the output transistor (132 in Fig. 9) directly to the emitter further Transistor (140 in Fig. 9); that the base of the latter control transistor (128 in Fig. 9) connected to the base of the other transistor (131 in Fig. 9) and that the collector of the further transistor (140 in FIG. 9) is directly connected to the emitter of the latter control transistor (128 in Fig. 9) is connected.

14. Circuit according to claim 12 or 13, characterized in that the resistance value the second impedance (133 in Fig. 9) is lower than that of the first mentioned Bias impedance (129 in Fig. 9).

15. Circuit according to one of claims 12, 13 and 14, characterized in that a capacitance (135 in FIG. 9) over the Base and collector of the other transistor (131 in Fig. 9) is connected. Publications considered: German Auslegeschrift No. 1098 037.