DE1275130B

DE1275130B - Circuit arrangement for providing code groups with a synchronous signal

Info

Publication number: DE1275130B
Application number: DEN30245A
Authority: DE
Inventors: John Harold Charles Welis
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1967-03-07
Filing date: 1967-03-30
Publication date: 1968-08-14

Description

Schaltungsanordnung zum Versehen von Codegruppen mit einem Synchronsignal Die Erfindung betrifft eine Schaltungsanordnung, durch die parallel auf einem Informationsträger aufgezeichnete, mit einem Paritätselement versehene Codegruppen mit einem Synchronisiersignal versehen werden können und die ein Glied enthält, das die mit einem Paritätselement zu versehenden Codegruppen empfängt und aus ihm ein mit dem Wert des Paritätselements identifiziertes Signal ableitet.Circuit arrangement for providing code groups with a synchronous signal The invention relates to a circuit arrangement by means of which in parallel on an information carrier recorded code groups provided with a parity element with a synchronization signal can be provided and which contains a member that has a parity element receives code groups to be provided and from it one with the value of the parity element derives identified signal.

Auf einem Informationsträger, z. B. einem Magnetband, in paralleler Form aufgezeichnete Codegruppen sind nahezu immer mit einem Paritätselement versehen. Dieses Paritätselement ist derartig, daß sämtliche Codegruppen entweder eine gerade Zahl von Codeelementen 1 (gerade Parität) oder eine ungerade Zahl von Codeelementen 1 (ungerade Parität) enthalten. Der Zusatz eines Paritätselements _ macht den Code für einen Fehler detektierbar.On an information carrier, e.g. B. a magnetic tape in parallel Code groups recorded in the form are almost always provided with a parity element. This parity element is such that all code groups either have an even Number of code elements 1 (even parity) or an odd number of code elements 1 (odd parity) included. The addition of a parity element _ makes the code detectable for an error.

Wenn die Richtungsschriftaufzeichnung (Nicht zurück nach Null-Aufzeichnung) benutzt wird, ist es zum Lesen in den meisten Fällen notwendig, auf dem Informationsträger auch ein Synchronisiersignal anzubringen. Dieses kann darin bestehen, daß jede Codegruppe mit einem zusätzlichen Codeelement versehen wird, daß für aufeinanderfolgende Codegruppen abwechselnd eine 1 und eine 0 ist.When the directional writing record (Not back to zero record) is used, it is necessary in most cases to read on the information carrier also to apply a synchronization signal. This can consist of each code group is provided with an additional code element that for successive code groups is alternately a 1 and a 0.

Die Erfindung bezweckt, Mittel anzugeben, die es ermöglichen, das Paritätselement und das Synchronisierelement zu einem einzigen Paritätssynchronisiersignal zu vereinigen, was eine Spur im Informationsträger einspart. Die Schaltungsanordnung, mit der ein solches Paritätssynchronisiersignal auf dem Informationsträger angebracht werden kann, ist dadurch gekennzeichnet, daß das Glied, das das mit dem Paritätselement identifizierte Signal bildet, einen zusätzlichen Eingang hat, dem bei jeder zweiten Codegruppe ein Impuls zugeführt wird, wodurch die aufeinanderfolgenden Codegruppen abwechselnd mit einem ungeraden und einem geraden Paritätselement versehen werden und wodurch diese Paritätselemente gleichzeitig als Synchronisiersignal dienen.The aim of the invention is to provide means that allow the Parity element and the synchronizing element into a single parity synchronizing signal to unite what saves a track in the information carrier. The circuit arrangement, with which such a parity synchronization signal is attached to the information carrier can be, is characterized in that the member that the with the parity element Identified signal forms, has an additional input, which is for every second Code group a pulse is supplied, whereby the successive code groups be provided alternately with an odd and an even parity element and whereby these parity elements also serve as synchronization signals.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigt F i g. 1 ein Beispiel von Codegruppen, die sowohl ein Paritätselement als auch ein Synchronisierelement enthalten, und von Codegruppen, die ein kombiniertes Paritätssynchronisierelement enthalten, F i g. 2 eine Schaltungsanordnung zur Erzeugung eines mit einem Paritätselement identifizierten Signals, F i g. 3 eine Schaltungsanordnung zur Erzeugung eines mit einem Paritätselement identifizierten Signals, bei der die Parität sowohl gerade als auch ungerade gemacht werden kann, F i g. 4 eine Schaltungsanordnung zur Detektierung von Unregelmäßigkeiten im rekonstruierten Synchronisiersignal, die Fehler anzeigen, F i g. 5 und 6 die in der Schaltungsanordnung nach F i g. 4 auftretenden Signale.Embodiments of the invention are shown in the drawings and are described in more detail below. It shows F i g. 1 an example of code groups, which contain both a parity element and a synchronizing element, and of code groups containing a combined parity synchronization element, F i g. 2 shows a circuit arrangement for generating one identified with a parity element Signals, FIG. 3 shows a circuit arrangement for generating one with a parity element identified signal at which the parity is made both even and odd can be, F i g. 4 shows a circuit arrangement for the detection of irregularities in the reconstructed synchronization signal which indicate errors, F i g. 5 and 6 the in the circuit arrangement according to FIG. 4 occurring signals.

In F i g. 1 gibt die Spalte t die Zeitpunkte an, zu denen die aufeinanderfolgendenCodegruppen auf den Informationsträger (ein Magnetband) geschrieben worden sind. Die Spalte I zeigt die Darstellung dieser Codegruppen durch Kombinationen von 0- und 1-Zeichen. Die Spalte II stellt die entsprechende Richtungsschriftaufzeichnung auf dem Magnetband dar. Jede Codegruppe besteht aus sieben Codeelementen, von denen nur die ersten fünf bedeutungsvoll sind, d. h. die Bedeutung der Codegruppe bestimmen. Das sechste Codeelement ist ein ungerades Paritätselement, welches anzeigt, daß die ersten sechs Codeelemente jeder Codegruppe eine ungerade Zahl von Codeelementen 1 enthalten. Das siebente Element jeder Codegruppe ist für die aufeinanderfolgenden Codegruppen abwechselnd eine 1 und eine 0. Diese Codeelemente bilden zusammen Synchronisiersignale.In Fig. 1, the column t indicates the times at which the successive code groups have been written on the information carrier (a magnetic tape). The gap I shows the representation of these code groups using combinations of 0 and 1 characters. Column II represents the corresponding directional writing on the magnetic tape Each code group consists of seven code elements, of which only the first five are meaningful, d. H. determine the meaning of the code group. The sixth Code element is an odd parity element which indicates that the first six Code elements of each code group contain an odd number of code elements 1. The seventh element of each code group is for the successive code groups alternately a 1 and a 0. These code elements together form synchronization signals.

Die Spalte III zeigt in der gleichen Darstellung wie die Spalte I Codegruppen von je sechs Codeelementen, von denen nur die ersten fünf bedeutungsvoll sind. Das sechste Codeelement ist ein Paritätselement, aber dieses ist für die aufeinanderfolgenden Codegruppen abwechselnd ein gerades (zu den Zeitpunkten 1, 3, 5 ... ) und ein ungerades (zu den Zeitpunkten 2, 4, 6 ... ) Paritätselement. Dies ermöglicht es jedoch, aus den Codegruppen selbst ein Synchronisiersignal abzuleiten, so daß die sechs Codeelemente auch als Synchronisierelemente dienen. Wird nämlich aus jeder Codegruppe ein z. B. ungerades Paritätselement abgeleitet, so ergibt sich eine Folge von Elementen, die für die aufeinanderfolgenden Codegruppen abwechselnd 1 und 0 sind. Diese Elemente sind in der Spalte IV angegeben. Es erübrigt sich somit, den Codegruppen von je sechs Codeelementen ein zusätzliches nur zur Synchronisierung dienendes Codeelement zuzusetzen. Die Spalte V stellt die Richtungsschriftaufzeichnung der in der Spalte III gegebenen Codegruppen auf dem Magnetband dar.In the same way as column I, column III shows code groups of six code elements each, of which only the first five are meaningful. The sixth code element is a parity element, but this is alternately an even (at times 1, 3, 5 ... ) and odd (at times 2, 4, 6 ... ) parity element for the successive code groups. However, this makes it possible to derive a synchronization signal from the code groups themselves, so that the six code elements also serve as synchronization elements. If a z. If, for example, an odd parity element is derived, this results in a sequence of elements which are alternately 1 and 0 for the successive code groups. These elements are given in column IV. It is therefore unnecessary to add an additional code element which is only used for synchronization to the code groups of six code elements each. Column V represents the directional writing of the code groups given in column III on the magnetic tape.

F i g. 2 zeigt das Schaltbild einer bekannten Schaltungsanordnung, die aus einer Codegruppe ein mit einem Paritätselement identifiziertes Signal ableitet. Die mit den fünf bedeutungsvollen Elementen identifizierten Signale werden den Eingangsklemmen 1, 2, 3, 4 und 5 zugeführt, und das mit dem Paritätssignal identifizierte Signal wird an der Ausgangsklemme 6 geliefert. Die Schaltungsanordnung besteht im wesentlichen aus vier in Reihe geschalteten Exklusiven-Oder-Gattern Ei, E2, E3 und E4. Ein Exklusives-Oder-Gatter ist eine Schaltung, die aus zwei Eingangssignalen x und y ein Ausgangssignal xy V xy ableitet.F i g. 2 shows the circuit diagram of a known circuit arrangement, which derives a signal identified with a parity element from a code group. The signals identified with the five significant elements become the input terminals 1, 2, 3, 4 and 5, and the signal identified by the parity signal is supplied at output terminal 6. The circuit arrangement consists essentially from four exclusive-or gates connected in series, Ei, E2, E3 and E4. An exclusive-or-gate is a circuit that generates an output signal xy from two input signals x and y V xy derives.

F i g. 3 zeigt, wie die Schaltungsanordnung nach F i g. 2 ergänzt werden kann, um zu erreichen, daß sie unter Steuerung beliebig entweder ein mit einem geraden Paritätselement oder ein mit einem ungeraden Paritätselement identifiziertes Signal liefern kann. Der Unterschied gegenüber der Schaltung nach F i g. 2 besteht darin, daß ein fünftes Exklusives-Oder-Gatter E5 vorgesehen ist, bei dem eine der Eingangsklemmen mit einer Steuerklemme 7 der Schaltung verbunden ist und der Ausgang mit der Ausgangsklemme 8 der Schaltung als Ganzen verbunden ist. Es ist klar, daß das Exklusive-Oder-Gatter E5 infolgedessen die Funktion eines steuerbaren Negators oder Invertors erfüllt, d. h. entweder ein gerades Paritätselement in ein ungerades Paritätselement ändert oder das Paritätselement unverändert läßt, je nachdem das der Steuerklemme? zugeführte Signal den Wert 1 oder den Wert 0 hat. Zur Bildung von Codegruppen mit abwechselnd geraden und ungeraden Paritätselementen muß somit der Steuerklemme 7 abwechselnd ein Signal mit demWert 0 und ein Signal mit dem Wert 1 zugeführt werden.F i g. 3 shows how the circuit arrangement according to FIG. 2 added can be to achieve that they are under control either with any one an even parity element or one identified with an odd parity element Signal can deliver. The difference compared to the circuit according to FIG. 2 exists in that a fifth exclusive-or gate E5 is provided in which one of the Input terminals are connected to a control terminal 7 of the circuit and the output is connected to the output terminal 8 of the circuit as a whole. It is clear that the exclusive-or gate E5 consequently functions as a controllable inverter or inverters met, d. H. either an even parity element to an odd one Changes the parity element or leaves the parity element unchanged, as the case may be the control terminal? supplied signal has the value 1 or the value 0. For education of code groups with alternating even and odd parity elements must therefore the control terminal 7 alternately receives a signal with the value 0 and a signal with the value 1 are fed.

Wenn eine der Codegruppen einen Fehler enthält oder falsch gelesen worden ist, ergibt sich dies daraus, daß das aus den Codegruppen abgeleitete Paritätssignal, das somit als Synchronisiersignal dient, zwei aufeinanderfolgende Elemente 1 oder zwei aufeinanderfolgende Elemente 0 enthält. Dies läßt sich unter anderen dadurch feststellen, daß die Parität der mit den rekonstruierten Synchronisierelementen ergänzten Codegruppen bestimmt wird. Diese Parität ist für sämtliche Codegruppen die gleiche, solange kein Fehler aufgetreten ist.If one of the code groups contains an error or has been read incorrectly has been, this results from the fact that the parity signal derived from the code groups, which thus serves as a synchronization signal, two successive elements 1 or contains two consecutive elements 0. This can be achieved by, among other things determine that the parity of the reconstructed synchronizing elements supplemented code groups is determined. This parity is for all code groups the same as long as no error has occurred.

F i g. 4 zeigt das Schaltbild einer anderen Prüfschaltung. Das rekonstruierte Synchronisiersignal wird der Klemme 11 zugeführt, und die Klemme 12 liefert das etwaige Fehlersignal in Form eines Impulses. Die Schaltung enthält ein Exklusives-Oder-Gatter Es, eine Verzögerungseinrichtung DL, einen Negator oder Invertor 1, einen Impulsformer PV und ein Und-Gatter A, die auf die dargestellte Weise zusammengeschaltet sind. Die Verzögerungseinrichtung DL hat eine Verzögerung, die etwas größer als die Impulsdauer, d. h. als die Dauer eines Codeelements ist. Der Impulsformer PV erzeugt kurzzeitige Impulse an den Vorder- und Hinterflanken der ihm zugeführten Impulse.F i g. 4 shows the circuit diagram of another test circuit. The reconstructed synchronization signal is fed to the terminal 11, and the terminal 12 supplies the possible error signal in the form of a pulse. The circuit contains an exclusive-OR gate Es, a delay device DL, an negator or inverter 1, a pulse shaper PV and an AND gate A, which are interconnected in the manner shown. The delay device DL has a delay which is slightly greater than the pulse duration, ie than the duration of a code element. The pulse shaper PV generates brief pulses on the leading and trailing edges of the pulses supplied to it.

Fi g. 5 zeigt die in der Schaltungsanordnung nach F i g. 4 auftretenden Signale a, b ... f für den Fall, daß das rekonstruierte Synchronisiersignal während dreier aufeinanderfolgender Impulsperioden den Wert 1 hat, und F i g. 6 zeigt die gleichen Signale für den Fall, daß das rekonstruierte Synchronisiersignal während dreier aufeinanderfolgender Impulsperioden den Wert 0 hat. In beiden Fällen liefert die Schaltungsanordnung das Fehlersignal mit einer Verzögerung von weniger als einer Impulsperiode.Fi g. 5 shows the circuit arrangement according to FIG. 4 occurring signals a, b ... f for the case that the reconstructed synchronization signal has the value 1 during three successive pulse periods, and F i g. 6 shows the same signals for the case that the reconstructed synchronization signal has the value 0 during three successive pulse periods. In both cases, the circuit arrangement delivers the error signal with a delay of less than one pulse period.

Claims

Claim: Circuit arrangement through which in parallel form recorded on an information carrier, provided with a parity element Code groups are provided with a synchronization signal and which contain a link, that receives the code groups to be provided with a parity element and from them derives a signal identified with the value of the parity element, characterized in that that this member contains an additional input, which is for every second code group a pulse is supplied, whereby the successive code groups alternate be provided with an odd and an even parity element, so that these Parity elements also serve as synchronization signals.