DE1264206B - Process for the production of electrical interconnects in semiconductor arrangements - Google Patents

Process for the production of electrical interconnects in semiconductor arrangements

Info

Publication number
DE1264206B
DE1264206B DE1964T0025978 DET0025978A DE1264206B DE 1264206 B DE1264206 B DE 1264206B DE 1964T0025978 DE1964T0025978 DE 1964T0025978 DE T0025978 A DET0025978 A DE T0025978A DE 1264206 B DE1264206 B DE 1264206B
Authority
DE
Germany
Prior art keywords
layer
metal layer
interconnect
electrical conductor
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1964T0025978
Other languages
German (de)
Inventor
Wolfgang Kossak
Horst Riess
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE1964T0025978 priority Critical patent/DE1264206B/en
Publication of DE1264206B publication Critical patent/DE1264206B/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

Verfahren zur Herstellung von elektrischen Leitbahnen bei Halbleiteranordnungen In der Planartechnik werden besonders kleine Elektroden bekanntlich nicht mehr unmittelbar durch Zuleitungsdrähte, sondern durch sogenannte Leitbahnen kontaktiert, die auf der Oxydschicht auf der Oberfläche des Halbleiterkörpers oder auf besonderen Isolierstoffpodesten verlaufen. Die Leitbahnen können beispielsweise mit Hilfe entsprechender Masken auf die Isolierschicht aufgedampft werden.Process for the production of electrical interconnects in semiconductor arrangements In planar technology, it is well known that particularly small electrodes are no longer used directly contacted by lead wires, but by so-called interconnects that are on the oxide layer on the surface of the semiconductor body or on special insulating material platforms get lost. The interconnects can, for example, with the aid of appropriate masks be vapor deposited on the insulating layer.

Das bekannte Aufdampfverfahren hat den Nachteil, daß nur dünne Leitbahnschichten erzeugt werden können. Außerdem treten Streuungen während des Aufdampfens auf, die Nebenschlüsse verursachen. Mit der bekannten Aufdampftechnik ist es auch nicht möglich, mehrere Elektroden gleichzeitig zu kontaktieren. Deshalb muß beispielsweise bei Planartransistoren die Emitterkontaktierung getrennt von der Kontaktierung der Basiselektrode vorgenommen werden. Außerdem bereitet es auch Schwierigkeiten, ein Material für die Leitbahnen zu finden, welches einen guten Kontakt mit den zu kontaktierenden Elektroden liefert, gut haftet und beim Aufdampfen nur wenig streut.The known vapor deposition process has the disadvantage that only thin interconnect layers can be generated. In addition, scattering occurs during vapor deposition, the Cause shunts. With the known evaporation technique it is also not possible to contact several electrodes at the same time. Therefore, for example, at Planar transistors separate the emitter contact from the contact to the base electrode be made. In addition, it is difficult to find a material for to find the interconnects that make good contact with the one to be contacted Electrodes delivers, adheres well and only scatters little during vapor deposition.

Der Erfindung .liegt die Aufgabe zugrunde, ein Verfahren aufzuzeigen, welches diesen Nachteil nicht aufweist. Die Erfindung besteht darin, daß auf diejenige Fläche, auf der die Leitbahn vorgesehen ist, eine Metallschicht aufgebracht wird, daß auf diese Metallschicht eine maskierende Schicht aufgebracht wird, daß aus der maskierenden Schicht die vorgesehene Leitbahnstruktur in Form einer Grube herausgearbeitet und dabei die Metallschicht an dieser Stelle freigelegt wird, daß in der Grube das Material für die elektrische Leitbahn abgeschieden wird und daß anschließend die maskierende Schicht sowie diejenigen Teile der Metallschicht, die für die Leitbahn nicht benötigt werden, entfernt werden.The invention. Is based on the object of showing a method which does not have this disadvantage. The invention consists in that on that A metal layer is applied to the surface on which the interconnect is provided, that a masking layer is applied to this metal layer that from the masking layer, the intended interconnect structure worked out in the form of a pit and thereby the metal layer is exposed at this point, that in the pit the Material for the electrical conductor track is deposited and that then the masking layer and those parts of the metal layer that are used for the interconnect not needed, can be removed.

Als maskierende Schicht wird vorzugsweise eine Photolackschicht aufgebracht, aus der die Läitbahnstruktur mit Hilfe des bekannten photolithographischen Verfahrens herausentwickelt bzw. herausgelöst wird. Das Material für die elektrische Leitbahn wird in der sich beim Entwickeln ergebenden Grube vorzugsweise galvanisch abgeschieden. Als Leitbahnmaterial eignet sich beispielsweise Silber, welches galvanisch durch Eintauchen der zu kontaktierenden Anordnung in ein zyanidisches Silberbad abgeschieden werden kann.A photoresist layer is preferably applied as the masking layer, from which the Läitbahnstruktur with the help of the known photolithographic process is developed or removed. The material for the electrical conductor track is preferably electrodeposited in the pit resulting from development. A suitable interconnect material is, for example, silver, which is electroplated Immersion of the arrangement to be contacted deposited in a cyanide silver bath can be.

Es empfiehlt sich, auf diejenige Fläche, auf der die Leitbahn vorgesehen ist, an Stelle von nur einer Metallschicht zwei Metallschichten aufzubringen und die Metalle so zu wählen, daß beide Metallschichten auf ihrer Unterlage gut haften, daß die untere Metall-Schicht einen guten Kontakt mit der zu kontaktierenden Elektrode ergibt und daß die obere Metallschicht als Unterlage für eine galvanische Abscheidung des eigentlichen Leitbahnmaterials geeignet ist.It is advisable to use the area on which the interconnect is intended is to apply two metal layers instead of just one metal layer and to choose the metals so that both metal layers adhere well to their base, that the lower metal layer makes good contact with the electrode to be contacted results and that the upper metal layer as a base for an electrodeposition of the actual interconnect material is suitable.

Das Aufbringen von zwei Metallschichten hat den Vorteil, daß die Kontaktierungswiderstände zwischen den Leitbahnen und den zu kontaktierenden Elektroden durch entsprechende Wahl des Materials der unteren Metallschicht klein zu halten sind. Außerdem ist auch bei entsprechender Wahl des Materials die Haftfestigkeit der Leitbahn sowohl auf den Elektroden als auch auf der im allgemeinen auf der Halbleiteroberfläche vorhandenen Isolierschicht groß. Die Schichtdicken der Leitbahnen sind zudem nicht mehr auf 1 oder 2 #t beschränkt, sondern können 5 #t und mehr betragen. Das erfindungsgemäße Verfahren liefert darüber hinaus auch scharfe Leitbahnstrukturen ohne Nebenschlüsse sowie gute Lötflächen auf den Leitbahnen. Außerdem können auch mehrere Leitbahnen in einem einzigen Arbeitsgang hergestellt werden.The application of two metal layers has the advantage that the contacting resistances between the interconnects and the electrodes to be contacted by appropriate Choice of the material of the lower metal layer are to be kept small. Also is even with the appropriate choice of material, both the adhesive strength of the interconnect on the electrodes as well as on the generally on the semiconductor surface existing insulating layer large. The layer thicknesses of the interconnects are also not more limited to 1 or 2 #t, but can be 5 #t and more. The inventive In addition, the method also delivers sharp interconnect structures without shunts as well as good soldering areas on the interconnects. In addition, several interconnects can also be used can be produced in a single operation.

Die Metallschichten werden vorzugsweise auf die Unterlage aufgedampft. Zum Aufdampfen der beiden Metallschichten wird dieselbe Aufdampfanlage verwendet und die zweite Metallschicht nach dem Aufdampfen der ersten Metallschicht ohne Zwischenbelüftung der Aufdampfanlage aufgebracht.The metal layers are preferably vapor-deposited onto the substrate. The same vapor deposition system is used for vapor deposition of the two metal layers and the second metal layer after the vapor deposition of the first metal layer without intermediate ventilation applied to the evaporation system.

Als Material für die untere Metallschicht eignet sich beispielsweise Nickel, während die obere Metallschicht vorzugsweise aus Kupfer besteht.A suitable material for the lower metal layer is, for example Nickel, while the upper metal layer is preferably made of copper.

Es empfiehlt sich, den abgeschiedenen Silberbelag mit einer Schutzschicht aus Gold zu versehen, die ebenfalls elektrolytisch abgeschieden werden kann.It is recommended that the deposited silver coating with a protective layer made of gold, which can also be deposited electrolytically.

Die Erfindung soll an einem Ausführungsbeispiel in Verbindung mit den F i g. 1 bis 4 näher erläutert werden. In der modernen Halbleitertechnik ist es üblich, eine Vielzahl von Einzelelementen auf einem sogenannten Wafer gleichzeitig herzustellen. Besonders kleine Elektroden werden durch Leitbahnen kontaktiert. Die F i g. 1 bis 4 zeigen der f7bersichtlichkeit wegen nicht den gesamten Wafer und auch nicht ein ganzes Einzelelement, sondern' lediglich ein Teilstück 1 des Wafers mit einer durch eine Leitbahn zu kontaktierenden Halbleiterelektrode 3. Die F i g. 1 zeigt; neben dem Teilstück 1 und der Halbleiterelektrode 3 noch eine Oxydschicht 2, die sich bei Planardioden und Planartransistoren ohnehin auf der Halbleiteroberfläche befindet. Diese Oxydschicht ist erforderlich, um die elektrische Leitbahn von der Halbleiteroberfläche elektrisch zu isolieren.The invention is intended to be based on an exemplary embodiment in conjunction with the F i g. 1 to 4 are explained in more detail. In modern semiconductor technology it is common to have a large number of individual elements on a so-called wafer at the same time to manufacture. Particularly small electrodes are contacted by interconnects. the F i g. 1 to 4 do not show the entire wafer and for the sake of clarity also not a whole individual element, but only a portion 1 of the wafer with a semiconductor electrode 3 to be contacted by an interconnect. The F i G. 1 shows; In addition to the section 1 and the semiconductor electrode 3, there is also an oxide layer 2, which in planar diodes and planar transistors are located on the semiconductor surface anyway is located. This oxide layer is required to keep the electrical conducting path from the To electrically isolate the semiconductor surface.

Zur Kontaktierung der Halbleiterelektrode 3, wird nach F i g. 2 zunächst ein Metallfilm auf - der einen Oberflächenseite des Wafers 1 aufgebracht. Dieser Metallfilm hat mehrere Aufgaben zu erfüllen, und zwar muß er zunächst einen guten elektrischen Kontakt mit der zu kontaktierenden Elektrode 3 gewährleisten. Des weiteren muß die Bedingung erfüllt sein, daß er sowohl auf dem Elektrodenmaterial als auch auf -der Oxydschicht gut haftet. Diese Forderungen könnten durch ein einziges Metall erfüllt werden. Da aber auf dem Metallfilm noch eine galvanische Abscheidung vorgesehen ist und praktisch kein Metall zur Verfügung steht,- welches neben den genannten Forderungen bezüglich Haftfestigkeit und gutem. elektrischem Kontakt auch noch eine galvanische Ab-. Scheidung auf dem Metallfilm ermöglicht, sind in F i g. 2 an Stelle eines einzigen Metallfilms die beiden Metallschichten 4 und 5 vorgesehen. Die untere Metallschicht 4 muß dabei einen guten elektrischen Kontakt mit der zu kontaktierenden Elektrode 3 ergeben. Das Material für die--Metallschicht 4 muß außerdem so gewählt werden, daß die Schicht 4 sowohl auf der Elektrode 3 als auch :auf der Oxydschicht 2 gut haftet. Diese Forderungen sind beispielsweise dann erfüllt; wenn als Material für" die untere Schicht 4 Nickel verwendet wird.To contact the semiconductor electrode 3, according to FIG. 2 initially A metal film is applied to the one surface side of the wafer 1. This Metal film has several functions to fulfill, and first of all it has to be a good one Ensure electrical contact with the electrode 3 to be contacted. Further the condition must be met that he is on both the electrode material and adheres well to the oxide layer. These demands could be made by a single metal to be met. Since, however, an electroplating is provided on the metal film is and practically no metal is available - which besides those mentioned Requirements for adhesive strength and good. electrical contact also one galvanic disconnection. Allows for divorce on the metal film are shown in FIG. 2 in place of a single metal film, the two metal layers 4 and 5 are provided. The lower one Metal layer 4 must have good electrical contact with the one to be contacted Result in electrode 3. The material for the metal layer 4 must also be selected in this way be that the layer 4 both on the electrode 3 and: on the oxide layer 2 adheres well. These requirements are then met, for example; if as material for "the lower layer 4 nickel is used.

Da sich die Nickelschicht -4 weniger als Unterlage für eine galvanische Abscheidung eignet und außerdem auch nur in einer relativ geringen Dicke aufgebracht werden kann, wird in einem weiteren Verfahrensschritt eine zweite Metallschicht, nämlich die Kupferschicht 5, aufgebracht. Sowohl die Nickelschicht 4 als auch die Kupferschicht 5 werden vorzugsweise aufgedampft. Dabei wird für beide Aufdampfschichten die gleiche Aufdampfänlage verwendet, und zwar wird- die zweite Schicht 5 aus Kupfer ohne Zwischenbelüftung _ der Aufdampfanlage aufgedampft. Untersuchungen haben nämlich ergeben, daß die zweite Aufdaxnpfschicht auf der ersten Aufdampfschicht nur dann gut haftet, wenn beim Aufdampfen der ersten Schicht und der zweiten- Schicht in der Aufdampfapparatur das gleiche Vakuum vorherrscht. Dies gilt nicht nur für die Metalle Nickel und Kupfer, sondern allgemein dann, wenn zwei oder mehrere Materialien nacheinander aufgedampft wer- i den sollen.Since the nickel layer -4 is less than a base for a galvanic Deposition is suitable and also only applied in a relatively small thickness can be, in a further process step a second metal layer, namely the copper layer 5 applied. Both the nickel layer 4 and the Copper layers 5 are preferably vapor-deposited. This is done for both vapor deposition layers the same vapor deposition system is used, namely the second layer 5 made of copper without intermediate ventilation _ of the evaporation system. Investigations have namely show that the second vapor deposition layer on the first vapor deposition layer only Adheres well if the first layer and the second layer are vapor-deposited in the same vacuum prevails in the vapor deposition apparatus. This doesn't just apply to that Metals nickel and copper, but generally when two or more materials are to be vaporized one after the other.

Nach dem Aufdampfen der Metallschichten 4. und 5 wird in einem weiteren Arbeitsgang auf die Kupferschicht 5 gemäß F i g. 3 eine Photolackschicht 6 aufgebracht: Danach wird die Lackschicht 6 belichtet, wobei diejenigen Stellen der Schicht 6 unbelichtet bleiben, die anschließend herausgelöst werden sollen. Beim Freilegen der Kupferschicht 5 durch Entwickeln. im Anschluß an die Belichtung wird aus der Lackschicht 6 die Fläche 7 herausgelöst, die der für die Leitbahn vorgesehenen Struktur entspricht.After the metal layers 4 and 5 have been vapor deposited, another Operation on the copper layer 5 according to FIG. 3 a photoresist layer 6 applied: The lacquer layer 6 is then exposed, with those points of the layer 6 remain unexposed, which should then be removed. When uncovering the copper layer 5 by developing. after exposure, the Lacquer layer 6 detached the surface 7, that of the structure provided for the interconnect is equivalent to.

In der durch die Entwicklung entstandenen Grube 7 wird anschließend nach F i g. 4 das eigentliche Leitbahnmaterial abgeschieden. Dabei entsteht die Leitbahn B. Zur Abscheidung eignet sich beispielsweise Silber, welches in einem zyanidischen Silberbad durch Eintauchen der Anordnung als Kathode abgeschieden wird. Die Dicke der abgeschiedenen Silberschicht 8 beträgt beispielsweise 5 1,. In the pit 7 created by the development, according to FIG. 4 deposited the actual interconnect material. This creates the interconnect B. Silver, for example, is suitable for the deposition, which is deposited as a cathode in a cyanide silver bath by immersing the arrangement. The thickness of the deposited silver layer 8 is, for example, 5 l.

Zum Schutz gegen nachfolgende chemische Behandlungen empfiehlt es sich, auf den Silberbelag 8 noch einen etwa 0,1 g, dicken Goldüberzug 9 aufzubringen, der ebenfalls elektrolytisch abgeschieden werden kann.It is recommended to protect against subsequent chemical treatments to apply an approximately 0.1 g thick gold coating 9 to the silver coating 8, which can also be deposited electrolytically.

Nach der Abscheidung des Goldüberzuges 9 wird nun die Lackmaskierung 6 abgelöst, und zwar mit Hilfeeiner etwa 80° C heißen Chrom-Schwefelsäure-Lösung, bestehend aus 50 g Kaliumbichromat, 750 ml Schwefelsäure und 100 ml destilliertem Wasser. Danach wird die Anordnung gespült.-In einem sich anschließenden Ätzprozeß sind schließlich noch diejenigen Teile der Metallschichten 4 und 5 zu entfernen, die zu beiden Seiten der Leitbahn verlaufen. Das Wegätzen der überflüssigen Teile der Metallschichten 4 und 5 kann beispielsweise in einer Lösung aus einem Teil Eisenchlorid (5o/oig) und einem Teil Ammoniumpersulfat (10o/oig in Wasser gelöst) erfolgen. Die aus den Figuren ersichtliche Verbreiterung der Leitbahn ist deshalb erforderlich, um eine relativ große Fläche zum Anlöten eines Zuleitungsdrahtes zu erhalten.After the deposition of the gold coating 9, the paint masking is now carried out 6 removed with the help of a chromium-sulfuric acid solution at about 80 ° C, Consists of 50 g of potassium dichromate, 750 ml of sulfuric acid and 100 ml of distilled Water. The arrangement is then rinsed. In a subsequent etching process finally those parts of the metal layers 4 and 5 have to be removed, which run on both sides of the interconnect. Etching away the superfluous parts the metal layers 4 and 5 can, for example, in a solution of one part of ferric chloride (5%) and a part of ammonium persulphate (10% dissolved in water). the widening of the conductor path, which can be seen from the figures, is therefore necessary, to get a relatively large area for soldering a lead wire.

Claims (19)

Patentansprüche: 1. Verfahren zur Herstellung von elektrischen Leitbahnen zur Kontaktierung von Halbleiteranordnungen, dadurch gekennzeichnet, daß auf diejenige Fläche, auf dei die Leitbahn vorgesehen ist, eine Metallschicht aufgebracht wird, daß auf diese Metallschicht eine maskierende Schicht aufgebracht wird, daß aus der maskierenden Schicht die vorgesehene Leitbahnstruktur in Form einer Grube herausgearbeitet und dabei die Metallschicht an dieser Stelle freigelegt wird, daß in der Grube das Material für die elektrische Leitbahn abgeschieden wird und daß anschließend die maskierende Schicht sowie die für die Leitbahn- nicht--benötigten Teile der Metall-Schicht entfernt werden. ". Claims: 1. A method for producing electrical interconnects for contacting semiconductor arrangements, characterized in that on that A metal layer is applied to the surface on which the interconnect is provided, that a masking layer is applied to this metal layer that from the masking layer, the intended interconnect structure worked out in the form of a pit and thereby the metal layer is exposed at this point, that in the pit the Material for the electrical conductor track is deposited and that then the masking layer and the parts of the metal layer that are not required for the interconnect removed. ". 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als maskierende Schicht eine Photolackschicht aufgebracht wird und daß die Leitbähnstruktur aus der Photolackschicht durch Belichten und Entwickeln herausgelöst wird. 2. The method according to claim 1, characterized in that as masking layer a photoresist layer is applied and that the conductive track structure is dissolved out of the photoresist layer by exposure and development. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Material für die elektrische Leitbahn in der herausgelösten Grube galvanisch abgeschieden wird. 3. Procedure according to claim 1 or 2, characterized in that the material for the electrical Conductor is galvanically deposited in the detached pit. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als Material für die elektrische Leitbahn Silber abgeschieden wird. 4. Procedure according to claim 3, characterized in that the material for the electrical conductor track Silver is deposited. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zu kontaktierende Anordnung zur Silberabscheidung in ein zyanidisches Silberbad eingetaucht wird. 5. The method according to claim 4, characterized in that that the arrangement to be contacted for silver deposition in a cyanide silver bath is immersed. 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Teil der elektrischen Leitbahn auf die kontaktierende Halbleiterelektrode und der andere Teil auf eine auf der Halbleiteroberfläche befindliche Oxydschicht aufgebracht werden. 6. The method according to any one of the preceding claims, characterized marked that part the electrical conductor path to the contacting one Semiconductor electrode and the other part on one located on the semiconductor surface Oxide layer are applied. 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf diejenige Fläche, auf der die Leitbahn vorgesehen ist, zwei Metallschichten aufgebracht werden, deren Metalle so gewählt sind, daß beide Metallschichten auf ihrer Unterlage gut haften, daß die untere Metallschicht einen guten Kontakt mit der zu kontaktierenden Elektrode ergibt und daß die obere Metallschicht als Unterlage für eine galvanische Abscheidung des eigentlichen Leitbahnmaterials geeignet ist. B. 7. The method according to any one of the preceding claims, characterized in that on that surface on which the interconnect is provided is, two metal layers are applied, the metals are chosen so that Both metal layers adhere well to their base that the lower metal layer results in good contact with the electrode to be contacted and that the upper Metal layer as a base for galvanic deposition of the actual interconnect material suitable is. B. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die untere Metallschicht aus Nickel besteht. Method according to one of the preceding claims, characterized in that that the lower metal layer consists of nickel. 9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die obere Metallschicht aus Kupfer besteht. 9. Method according to one of the preceding Claims, characterized in that the upper metal layer consists of copper. 10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Metallschichten aufgedampft werden. 10. The method according to any one of the preceding claims, characterized in that the metal layers are vapor-deposited. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß zum Aufdampfen der beiden Metallschichten dieselbe Aufdampfanlage verwen det wird und daß die zweite Metallschicht ohne Zwischenbelüftung der Anlage aufgedampft wird. 11. The method according to claim 10, characterized characterized in that the same vapor deposition system is used for vapor deposition of the two metal layers is used and that the second metal layer without intermediate ventilation of the system is vaporized. 12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß auf das Material für die elektrische Leitbahn ein ätzbeständiger überzug, vorzugsweise Gold, aufgebracht wird. 12. The method according to any one of the preceding claims, characterized characterized in that the material for the electrical conductor path is an etch-resistant coating, preferably gold, is applied. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Überzug elektrolytisch abgeschieden wird. 13. The method according to claim 12, characterized characterized in that the coating is electrodeposited. 14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Photolack nach Fertigstellung der elektrischen Leitbahn abgelöst wird. 14. Procedure according to one of the preceding claims, characterized in that the photoresist is detached after completion of the electrical conductor path. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Photolack mit Hilfe einer auf etwa 80° C erwärmten Chrom-Schwefelsäure-Lösung abgelöst wird. 15. Procedure according to Claim 14, characterized in that the photoresist with the help of a to about 80 ° C heated chromium-sulfuric acid solution is removed. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Chrom-Schwefelsäure-Lösung aus 50 g Caliumbichromat, 750 ml Schwefelsäure und 100 ml destilliertem Wasser besteht. 16. The method according to claim 15, characterized in that the chromium-sulfuric acid solution consists of 50 g of potassium dichromate, It consists of 750 ml of sulfuric acid and 100 ml of distilled water. 17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anordnung nach dem Ablösen des Photolackes gespült wird. 17. Procedure according to one of the preceding claims, characterized in that the arrangement according to after removing the photoresist is rinsed. 18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß diejenigen Teile der Metallschichten, die nicht unmittelbar unter dem Leitbahnmaterial liegen, nach dem Ablösen der Photolackschicht entfernt, vorzugsweise weggeätzt, werden. 18. Method according to one of the preceding Claims, characterized in that those parts of the metal layers which do not lie directly under the interconnect material after the photoresist layer has been detached removed, preferably etched away. 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die zu entfernenden Teile der Metallschichten in einer Lösung aus einem Teil 5o/oigem Eisenchlorid und einem Teil 10o/oigem Ammoniumpersulfat weggeätzt werden.19. The method according to claim 18, characterized characterized in that the parts of the metal layers to be removed are in a solution from one part of 50% ferric chloride and one part of 10% ammonium persulphate be etched away.
DE1964T0025978 1964-04-08 1964-04-08 Process for the production of electrical interconnects in semiconductor arrangements Pending DE1264206B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1964T0025978 DE1264206B (en) 1964-04-08 1964-04-08 Process for the production of electrical interconnects in semiconductor arrangements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1964T0025978 DE1264206B (en) 1964-04-08 1964-04-08 Process for the production of electrical interconnects in semiconductor arrangements

Publications (1)

Publication Number Publication Date
DE1264206B true DE1264206B (en) 1968-03-21

Family

ID=7552448

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1964T0025978 Pending DE1264206B (en) 1964-04-08 1964-04-08 Process for the production of electrical interconnects in semiconductor arrangements

Country Status (1)

Country Link
DE (1) DE1264206B (en)

Similar Documents

Publication Publication Date Title
DE69111890T2 (en) Method of manufacturing a multilayer printed circuit board.
DE1930669C2 (en) Method for manufacturing an integrated semiconductor circuit
DE2036139A1 (en) Thin-film metallization process for microcircuits
DE1809115A1 (en) Process for the production of line connections comprising several layers for semiconductor arrangements
DE2315710C3 (en) Method for manufacturing a semiconductor device
DE2509912A1 (en) ELECTRONIC THIN FILM CIRCUIT
DE1614306B2 (en) Process for producing electrical connections on a surface of an electronic component and component produced by using this process
DE2620998A1 (en) METHOD FOR MANUFACTURING CARRIERS FOR PROCESSING IC CHIPS
DE1589076C3 (en) Process for the production of semiconductor arrangements with stable electrical conductors
DE1764758A1 (en) Method for forming connection lines on a body from semiconductor material
DE2658532C2 (en) Intermediate carrier for holding and contacting a semiconductor body and method for its production
DE19628264A1 (en) Formation of finely-detailed printed circuits esp. for semiconductor component mounting plates
DE1564743A1 (en) Process for the production of semiconductor devices with attached connecting lines
EP0249834A2 (en) Production of fine structures for the establishment of contacts on semi-conductors
DE1264206B (en) Process for the production of electrical interconnects in semiconductor arrangements
DE2720109A1 (en) METHOD OF MANUFACTURING A METALIZATION PATTERN BY ELECTROPLATING
AT315947B (en) Method for producing a leadframe for integrated circuits
DE3522852C2 (en) Process for producing an intermediate carrier for semiconductor bodies
DE1614310C3 (en) Method for attaching an electrical connection to a surface of an electronic component
DE1947026A1 (en) Method for manufacturing a semiconductor component
DE1614583C3 (en) Method for producing a contact metal layer for a semiconductor arrangement provided with at least one pn junction
DE2253196A1 (en) Partially galvanising semi-conductors - by electroless nickel deposition, applying resist lacquer pattern electroplating and etching to remove lacquer and nickel beneath
DE1614786C3 (en) Semiconductor arrangement with multilayer conductor tracks and method for producing this semiconductor arrangement
EP1563534A1 (en) Method for electrodepositing a metal, especially copper, use of said method and integrated circuit
DE2512115A1 (en) PROCESSES FOR THE MANUFACTURE OF MICROSCOPIC METAL OR METAL ALLOY STRUCTURES

Legal Events

Date Code Title Description
E771 Valid patent as to the heymanns-index 1977, willingness to grant licences